JP2007049074A - 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法 - Google Patents
合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007049074A JP2007049074A JP2005234390A JP2005234390A JP2007049074A JP 2007049074 A JP2007049074 A JP 2007049074A JP 2005234390 A JP2005234390 A JP 2005234390A JP 2005234390 A JP2005234390 A JP 2005234390A JP 2007049074 A JP2007049074 A JP 2007049074A
- Authority
- JP
- Japan
- Prior art keywords
- reference mark
- resist
- film
- mark
- alignment error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】下地基準マーク110は、層間膜132に下地基準マーク用ホール111を所定密度で形成し、下地基準マーク用ホール111内および層間膜132上にタングステンを堆積し、層間膜132表面のタングステンを化学機械研磨したときのエロージョンで凹みを生じさせることによって形成される。レジスト基準マーク120は、下地基準マーク110上のレジスト膜134に形成され、下地基準マーク110と異なる寸法の矩形枠状に形成される。エロージョンの凹みで下地基準マーク110を形成したので、アルミニウム膜133の凹みのエッジ133a位置と下地基準マーク110のエッジ110a位置とが一致するようになる。したがって、エッジ133aの位置とレジスト基準マーク120の位置とを測定することで、合わせ誤差を正確に検出できる。
【選択図】図1
Description
この発明の第1の実施形態について、図1〜図4を用いて説明する。
次に、この発明の第2の実施形態について、図5および図6を用いて説明する。
次に、この発明の第3の実施形態について、図7および図8を用いて説明する。
次に、この発明の第4の実施形態について、図9および図10を用いて説明する。
110 下地基準マーク
110a 下地基準マークのエッジ
111 下地基準マーク用ホール
120 レジスト基準マーク
131 半導体ウェハ
132 層間膜
133 アルミニウム膜
133a アルミニウム膜のエッジ
134 レジスト膜
201 不純物領域
202 コンタクトホール
203 タングステン
204 タングステン・プラグ
301 エッチングマスク
Claims (5)
- 層間膜の所定の矩形領域に所定密度で形成した複数の下地基準マーク用ホールと、該下地基準マーク用ホール内に充填された導電性材料とを有し且つ該矩形領域に凹みを有する下地基準マークと、
該下地基準マーク上のレジスト膜に形成され、該下地基準マークと異なる寸法を有する矩形枠状のレジスト基準マークと、
を有することを特徴とする合わせ誤差計測マーク。 - 前記レジスト基準マークの寸法が前記下地基準マークの外縁寸法よりも大きいことを特徴とする請求項1に記載の合わせ誤差計測マーク。
- 前記レジスト基準マークの外縁寸法が前記下地基準マークの寸法よりも小さいことを特徴とする請求項1に記載の合わせ誤差計測マーク。
- 前記レジスト基準マークが、前記レジスト膜に複数のレジスト基準マーク用ホールを所定密度で設けることによって形成されたことを特徴とする請求項1〜3のいずれかに記載の合わせ誤差計測マーク。
- 半導体基板上の層間膜に層間配線用ホールを形成するとともに、該層間膜の所定の矩形領域に複数の下地基準マーク用ホールを所定密度で形成する第1工程と、
前記層間配線用ホール内、前記下地基準マーク用ホール内および前記層間膜上に第1導電性材料を堆積する第2工程と、
前記層間膜の表面に堆積された前記第1導電性材料を化学機械研磨することにより当該第1導電性材料を除去するとともに、該化学機械研磨で生じるエロージョンによって前記矩形領域に凹状の下地基準マークを形成する第3工程と、
前記層間配線用ホール、前記下地基準マーク用ホールおよび前記層間膜上に第2導電性材料を堆積する第4工程と、
該第2導電性材料の膜上にレジスト膜を形成する第5工程と、
フォトリソグラフィ法を用いて、前記レジスト膜から、前記第2導電性材料の膜を加工するためのマスクを形成するとともに、前記下地基準マーク上の該レジスト膜から、前記下地基準マークと異なる寸法を有する矩形枠状のレジスト基準マークを形成する第6工程と、
前記下地基準マークと前記レジスト基準マークとの位置ずれを計測することによって前記エッチングマスクの合わせ誤差を検出する第7工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005234390A JP2007049074A (ja) | 2005-08-12 | 2005-08-12 | 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法 |
US11/499,699 US7485975B2 (en) | 2005-08-12 | 2006-08-07 | Alignment error measuring mark and method for manufacturing semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005234390A JP2007049074A (ja) | 2005-08-12 | 2005-08-12 | 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007049074A true JP2007049074A (ja) | 2007-02-22 |
Family
ID=37741870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005234390A Pending JP2007049074A (ja) | 2005-08-12 | 2005-08-12 | 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7485975B2 (ja) |
JP (1) | JP2007049074A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007324371A (ja) * | 2006-06-01 | 2007-12-13 | Ebara Corp | オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク |
JP2015528922A (ja) * | 2012-06-26 | 2015-10-01 | ケーエルエー−テンカー コーポレイション | 装置様散乱測定法のオーバーレイターゲット |
US10908516B2 (en) | 2016-12-28 | 2021-02-02 | Asml Holding N.V. | Metrology tool and method of using the same |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100874922B1 (ko) * | 2007-03-20 | 2008-12-19 | 삼성전자주식회사 | 반도체 소자의 오버레이 마크 및 그 오버레이 마크를포함한 반도체 소자 |
JP4435216B2 (ja) * | 2007-07-19 | 2010-03-17 | 株式会社東芝 | 無線通信端末 |
JP6021909B2 (ja) | 2011-07-21 | 2016-11-09 | ブルックス オートメーション インコーポレイテッド | 低温試料グループホルダーにおける寸法変化の補正のための方法と装置 |
CN112408316B (zh) * | 2020-11-20 | 2024-04-12 | 中国科学院上海微系统与信息技术研究所 | 双面超表面结构的制备方法 |
CN113093486B (zh) * | 2021-04-15 | 2022-06-28 | 上海交通大学 | 用于电子束光刻套刻的通用对准标记及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224049A (ja) * | 2002-01-29 | 2003-08-08 | Sony Corp | 位置ずれ検査マーク及びフォトマスク |
JP2003234272A (ja) * | 2002-02-07 | 2003-08-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2004134473A (ja) * | 2002-10-09 | 2004-04-30 | Nikon Corp | 位置検出用マーク、位置検出装置、位置検出方法、露光装置、および露光方法 |
JP2004221194A (ja) * | 2003-01-10 | 2004-08-05 | Renesas Technology Corp | 重ね合わせ検査工程を備えた半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3859764B2 (ja) | 1995-06-27 | 2006-12-20 | 株式会社ルネサステクノロジ | 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク |
JP3016776B1 (ja) * | 1999-01-14 | 2000-03-06 | 沖電気工業株式会社 | アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 |
JP2004134474A (ja) | 2002-10-09 | 2004-04-30 | Nikon Corp | 位置検出装置の検査方法、位置検出装置、露光装置、および露光方法 |
-
2005
- 2005-08-12 JP JP2005234390A patent/JP2007049074A/ja active Pending
-
2006
- 2006-08-07 US US11/499,699 patent/US7485975B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224049A (ja) * | 2002-01-29 | 2003-08-08 | Sony Corp | 位置ずれ検査マーク及びフォトマスク |
JP2003234272A (ja) * | 2002-02-07 | 2003-08-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2004134473A (ja) * | 2002-10-09 | 2004-04-30 | Nikon Corp | 位置検出用マーク、位置検出装置、位置検出方法、露光装置、および露光方法 |
JP2004221194A (ja) * | 2003-01-10 | 2004-08-05 | Renesas Technology Corp | 重ね合わせ検査工程を備えた半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007324371A (ja) * | 2006-06-01 | 2007-12-13 | Ebara Corp | オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク |
JP2015528922A (ja) * | 2012-06-26 | 2015-10-01 | ケーエルエー−テンカー コーポレイション | 装置様散乱測定法のオーバーレイターゲット |
US10908516B2 (en) | 2016-12-28 | 2021-02-02 | Asml Holding N.V. | Metrology tool and method of using the same |
Also Published As
Publication number | Publication date |
---|---|
US20070035040A1 (en) | 2007-02-15 |
US7485975B2 (en) | 2009-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7666559B2 (en) | Structure and method for determining an overlay accuracy | |
TWI229243B (en) | Lithographic marker structure, lithographic projection apparatus comprising such a lithographic marker structure and method for substrate alignment using such a lithographic marker structure | |
JP6320387B2 (ja) | 埋設sem構造オーバーレイ標的を用いたovlのためのデバイス相関計測法(dcm) | |
JP2007049074A (ja) | 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法 | |
KR101555084B1 (ko) | 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정 | |
US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
CN101937904B (zh) | 半导体器件及其制造方法 | |
US11934109B2 (en) | Overlay alignment mark and method for measuring overlay error | |
TWI493373B (zh) | 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 | |
CN111522210A (zh) | 套刻对准标记、套刻误差测量方法和套刻对准方法 | |
US7160656B2 (en) | Method for determining pattern misalignment over a substrate | |
JP6462614B2 (ja) | パターン精度検出装置及び加工システム | |
US20080142998A1 (en) | Zero-order overlay targets | |
US10119811B2 (en) | Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment | |
KR100831680B1 (ko) | 노광 포커스 계측 패턴을 가지는 마스크 및 이를 이용한계측 방법 | |
JP4525067B2 (ja) | 位置ずれ検出用マーク | |
TW201330213A (zh) | 重疊標記及其應用 | |
TWI820371B (zh) | 用於微影裝置製造程序之檢測工具及度量衡方法 | |
KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
KR100904732B1 (ko) | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 | |
CN113741154A (zh) | 对位偏差的量测方法、半导体器件及其制备方法 | |
JP2002025888A (ja) | アライメントマークおよびその形成方法、並びに半導体装置の製造方法 | |
JP6459284B2 (ja) | インプリントモールドの検査方法及び製造方法 | |
JP2008091367A (ja) | 重ね合わせ検査方法 | |
KR100356757B1 (ko) | 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |