CN101937904B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101937904B CN101937904B CN201010195003.7A CN201010195003A CN101937904B CN 101937904 B CN101937904 B CN 101937904B CN 201010195003 A CN201010195003 A CN 201010195003A CN 101937904 B CN101937904 B CN 101937904B
- Authority
- CN
- China
- Prior art keywords
- mark
- marks
- alignment mark
- interconnection
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及一种半导体器件及其制造方法。该半导体器件包括对准标记。在对准标记上扫描探测束,以检测对准标记的位置坐标,并且该对准标记包括以第一预定间隔、沿扫描检测束的第一方向布置的多个条标记。多个条标记中的每个包括沿与第一方向正交的第二方向布置的多个互连标记,并且在设计限制的范围内,多个互连标记中的相邻两个互连标记之间的第一空隙比所述检测束的波长更短。
Description
技术领域
本发明涉及一种具有用于光刻工艺、光刻方法的对准标记的半导体器件,以及制造半导体器件的方法。
背景技术
当制造具有多层结构的半导体器件时,各个层之间的对准精度大大地影响半导体器件的性能和质量。为此,在制造工艺、生产工程发展及生产线的技术发展中,对准精度的改善和处理是重要的问题。在光刻工艺中,形成的具有不同元件的各个层需要相互对准。在光刻工艺中,通过使用具有照射系统、驱动系统及传送系统的曝光设备,基于在光敏树脂层(在下文中,称为光致抗蚀剂层)上转写的期望电路图案来曝光硅晶片。当将下一个电路图案转写在曝光层上时,曝光设备需要以高精度将下一个电路图案与曝光层对准。该曝光设备使用先前形成在硅晶片上的对准标记来对准下一个电路图案。参考图1A和1B,将描述关于转写电路图案的对准工艺。
图1A和1B是示出在光刻工艺中的曝光工艺的构思示意图。参考图1A,曝光设备将探测束扫描到硅晶片上,以检测在硅晶片上形成的对准标记的位置。该曝光设备根据对准标记的检测位置来确定转写在硅晶片上的第一层(在下文中,称为对准目标层)电路图案的位置。参考图1B,该曝光设备在对准目标层上曝光并转写第二层(在下文中,称为对准层)电路图案。
如所述的,在光刻工艺中,基于对准目标层的检测位置来对准该对准层,并通过定量地检查对准精度,制造期望的电路。对准精度很大程度上取决于曝光设备确定对准目标层的位置时的精度。即,对准精度很大程度上取决于曝光设备将探测束扫描到对准标记上以检测对准标记的位置时的对准标记的检测精度。就曝光设备来说,该精度被称为对准测量精度。虽然对准测量精度取决于曝光设备的对准测量机构的精度,但是它在很大程度上也取决于对准标记本身的结构。
参考图2和3,将描述用于对准电路图案的对准标记的示例。图2是示出用于检测转写的电路图案的X坐标的对准标记100的结构示例的图。参考图2,对准标记100具有以预定间隔P10布置的多个条标记101。曝光设备在X测量方向上扫描探测束,并且指定对准标记的位置,以检测转写电路图案的X坐标。探测束的扫描方向在下文中被称为测量方向。多个条标记101以预定间隔P10沿X测量方向布置。条标记101的形状为具有在X测量方向上的短边(宽度:几μm到10μm)和在与X测量方向垂直的非测量方向上的长边的长方形。此外,相邻条标记101之间的间隔P10为10μm到100μm,并且对准标记100的条标记101的数目为几个到几十个。
图3是示出用于检测转写电路图案的Y坐标的对准标记200的示例的示意图。参考图3,对准标记200具有以预定间隔P20布置的多个条标记201。曝光设备在Y测量方向上扫描探测束,并且指定对准标记的位置,以检测转写电路图案的Y坐标。多个条标记201以预定间隔P20沿Y测量方向布置。条标记201的形状为具有在Y测量方向上的短边(宽度:几μm到10μm)和在与Y测量方向垂直的非测量方向上的长边的长方形。此外,相邻两个条标记201之间的间隔P20为10μm到100μm,对准标记200的条标记201的数目为几个到几十个。
近年来,随着半导体器件的小型化,形成为电路图案的图案尺寸被限制(设计限制),以便避免在诸如干法蚀刻和化学机械抛光(CMP)的制造方法中的缺陷。在干法蚀刻时的蚀刻速率和在CMP中的抛光量根据图案尺寸而改变。为此,如果对准标记的图案尺寸不同于其他电路元件的图案尺寸,则由于对准标记与普通图案之间的蚀刻速率或者在CMP中的抛光量不同而产生缺陷。为了避免这种缺陷,对准标记需要具有受到设计限制的图案尺寸(例如,标记宽度小于1μm)。
在专利文献1到专利文献8中,将描述与对准标记有关的技术。
引用列表:
[专利文献1]:JP 2000-252203A
[专利文献2]:JP 2000-306822A
[专利文献3]:JP 2001-44105A
[专利文献4]:JP 2001-102285A
[专利文献5]:JP 2003-209037A
[专利文献6]:JP 2005-31681A
[专利文献7]:JP 2007-73970A
[专利文献8]:JP 2004-507901A
发明内容
本申请的发明人已经认识到如下情况。如果将对准标记的标记宽度限制为小于1μm,则会使标记的光学图像的分辨率劣化以及在对准测量中增加误差。为此,对准测量精度和对准精度的劣化使得难以实现半导体器件的性能改善及高质量保证。
本申请的发明人研究了形成的具有基于设计限制(规则)确定的标记宽度的对准标记的问题。参考图4至7,将描述具有标记宽度小于1μm的标记的分辨率检查结果。图4和6示出用于实验测定的对准标记。图5和7示出基于图4和6示出的对准标记的对准测量精度的实验测定的结果。
在这里,检查不具有基于设计限制确定的标记宽度的对准标记100(见图4)的对准测量精度和具有基于设计限制确定的标记宽度的对准标记300的(见图6)对准测量精度。参考图4,在对准标记100中,在测量方向上具有标记宽度为6μm的九个条标记101在测量方向上以20μm的间隔布置。图5示出用于对准标记100的对准测量残差3σ值的研究结果。另一方面,参考图6,在对准标记300中,在测量方向上具有标记宽度为0.3μm的九个条标记301在测量方向上以20μm的间隔布置。图7示出用于对准标记300的对准测量残差3σ值的检查结果。
通常,如果对准测量残差3σ值接近于根据曝光设备的台性能(stage performance)计算的适当值,则确定测量误差为最小(在该实验中,适当值为20到25nm)。比较图5和7示出的结果,用于对准标记300的测量残差3σ值为50nm,并且与用于对准标记100的值(大约25nm)相比,精度低几乎两倍。
如上所述,如果将标记的标记宽度限制为小于1μm,则对准测量精度低,这会导致低对准精度。因此,在遵守设计限制时,需要改善并确保对准精度。
因此,本发明的目的在于提供一种半导体器件及其制造方法,其中,在遵守设计限制时,能够改善测量精度或对准精度。
在本发明的一方面中,半导体器件包括对准标记。将探测束扫描到对准标记上,以便检测对准标记的位置坐标,并且对准标记包括以第一预定间隔沿扫描检测束的第一方向布置的多个条标记。多个条标记中的每个包括沿与第一方向正交的第二方向布置的多个互连标记,并且在设计限制的范围内多个互连标记中的相邻两个之间的第一空隙短于检测束的波长。
在本发明的另一方面,通过以下方法来实现半导体器件的制造方法:在具有光致抗蚀剂层的半导体衬底上形成的第一对准标记上照射并扫描检测束;由检测束的反射强度来检测第一对准标记的坐标位置;基于检测到的坐标位置来调整半导体衬底的位置;在第一对准标记和包括第二对准标记的具有预定电路图案的掩模上形成的第二对准标记上,照射并扫描探测束;由检测束的反射强度来检测第一和第二对准标记的坐标位置;基于检测到的坐标位置来调整半导体衬底和掩模的相对位置;以及对在半导体衬底的光致抗蚀剂层上的电路图案进行曝光。第一对准标记包括以第一预定间隔沿扫描检测束的第一方向布置的多个第一条标记,并且多个第一条标记中的每个包括沿与第一方向正交的第二方向布置的多个第一互连标记。在设计限制的范围内多个第一互连标记中的相邻两个之间的第一空隙短于检测束的波长。
根据本发明,在遵守设计限制时,能够改善测量精度或对准精度。
附图说明
从下面结合附图对某些实施例进行的描述,本发明的上述和其他目的、优势及特征将更显而易见,其中:
图1A和1B是示出光刻工艺中的对准曝光的构思的示意图;
图2是示出用于检测转写的电路图案的X坐标的对准标记的结构示例的示意图;
图3是示出用于检测转写的电路图案的Y坐标的对准标记的结构示例的示意图;
图4是示出用于实验测定并基于现有技术的对准标记的示意图;
图5是示出用于基于现有技术的对准标记的对准测量残差3σ值的检查结果的示意图;
图6是示出用于实验测定并且根据限制条件产生的对准标记的示意图;
图7是示出用于用作为实验测定并根据限制条件产生的对准标记的对准测量残差3σ值的实验结果的示意图;
图8是示出根据本发明第一实施例的对准标记的结构的平面图;
图9是示出第一实施例的对准标记的结构细节的局部放大图;
图10是示出第一实施例的对准标记的结构示例的示意图;
图11是示出第一实施例的对准标记的测量精度的对准测量残差3σ特性示意图;
图12是示出光刻工艺中的对准测量的构思示意图;
图13是示出根据本发明的对准标记(对准标记(上层和下层))的第二实施例的结构的平面图;
图14是示出第二实施例的对准标记(下层)的结构细节的局部放大图;
图15是示出第二实施例的对准标记(下层)的结构细节的局部放大图;
图16是示出第二实施例的对准标记的结构的示例的示意图;
图17是示出第二实施例的对准标记的重复性分配特性的示意图;
图18是示出根据现有技术的对准标记的结构的示例的示意图;
图19是示出根据现有技术的对准标记的重复性分配特性的示意图;以及
图20是示出根据本发明的光刻工艺的示例的流程图。
具体实施方式
在下文中,将参考附图来描述在半导体衬底(例如,半导体晶片或半导体芯片)上形成的对准标记和由具有对准标记的半导体衬底制造的半导体器件。
[第一实施例]
参考图8到11,将描述根据本发明第一实施例的在半导体衬底上形成的对准标记。本实施例中的对准标记1用于确定在硅晶片(衬底)上转写的电路图案的位置(在下文中,被称为对准目标层)。
参考图8和9,将描述第一实施例中的对准标记1的结构。图8是示出第一实施例中的对准标记1的结构的平面图。图9是示出第一实施例中的对准标记1的结构细节的局部放大图。
曝光设备在测量方向上扫描探测束,并且指定对准标记1的位置,以检测转写电路图案的坐标。探测束的扫描方向在下文中被称为测量方向。基于曝光设备的测量原理,用于对准标记1的测量方向是有意义的方向,并且由标记的外观来唯一地限定。
参考图8,对准标记1具有沿测量方向以预定间隔P1布置的多个条标记10。在测量方向上相互邻近的条标记10之间的间隔P1为例如10μm到100μm,并且对准标记1的条标记10的数目为几个到几十个。在测量方向上的条标记10的尺寸(宽度W1)为几μm到10μm,并且在与测量方向相垂直的方向(在下文中,被称为非测量方向)上的尺寸基本上是任意的(例如,10μm到100μm)。
参考图9,条标记10由在非测量方向上交替布置的多个互连标记11和空隙12形成。互连标记11是互连图案,例如,在测量方向上具有纵向方向的金属布线和硅化物布线。在非测量方向上的互连标记11的标记宽度WL在设计限制中的下限和上限之间、小于1μm。在测量方向上的互连标记11的宽度(在纵向方向上的宽度)与在测量方向上的条标记10的尺寸相同,即,几μm到10μm。
互连标记11之间的空隙12的空隙宽度WS优选设定为比探测束的波长更短。通常,对准测量光学系统使用具有可见范围的波段(大约500nm到1000nm)的探测束(检测束)。为此,最好将空隙宽度WS设定为小于1μm,优选小于0.5μm。例如,互连标记11的标记宽度WL和空隙12的空隙宽度WS都为0.3μm。
设定空隙宽度WS比探测束的波长更短的原因如下:如果间隔宽度WS等于或大于探测束的波长,则检测到空隙12。在本发明中,通过将空隙宽度WS设定为小于探测束的波长,空隙宽度WS变为等于或小于探测束的分辨率。因此,不能探测到被分开的条标记10。即,探测束将条标记10识别成在非测量方向上未被分开的柱状标记,并且因此能够得到等同于未分开条标记的情况的对准测量精度。
通常,分辨率用δ=0.61×λ/NA来表示。λ为探测束的波长,并且NA为数值孔径。数值孔径一般约为0.6,并且因此分辨率δ具有探测束波长的数量级。即,即使将条标记分成具有空隙窄于分辨率δ的互连标记,如果空隙短于分辨率也能将条标记看作为柱状标记。应该注意,在许多情况下,对准光学系统的数值孔径NA一般为0.2至0.6,并且对准测量光学系统的数值孔径NA一般为0.7至0.9。在这种情况下,分辨率δ多达波长λ的0.68至3倍。作为示例,如果探测束的波长为1000nm,则空隙宽度最好短于至少680nm。
在上文中,描述了空隙宽度WS。然而,对于标记宽度WL同样正确。此外,在将空隙宽度WS和标记宽度WL设定为相同值的情况下,除了设计便利之外,还获得了下面的效果。即,互连标记11和空隙12以固定间隔布置,并且因此发生来自互连标记11和空隙12的光干涉。在这里,存在由光干涉产生的驻波被限制于一个基波(包括基波的整倍数)的优势。另一方面,如果互连标记11和空隙12的宽度不同,则与各个间隔(在平面内的周期结构中)相对应的、分别具有多个基波(由平面内周期结构的傅立叶变换得到的频率)的驻波。因此,观察到了由于多个驻波引起的探测束的非故意反射的光束强度,这会导致错误识别对准标记的位置。
此外,如果来自互连标记11的反射光束的强度比来自空隙12的反射光束的强度大很多,则将会降低条标记10的分辨率。为此,互连标记11的标记宽度WL和空隙12的空隙宽度WS优选为相同。
参考图10和11,将描述本实施例中的对准标记1的特定示例。图10是示出第一实施例中的对准标记1的结构的示例的图。图11是示出第一实施例中的对准标记1的测量精度的对准测量残差3σ特性示意图。
图10示出的对准标记1提供有沿测量方向布置的九个条标记10。条标记10在测量方向上的宽度W1为6μm,并且在测量方向上彼此相邻的条标记10之间的间隔P1为20μm。此外,假定在设计限制中的下限和上限分别为0.2μm和0.3μm,则互连标记11的标记宽度WL和空隙12的空隙宽度WS在非测量方向上都为0.3μm。
通过把图10示出的对准标记1的测量精度作为示例,将描述本发明的对准测量精度。使用对准测量残差3σ,其为用于估计对准测量精度的定量指标,将描述对准标记1的测量精度。一般,如果对准标记的测量坐标接近于由曝光设备的台性能计算的适当值(坐标),则测量误差被确定为最小。在该实验中,对准测量光学系统用作光源,探测束(检测束)接近可见区域(大约为500nm到1000nm的波长区域),并且在对准光学系统中数值孔径NA大约为0.2到0.6。在该实验中,通常使用的光源用作为探测束(检测束)。在这种情况下,如果对准测量残差3σ值为20nm到25nm,则确定该值是适当的。
参考图11,作为该实验的结果,图10示出的对准标记1的对准测量残差3σ值为25nm或更小,即,得到良好的测量精度。虽然没有示出,但是在将互连标记11的标记宽度WL和空隙12的空隙宽度WS在非测量方向上设定为1μm的情况下,或者在由在测量方向上分隔开的互连标记形成条标记的情况下,增加测量误差(测量残差3σ值)。在测量方向上分开互连标记11以形成点状的互连标记11的情况下,减少来自标记的反射强度,并且使条标记10(对准标记1)的可见度劣化,从而增加测量误差(对准测量残差3σ值)。
在本发明中,在纵向方向(测量方向)上延伸的互连标记11形成条标记10。因此,条标记10与背景之间的反射光强度的差异是清晰的。此外,互连标记11的标记宽度WL和空隙12的空隙宽度WS在非测量方向上小于1μm,比探测束的波长更短。因此,改善了条标记10的分辨率。为此,即使由具有遵守设计限制的标记宽度的互连标记11形成条标记10,也可以用良好的测量精度来检测对准标记1的位置(坐标)。
此外,随后描述的对准精度在很大程度上取决于曝光设备确定对准目标层的位置的精度,并且该精度在很大程度上取决于曝光设备扫描对准标记以检测对准标记位置的精度。为此,通过改善如上所述的对准测量精度,也能够改善该对准精度。
[第二实施例]
参考图12到19,将描述根据本发明第二实施例的对准标记。
参考图12,曝光之后,通过对准测量仪器测量作为掩模图案的对准层与已经在硅晶片上形成的对准目标层之间的对准精度。每层转写的电路图案具有用于测量对准的对准标记。对准测量仪器测量在硅晶片上已经形成的对准目标层上的对准标记(在下文中,被称为对准标记(下层))与作为掩模图案存在于对准层上的标记(在下文中,被称为对准标记(上层))之间的相对位置,以量化对准层与对准目标层之间的对准精度。以这种方式,在光刻工艺中,基于下层(对准目标层)的位置数据来对准上层,并且进一步,通过定量地测量对准精度,通过光刻工艺得到期望的电路。
对准精度取决于对准测量仪器测量对准层与对准目标层之间的相对位置的精度,并且该精度在很大程度上取决于对准测量仪器检测对准标记(上层和下层)的位置的精度。该精度被称为对准测量仪器的对准测量精度。虽然对准测量精度取决于对准测量仪器中的光学系统和测量系统的精度,但是其在很大程度上取决于对准标记的结构,并且在很大程度上受到对准标记(下层)的结构影响。
根据本发明的对准标记可以应用到用于对准目标层与对准层之间对准的对准标记。将描述作为第二实施例中的对准标记的对准标记。
将描述第二实施例中的对准标记的结构。图13是示出根据本发明第二实施例的对准标记(上层和下层)的结构的平面图。图14和15是示出第二实施例中的对准标记(下层)的结构细节的局部放大图。
对准测量仪器在测量方向上扫描探测束,以测量对准标记(上层和下层)之间的相对位置。在X轴方向上的探测束的扫描方向在下文中被称为X测量方向,并且在Y轴方向上的扫描方向被称为Y测量方向。基于对准测量仪器的测量原理,对准标记的测量方向是有意义的方向,并且由标记的外观来唯一地限定。
参考图13,根据本发明的对准标记(下层)提供有用于测量对准目标层的X坐标的条标记10a和用于测量对准目标层的Y坐标的条标记10b。对准标记(下层)具有沿X测量方向以预定间隔P2布置的两个条标记10a。该对准测量仪器测量在X测量方向上的条标记10a,并且测量对准目标层的X坐标。在X测量方向上的彼此相邻的条标记10a之间的间隔P2为例如10μm到100μm。在本实施例中,举例说明了具有两个条标记10a的对准标记。然而,可以任意设定条标记10a的数目(例如,几个到大约十个)。在X测量方向上条标记10a的尺寸(宽度W2)为几μm到10μm,并且在与X测量方向相垂直的非测量方向(Y测量方向)上的尺寸基本上是任意的(例如10μm到100μm)。
对准标记(下层)具有沿Y测量方向以预定间隔P3布置的两个条标记10b。该对准测量仪器测量在Y测量方向上的条标记10b,从而能够测量对准目标层的Y坐标。在Y测量方向上的彼此相邻的条标记10b之间的间隔P3为例如10μm到100μm。在本实施例中,举例说明了具有两个条标记10b的对准标记。然而,可以任意设定条标记10b的数目(例如,几个到大约十个)。在Y测量方向上条标记10b的尺寸(宽度W3)为几μm到10μm,在与Y测量方向相垂直的非测量方向(X测量方向)上的尺寸基本上是任意的(例如,10μm到100μm)。
参考图14,条标记10a由沿Y测量方向交替布置的多个条标记(互连标记11)和空隙12形成。互连标记11为在测量方向上具有纵向方向的布线(例如,金属布线或硅化物布线)。在Y测量方向上的互连标记11的标记宽度WL在设计限制中的下限和上限之间、小于1μm。在X测量方向上的互连标记11的宽度(纵向方向上的标记宽度)与在X测量方向上的条标记10a的尺寸相同,即,几μm到10μm。此外,多个条标记(互连标记11)之间的空隙12的空隙宽度WS(Y测量方向)在设计限制中的下限和上限之间、优选小于1μm。
参考图15,条标记10b由沿X测量方向交替布置的多个条标记(互连标记11)和空隙12形成。互连标记11为在测量方向上具有纵向方向的布线(例如,金属布线或硅化物布线)。在X测量方向上的互连标记11的标记宽度WL在设计限制中的下限和上限之间、小于1μm。在X测量方向上的互连标记11的宽度(纵向方向上的标记宽度)与在Y测量方向上的条标记10b的尺寸相同,即,几μm到10μm。
由于诸如布线规则的设计限制,互连标记11的标记宽度WL应该小于1μm。
与第一实施例类似,互连标记11之间的空隙12的空隙宽度WS优选设定为比探测束的波长更短。例如,互连标记11的标记宽度WL和空隙12的空隙宽度WS都为0.3μm。将空隙宽度WS和标记宽度WL设定为与第一实施例中所描述的一样、比探测束的波长更短。
此外,如果来自互连标记11的反射光束的强度比来自空隙12的反射光束的强度大很多,则会降低条标记10a和10b的分辨率。为此,互连标记11的标记宽度WL和空隙12的空隙宽度WS优选为相同。
由上文,考虑到条标记10a和10b的测量精度,在测量方向上的互连标记11的标记宽度WL和空隙12的空隙宽度WS都优选为相同,并且小于0.5μm(注意,下限遵守设计限制)。例如,互连标记11的标记宽度WL和空隙12的空隙宽度WS都为0.3μm。此外,对准标记(上层)优选由分别具有类似构造的条标记20a和20b形成。
参考图13,对准标记(上层)具有沿X测量方向以预定间隔布置的用于X坐标测量的多个条标记20a以及沿Y测量方向以预定间隔布置的用于Y坐标测量的多个条标记20b。在X测量方向上的彼此相邻的条标记20a之间的间隔为例如10μm或更小。在本实施例中,举例说明了具有两个条标记20a的对准标记。然而,可以任意设定条标记20a的数目(例如,几个到大约十个)。在X测量方向上的条标记20a的尺寸为几μm,并且在与X测量方向相垂直的Y测量方向上的尺寸基本上是任意的(例如,几μm)。在Y测量方向上的彼此相邻的条标记20b之间的间隔为例如10μm或更小。在本实施例中,举例说明了具有两个条标记20b的对准标记。然而,可以任意设定条标记20b的数目(例如,几个到大约十个)。在Y测量方向上的条标记20b的尺寸为几μm,在与Y测量方向相垂直的非测量方向(X测量方向)上的尺寸基本上是任意的(例如,几μm)。
对准标记(上层)可以具有与对准标记(下层)相类似的在非测量(Y测量)方向上交替布置的互连标记11和空隙12的结构,或者具有与现有标记相类似的结构。即,存在三种情况,即,仅分割在对准目标层上形成的对准标记的情况,仅分割在对准层上形成的对准标记的情况,以及分割在两个层上形成的对准标记的情况。
通过对准测量仪器来测量对准标记(上层和下层)之间的相对位置,并且对准目标层和对准层相互对准,使得对准标记(上层)(条标记20a和20b)与由条标记10a和10b围绕的区域重叠。
参考图16到19,将描述本实施例中的对准标记的特定示例。图16是示出第二实施例中的对准标记的构造的示例的示意图。图17是示出第二实施例中的对准标记的重复性分布特性的示意图。图18是示出根据现有技术的对准标记的构造的示例的示意图。图19是示出根据现有技术的对准标记的重复性分布特性的示意图。
图16示出的对准标记(下层)提供有在X测量方向上布置的两个条标记10a以及在Y测量方向上布置的两个条标记10b。条标记10a和10b的宽度W2和W3(图13)分别在它们的测量方向上都为2μm,在X测量方向上彼此相邻的条标记10a之间的间隔P2为20μm,并且在Y测量方向上彼此相邻的条标记10b之间的间隔P3为20μm。此外,假定在设计限制中的下限和下限分别为0.2μm和0.3μm,则在非测量方向上的互连标记11的标记宽度WL和空隙12的宽度WS都为0.3μm。对准标记(上层)的条标记20a和20b的短边都为2μm。在该实验中,与条标记10a和10b(具有互连标记11和空隙12)相类似地分割条标记20a和20b。
与图18示出的现有技术相比较,将描述本实施例中的对准标记的特性。参考图18,根据现有技术的对准标记(下层)提供有在X测量方向上布置的两个条标记101a以及在Y测量方向上布置的两个条标记101b。条标记101a和101b的宽度W2和W3在它们的测量方向上都为2μm,在X测量方向上彼此相邻的条标记101a之间的间隔为20μm,并且在Y测量方向上彼此相邻的条标记101b之间的间隔P3为20μm。对准标记(上层)的条标记201a和201b的短边都为2μm。与本发明不同,假定不存在设计限制,则不分割条标记101a和101b。
在本实施例的实验中,当重复地测量相同目标时,通过使用作为指标的测量值分布(3δ)来计算对准测量精度。参考图17,当测量对准标记(下层)30次时,X坐标的测量结果(3δ值)分布在1.0nm到3.0nm的范围内,Y坐标的测量结果(3δ值)分布在0.4nm到2.0nm的范围内。参考图19,当根据现有技术测量对准标记(下层)30次时,X坐标的测量结果(3δ值)分布在1.0nm到3.7nm的范围内,Y坐标的测量结果(3δ值)分布在1.0nm到4.5nm的范围内。
如所述的,对于X和Y坐标,根据本发明的对准标记的测量结果(3δ值)的分布范围比根据现有技术的对准标记的测量结果(3δ值)的分布范围窄。即,该实验示出了:遵守设计限制的根据本发明的对准标记的测量精度(对准精度)等于或大于在不考虑设计限制的情况下形成的根据现有技术的对准标记的测量精度(对准精度)。认为,在根据本发明的每个对准标记中,条标记具有与测量方向相对应的纵向方向的空隙12,使得减小来自标记的反射光束强度,以改善对准标记的分辨率,并且因此与现有情况相比较,减少了测量坐标的变化。
在光刻工艺中使用本发明的对准标记。参考图20,将描述使用根据本发明的对准标记的光刻工艺的示例。图20是示出根据本发明的光刻工艺的示例的流程图。
在这里,假定在硅晶片(或者具有电路或没有电路的半导体衬底)上预先形成对准标记1,还预先形成包括图13示出的对准标记(下层)的对准目标层。
首先,用涂布器在硅晶片的整个表面上涂布光致抗蚀剂(可以在整个表面上形成膜)(步骤S1)。之后,在预烘焙炉中加热该硅晶片(预烘焙步骤:步骤S2)。
随后,控制流程进行到曝光电路图案的步骤(步骤S3到S5)。通过使用UV光等的步进机设备(曝光设备)来执行曝光步骤,使得将包括电路元件和对准标记图案的预定图案(对准层)转写到光致抗蚀剂的表面上。应该注意,要被曝光的图案可以仅是对准标记1。
下面将描述曝光步骤的细节。首先,步进机设备调整半导体衬底(或晶片)的位置(步骤S3)。具体地,步进机设备向对准目标层上的对准标记1照射检测束(探测束),以检测对准标记1上的位置数据。在本实施例中,沿预定测量方向扫描探测束,并且由条标记10的存在或不存在引起的反射光束强度的变化用于检测对准标记1的位置坐标。基于对准标记1的位置坐标,步进机设备调整半导体衬底(晶片)的位置,以将半导体衬底移动到适当的位置。
之后,步进机设备调整在对准层上形成的对准标记(上层)与对准标记(下层)之间的相对位置(步骤S4)。具体地,对准层位于对准目标层上,在对准标记(在所述层上分别形成的上层和下层)上照射检测束,并且基于反射光束强度来检测对准标记(上层和下层)的位置坐标。步进机设备基于检测到的位置坐标来调整对准标记(上层和下层)的相对位置。此时,在X方向和与X方向正交的Y方向上扫描检测束,以检测对准标记(上层和下层)的条标记10a和10b的位置坐标。基于对准标记(上层和下层)之间的相对坐标,布置对准层,以对准要被转写到对准目标层上的电路图案的曝光位置。
当确定电路图案的曝光位置时,步进机设备(曝光设备)使用UV光等以曝光在光致抗蚀剂的表面上的、包括电路元件和对准标记的图案的预定图案(对准层)(步骤S5)。
之后,再次加热硅晶片(后烘焙步骤),然后对光致抗蚀剂进行显影(显影步骤:步骤S6)。随后,使用图案化的光致抗蚀剂作为掩模,并且通过湿法蚀刻或干法蚀刻来蚀刻硅晶片的表面,以形成图案(蚀刻步骤:步骤S7)。使用抗蚀剂去除器来去除光致抗蚀剂(抗蚀剂去除步骤:步骤S8)。
在上述的方法中,在硅晶片(对准目标层)上形成包括对准标记(对准标记(上层))的电路图案。可以在与对准目标层的对准图案(对准标记(下层))相同的位置或不同的位置处提供对准图案。此外,对准图案的形状可以是相同、类似或不同的形状中的任意一种。此外,对于在上层上还形成电路图案的情况,在光刻工艺中使用的对准标记(上层)可以用作用于对准的对准标记(下层)。
如上所述,在光刻工艺中,使用在先前步骤中连同电路元件图案一起形成的对准图案,以调整(对准)硅晶片的位置。然后,通过曝光、显影和蚀刻的各个步骤,形成用于下一个工艺的对准图案和电路图案。
在上述步骤S1-S8之后,重复沉积金属膜和绝缘膜的步骤、离子注入步骤和其他步骤(未示出),并且制造安装有期望电路的半导体器件。
如上所述,根据本发明的对准标记由条标记形成,在每个条标记中,标记(互连标记11)和空隙12交替地布置,以具有遵守设计限制的互连宽度。互连标记11和空隙12的布置方向对应于非测量方向,其由曝光设备和对准测量仪器的原理以及对准标记的平面结构(形状)来唯一地确定。互连标记11的标记宽度WL和空隙12的宽度WS都优选小于0.5μm。因此,能够改善标记的分辨率,从而减小测量误差。因此,在本发明中通过在晶片上形成对准标记,转写的电路图案和随后要被转写的电路图案能够精确地相互对准。
上面已详细描述了本发明的实施例。然而,本发明不限制于上述的实施例中任一个,但是本发明中包括在不偏离本发明范围的情况下的任何变更。
Claims (4)
1.一种包括对准标记的半导体器件,
其中,在所述对准标记上扫描检测束,以便检测所述对准标记的位置坐标,
其中,所述对准标记包括以第一预定间隔、沿扫描所述检测束的第一方向布置的多个第一条标记,
其中,所述多个第一条标记中的每个包括沿与所述第一方向正交的第二方向布置的多个第一互连标记,
其中,在所述半导体器件的设计限制的范围内,所述多个第一互连标记中的相邻两个第一互连标记之间的第一空隙比所述检测束的波长短,
其中,所述对准标记还包括:多个第二条标记,所述多个第二条标记沿第二方向以第二预定间隔来布置,
其中,所述多个第二条标记中的每个包括沿第一方向布置的多个第二互连标记,以及
其中,在所述半导体器件的设计限制的范围内,所述多个第二互连标记中的相邻两个第二互连标记之间的第二空隙比所述检测束的波长短。
2.一种半导体器件的制造方法,包括:
在具有光致抗蚀剂层的半导体衬底上形成的第一对准标记上,照射并扫描检测束;
由所述检测束的反射强度来检测所述第一对准标记的坐标位置;
基于检测到的坐标位置来调整所述半导体衬底的位置;
在所述第一对准标记和包括第二对准标记的具有预定电路图案的掩模上形成的所述第二对准标记上,照射并扫描检测束;
由所述检测束的反射强度来检测所述第一和第二对准标记的坐标位置;
基于检测到的坐标位置来调整所述半导体衬底和所述掩模的相对位置;以及
曝光所述半导体衬底的光致抗蚀剂层以形成电路图案,
其中,所述第一对准标记包括以第一预定间隔、沿扫描所述检测束的第一方向布置的多个第一条标记,
其中,所述多个第一条标记中的每个包括沿与所述第一方向正交的第二方向布置的多个第一互连标记,以及
其中,在所述半导体器件的设计限制的范围内,所述多个第一互连标记中的相邻两个第一互连标记之间的第一空隙比所述检测束的波长短。
3.根据权利要求2所述的制造方法,其中所述第二对准标记包括以第二预定间隔、沿所述第一方向布置的多个第二条标记,
其中所述多个第二条标记中的每个包括沿所述第二方向布置的多个第二互连标记,以及
其中,在所述半导体器件的设计限制的范围内,所述多个第二互连标记中的相邻两个第二互连标记之间的第二空隙比所述检测束的波长短。
4.根据权利要求2所述的制造方法,其中所述第一对准标记还包括以第三预定间隔、沿所述第二方向布置的多个第三条标记,
其中,所述多个第三条标记中的每个包括沿第一方向布置的多个第三互连标记,
其中,在所述半导体器件的设计限制的范围内,所述多个第三互连标记中的相邻两个第三互连标记之间的第三空隙比所述检测束的波长短,
其中,所述第二对准标记还包括以第四预定间隔、沿扫描所述检测束的第二方向布置的多个第四条标记,
其中,所述多个第四条标记中的每个包括沿所述第一方向布置的多个第四互连标记,以及
其中,在设计限制的范围内,所述多个第四互连标记中的相邻两个第四互连标记之间的第四空隙比所述检测束的波长短,
其中,所述照射和扫描包括:
沿第一方向和第二方向照射检测束并扫描检测束。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-148386 | 2009-06-23 | ||
JP2009148386A JP5623033B2 (ja) | 2009-06-23 | 2009-06-23 | 半導体装置、リソグラフィ方法、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101937904A CN101937904A (zh) | 2011-01-05 |
CN101937904B true CN101937904B (zh) | 2014-08-20 |
Family
ID=43354070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010195003.7A Active CN101937904B (zh) | 2009-06-23 | 2010-05-31 | 半导体器件及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8497997B2 (zh) |
JP (1) | JP5623033B2 (zh) |
CN (1) | CN101937904B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9252202B2 (en) * | 2011-08-23 | 2016-02-02 | Wafertech, Llc | Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement |
JP6076123B2 (ja) | 2013-02-14 | 2017-02-08 | オリンパス株式会社 | 半導体基板、撮像素子、および撮像装置 |
CN104795383B (zh) * | 2014-01-20 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 对准标记、对准标记的检测方法和对准标记检测装置 |
CN105023911B (zh) * | 2014-04-15 | 2018-05-25 | 联华电子股份有限公司 | 标记分段方法及应用其的半导体结构制造方法 |
US9470987B1 (en) * | 2015-10-22 | 2016-10-18 | United Microelectronics Corp. | Overlay mask |
US9625256B1 (en) * | 2015-12-23 | 2017-04-18 | Intel Corporation | Device, system and method for alignment of an integrated circuit assembly |
WO2017114652A1 (en) * | 2015-12-28 | 2017-07-06 | Asml Netherlands B.V. | Alternative target design for metrology using modulation techniques |
US20190044068A1 (en) * | 2017-08-01 | 2019-02-07 | Wuhan China Star Optoelectronics Semiconductor Dis play Technology Co., Ltd. | Mask plate |
CN107677953B (zh) * | 2017-09-29 | 2020-05-05 | 京东方科技集团股份有限公司 | 一种探针系统及其控制方法、点灯机 |
CN110676243B (zh) * | 2019-09-30 | 2021-09-14 | 芯盟科技有限公司 | 芯片及对位方法 |
CN112201645B (zh) * | 2020-09-18 | 2024-04-12 | 武汉新芯集成电路制造有限公司 | 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法 |
CN113093479B (zh) * | 2021-04-02 | 2022-10-28 | 长鑫存储技术有限公司 | 对准量测标记结构及对准量测方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1577080A (zh) * | 2003-07-11 | 2005-02-09 | Asml荷兰有限公司 | 用于对准或重叠的标记结构,限定它的掩模图案及使用该掩模图案的光刻投影装置 |
CN101286010A (zh) * | 2008-04-25 | 2008-10-15 | 上海微电子装备有限公司 | 用于光刻设备的对准系统及其对准方法和光刻设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4269393B2 (ja) | 1999-03-03 | 2009-05-27 | 株式会社ニコン | アライメントマーク及びアライメント方法 |
JP2000306822A (ja) | 1999-04-26 | 2000-11-02 | Hitachi Ltd | 半導体装置の製造方法 |
JP2001044105A (ja) | 1999-07-28 | 2001-02-16 | Hitachi Ltd | 半導体装置の製造方法 |
JP2001102285A (ja) | 1999-09-28 | 2001-04-13 | Toshiba Corp | 位置合わせマーク |
US6486954B1 (en) | 2000-09-01 | 2002-11-26 | Kla-Tencor Technologies Corporation | Overlay alignment measurement mark |
JP2003209037A (ja) | 2002-01-11 | 2003-07-25 | Sony Corp | アライメントマーク及び半導体装置の製造方法 |
US6985229B2 (en) * | 2002-05-30 | 2006-01-10 | Agere Systems, Inc. | Overlay metrology using scatterometry profiling |
US6933523B2 (en) * | 2003-03-28 | 2005-08-23 | Freescale Semiconductor, Inc. | Semiconductor alignment aid |
JP4520429B2 (ja) * | 2005-06-01 | 2010-08-04 | エーエスエムエル ネザーランズ ビー.ブイ. | 位置合わせ装置への2次元フォトニック結晶の応用 |
US7737566B2 (en) * | 2005-06-01 | 2010-06-15 | Asml Netherlands B.V. | Alignment devices and methods for providing phase depth control |
US7687925B2 (en) * | 2005-09-07 | 2010-03-30 | Infineon Technologies Ag | Alignment marks for polarized light lithography and method for use thereof |
US7460231B2 (en) * | 2006-03-27 | 2008-12-02 | Asml Netherlands B.V. | Alignment tool for a lithographic apparatus |
SG153747A1 (en) * | 2007-12-13 | 2009-07-29 | Asml Netherlands Bv | Alignment method, alignment system and product with alignment mark |
WO2010009930A1 (en) * | 2008-06-02 | 2010-01-28 | Asml Netherlands B.V. | Sub-wavelength segmentation in measurement targets on substrates |
-
2009
- 2009-06-23 JP JP2009148386A patent/JP5623033B2/ja active Active
-
2010
- 2010-05-28 US US12/801,259 patent/US8497997B2/en active Active
- 2010-05-31 CN CN201010195003.7A patent/CN101937904B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1577080A (zh) * | 2003-07-11 | 2005-02-09 | Asml荷兰有限公司 | 用于对准或重叠的标记结构,限定它的掩模图案及使用该掩模图案的光刻投影装置 |
CN101286010A (zh) * | 2008-04-25 | 2008-10-15 | 上海微电子装备有限公司 | 用于光刻设备的对准系统及其对准方法和光刻设备 |
Non-Patent Citations (1)
Title |
---|
JP特开2007-73970A 2007.03.22 |
Also Published As
Publication number | Publication date |
---|---|
JP2011009259A (ja) | 2011-01-13 |
US8497997B2 (en) | 2013-07-30 |
JP5623033B2 (ja) | 2014-11-12 |
CN101937904A (zh) | 2011-01-05 |
US20100321705A1 (en) | 2010-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101937904B (zh) | 半导体器件及其制造方法 | |
US7170604B2 (en) | Overlay metrology method and apparatus using more than one grating per measurement direction | |
US7616313B2 (en) | Apparatus and methods for detecting overlay errors using scatterometry | |
KR100255399B1 (ko) | 겹침정밀도 측정기의 측정조건의 최적화방법 및 얼라인먼트마크 형상 또는 노광장치에 있어서의 얼라인먼트마크 측정방식의 최적화방법 | |
US6610448B2 (en) | Alignment method, overlay deviation inspection method and photomask | |
US7666559B2 (en) | Structure and method for determining an overlay accuracy | |
JP4926171B2 (ja) | 回転対称体或いは鏡面対称体のオーバレイ確定用器具及び方法 | |
US7671990B1 (en) | Cross hatched metrology marks and associated method of use | |
KR20180095932A (ko) | 메트롤로지 방법 및 장치 | |
US20050242448A1 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
KR20180058819A (ko) | 계측 방법, 타겟 및 기판 | |
CN110553602A (zh) | 度量方法、计算机产品和系统 | |
US10571812B2 (en) | Method of calibrating focus measurements, measurement method and metrology apparatus, lithographic system and device manufacturing method | |
JP5332007B2 (ja) | 光計測を用いた二重露光リソグラフィの位置精度判断 | |
US8717539B2 (en) | Calibration of optical line shortening measurements | |
CN101261452A (zh) | 检验方法和设备、光刻处理单元和器件制造方法 | |
US7099010B2 (en) | Two-dimensional structure for determining an overlay accuracy by means of scatterometry | |
EP1441258B1 (en) | Alignment method and overlay inspection method | |
US7777884B2 (en) | Method and system for optimizing sub-nanometer critical dimension using pitch offset | |
JP2009270988A (ja) | 重ね合わせずれ量算出方法及び半導体装置の製造方法 | |
US9134628B2 (en) | Overlay mark and application thereof | |
KR20040105005A (ko) | 측정의 신뢰도를 향상시킬 수 있는 측정용 패턴을구비하는 반도체장치 및 측정용 패턴을 이용한반도체장치의 측정방법 | |
KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
JP2006100619A (ja) | 半導体装置の製造方法および半導体装置 | |
CN116125765B (zh) | 集成电路套刻误差评估方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa Patentee before: Renesas Electronics Corporation |