JP2011009259A - 半導体装置、リソグラフィ方法、及び半導体装置の製造方法 - Google Patents

半導体装置、リソグラフィ方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011009259A
JP2011009259A JP2009148386A JP2009148386A JP2011009259A JP 2011009259 A JP2011009259 A JP 2011009259A JP 2009148386 A JP2009148386 A JP 2009148386A JP 2009148386 A JP2009148386 A JP 2009148386A JP 2011009259 A JP2011009259 A JP 2011009259A
Authority
JP
Japan
Prior art keywords
mark
measurement
bar
alignment mark
marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009148386A
Other languages
English (en)
Other versions
JP5623033B2 (ja
JP2011009259A5 (ja
Inventor
Mitsuyoshi Miyasaka
満美 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009148386A priority Critical patent/JP5623033B2/ja
Priority to US12/801,259 priority patent/US8497997B2/en
Priority to CN201010195003.7A priority patent/CN101937904B/zh
Publication of JP2011009259A publication Critical patent/JP2011009259A/ja
Publication of JP2011009259A5 publication Critical patent/JP2011009259A5/ja
Application granted granted Critical
Publication of JP5623033B2 publication Critical patent/JP5623033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】精確に検出可能なアライメントマークを有する半導体装置を提供することにある。
【解決手段】本発明による半導体装置は、リソグラフィ製造工程用のアライメントマークを有する。アライメントマークは、検出光の走査方向に沿って所定の間隔で配置された複数の棒状マーク10を備える。複数の棒状マーク10の各々は、走査方向に直交する第1方向に沿って所定の間隔で配置された複数の配線マーク11によって形成される。互いに隣接する配線マーク10間隔WSは、半導体装置の設計制約の範囲内において前記検出光の波長より短い。
【選択図】図8

Description

本発明は、リソグラフィ製造工程用のアライメントマークを有する半導体装置、リソグラフィ方法、及び半導体装置の製造方法に関する。
多層構造の半導体装置を製造する際、各素子が形成された各層の重ね合わせの精度(以下、重ね精度と称す)が半導体装置の性能、及び、品質に大きく影響を与える。このため、製造プロセス技術開発、生産技術開発、製造ラインにおいて、重ね精度の向上や重ね精度の管理が重要課題となっている。リソグラフィ工程において、各素子が形成された各層の重ね合わせが行なわれる。リソグラフィ工程では、照明系と駆動系と搬送系を有する露光装置(以下、露光機と称す)によって、表面に感光樹脂膜(以下、レジストと称す)を塗布したシリコンウエハ上に回路パタンが露光転写される。この時の回路パタン図が、各機能動作を有する素子が形成された層となる。
露光済みの層上に、他の回路パタンを転写する場合、露光機は、転写済みの回路パタンと次に転写する回路パタンとを精度良く重ね合わせる必要がある。露光機はシリコンウエハに予め形成された目印(アライメントマーク)を利用して回路パタンの位置決めを行なう。図1を参照して、回路パタンの転写を行なう際の位置決め処理について説明する。図1は、リソグラフィ工程における重ね露光を示す概念図である。図1(a)を参照して、露光機は、シリコンウエハ上に形成された(転写済みの)アライメントマークをプローブ光により走査し、このアライメントマークの位置を検出する。露光機は、検出したアライメントマークの位置から、シリコンウエハ上に転写済みの回路パタン(以下、重ね合わせ先層と称す)の位置を確認する。図1(b)を参照して、露光機は、この重ね合わせ先層の上に、重ね合わせ先層とは別機能を有する他の回路パタン(以下、重ね合わせ層と称す)を露光転写する。
このように、リソグラフィ工程では、回路パタンが転写済みの下の層(重ね合わせ先層)の位置情報を基にして上の層(重ね合わせ層)を重ね合わせて作成し、更に、重ね精度を定量的に検証することにより、所望の回路動作の実現と保証を行っている。重ね精度は、露光機が重ね合わせ先層の位置を確認する精度に大きく依存する。すなわち、重ね精度は、露光機がアライメントマークを走査し、アライメントマークの位置を検出する精度に大きく依存する。この精度を露光機のアライメント計測精度と言う。アライメント計測精度は、露光機本体のアライメント計測機構の精度にも依るが、アライメントマーク自身の構造によって左右されるところも大きい。
図2及び図3を参照して、回路パタンの位置決めを行なうためのアライメントマークの一例を説明する。図2は、転写済みの回路パタンのX座標を検出するアライメントマーク100の構造の一例を示す図である。図2を参照して、アライメントマーク100は、所定の間隔P10で配置された複数の棒状マーク101を有する。露光機は、プローブ光の照射位置をX計測方向に走査することで、アライメントマークの位置を特定し、転写済みの回路パタンのX座標を検出する。以下、プローブ光の照射位置の走査方向を計測方向と称す。複数の棒状マーク101は、このX計測方向に沿って所定の間隔P10で配置される。棒状マーク101の形状は、例えばX計測方向を短辺(幅:数μm〜10μm)、X計測方向に対して垂直な非計測方向を長辺とする矩形である。又、隣接する棒状マーク101の間隔P10は10μm〜100μm、アライメントマーク100を形成する棒状マーク101の数は数本〜数十本である。
図3は、転写済みの回路パタンのY座標を検出するアライメントマーク200の構造の一例を示す図である。図3を参照して、アライメントマーク200は、所定の間隔P20で配置された複数の棒状マーク201を有する。露光機は、プローブ光の照射位置をY計測方向に走査することで、アライメントマークの位置を特定し、転写済みの回路パタンのY座標を検出する。複数の棒状マーク201は、このY計測方向に沿って所定の間隔P20で配置される。棒状マーク201の形状は、例えば、Y計測方向を短辺(幅:数μm〜10μm)、Y計測方向に対して垂直な非計測方向を長辺とする矩形である。又、隣接する棒状マーク201の間隔P20は10μm〜100μm、アライメントマーク200を形成する棒状マーク201の数は数本〜数十本である。
近年、半導体装置の微細化に伴い、製造工程におけるドライエッチングや化学的機械的研磨(CMP:Chemical Mechanical Planarization)等の製造方法上の不具合回避から、回路パタン上にミクロン単位のパタンを形成することが制約されている(設計制約)。ドライエッチング時のエッチングレートやCMP研磨量は、パタンサイズに依存して変化する。このため、アライメントマークのパタンサイズが他の回路要素のパタンサイズと異なる場合、エッチング量やCMP研磨量がウエハ面内でばらつく等の半導体プロセス上の不具合が発生してしまう。このような不具合を回避するため、アライメントマークも設計制約に応じたパタンサイズ(例えば線幅1μm未満)とする必要がある。
アライメントマーク、あるいは、重ね合わせマークに関する技術が、例えば、特開2000−252203(特許文献1参照)、特開2000−306822(特許文献2参照)、特開2001−44105(特許文献3参照)、特開2001−102285(特許文献4参照)、特開2003−209037(特許文献5参照)、特開2005−31681(特許文献6参照)、特開2007−73970(特許文献7参照)、特表2004−507901(特許文献8参照)に記載されている。
特開2000−252203 特開2000−306822 特開2001−44105 特開2001−102285 特開2003−209037 特開2005−31681 特開2007−73970 特表2004−507901
アライメントマークの線幅を1μm未満に制約してしまうと、マーク光学像の解像度が劣化し、アライメント計測の誤差が増大する。これにより、アライメント計測精度や重ね精度が低下するため、半導体装置の高性能化、高品質保証を実現することが困難になる。
発明者は、設計制約に応じた線幅で形成されたアライメントマークの問題点を、以下のように検証した。以下、図4〜図7を参照して、線幅が1μm未満に制約されたマークの解像度に関する検証結果について説明する。図4及び図6は、実験評価に用いたアライメントマークを示す。図5及び図7は、図4及び図6に示したアライメントマークに対するアライメント計測精度に関する実験評価結果を示す。
ここでは、設計制約を満たさない線幅のアライメントマーク100(図4参照)と、線幅が設計制約に応じた線幅のアライメントマーク300(図6参照)のそれぞれのアライメント計測精度が検証された。図4を参照して、アライメントマーク100には、計測方向の線幅が6μmの棒状マーク101が、計測方向にピッチ20μmで9本配置される。アライメントマーク100に対するアライメント計測残留3δ値の実証結果を図5に示す。一方、図6を参照して、アライメントマーク300には、計測方向の線幅が0.3μmの棒状マーク301が、計測方向にピッチ20μmで9本配置される。アライメントマーク300に対するアライメント計測残留3δ値の実証結果を図7に示す。
一般に、アライメント計測残留3σが、露光機のステージ性能から算出される妥当な値に近い場合、計測誤差が最小化されていると判断される(当実験の場合、20〜25nmが妥当な値である)。図5と図7を比較すると、アライメントマーク300に対する計測残留3δ値は50nmであり、アライメントマーク100に対する値(約25nm)に比べ2倍近く精度が低下している。
以上のように、マークの線幅を1μm未満に制約してしまうと、アライメント計測精度が低下し、重ね精度の低下に繋がる。従って、設計制約に遵守しながらも、重ね精度を向上し、精度保証することが強く要求されている。
以下に、[発明を実施するための形態]で使用される番号・符号を括弧付きで用いて、[課題を解決するための手段]を説明する。この番号・符号は、[特許請求の範囲]の記載と[発明を実施するための形態]の記載との対応関係を明らかにするために付加されたものであるが、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による半導体装置は、リソグラフィ製造工程用のアライメントマークを有する。検出光によってアライメントマーク上を走査することにより、半導体装置上に転写された回路パタンの位置座標を検出することができる。アライメントマークは、検出光の走査方向に沿って所定の間隔で配置された複数の棒状マーク(10)を備える。複数の棒状マーク(10)の各々は、走査方向に直交する第1方向に沿って所定の間隔で配置された複数の配線マーク(11)によって形成される。互いに隣接する配線マーク(10)の間隔(WS)は、半導体装置の設計制約の範囲内において前記検出光の波長より短い。
本発明によるリソグラフィ方法は、検出光によって位置座標が検出されるアライメントマークを用いて行なわれる。本発明によるリソグラフィ方法は、半導体基板上に形成されたアライメントマークに検出光を照射して、検出光の反射強度からアライメントマークの位置座標を検出する工程と、アライメントマークの位置座標に基づいて半導体基板の位置を調整する工程と、回路パタンの上層に所定のパタンのフォトレジストを露光する工程とを具備する。ここで、アライメントマークは、検出光の走査方向に沿って所定の間隔で配置された複数の棒状マーク(10)を備える。複数の棒状マーク(10)の各々は、走査方向に直交する第1方向に沿って所定の間隔で配置された複数の配線マーク(11)によって形成される。互いに隣接する配線マーク(10)の間隔(WS)は、半導体装置の設計制約の範囲内において前記検出光の波長より短い。
本発明によれば、設計制約を遵守しながら、計測精度又は重ね精度を向上することができる。
図1は、リソグラフィ工程における重ね露光を示す概念図である。 図2は、転写済みの回路パタンのX座標を検出するアライメントマークの構造の一例を示す図である。 図3は、転写済みの回路パタンのY座標を検出するアライメントマークの構造の一例を示す図である。 図4は、実験評価に用いた従来技術によるアライメントマークを示す図である。 図5は、従来技術によるアライメントマークに対するアライメント計測残留3δ値の実証結果を示す図である。 図6は、実験評価に用いられ、制約条件に準じて作成されたアライメントマークを示す図である。 図7は、実験評価に用いられ、制約条件に準じて作成されたアライメントマークに対するアライメント計測残留3δ値の実証結果を示す図である。 図8は、本発明によるアライメントマークの第1の実施の形態における構造を示す平面図である。 図9は、第1の実施の形態におけるアライメントマークの構造の詳細を示す部分拡大図である。 図10は、第1の実施の形態におけるアライメントマークの構造の一例を示す図である。 図11は、第1の実施の形態におけるアライメントマークの計測精度を示すアライメント計測残留3δ特性図である。 図12は、リソグラフィ工程における重ね測定を示す概念図である。 図13は、本発明によるアライメントマークの第2の実施の形態(重ね測定マーク(上)及び重ね測定マーク(下))の構造を示す平面図である。 図14は、第2の実施の形態における重ね測定マーク(下)の構造の詳細を示す部分拡大図である。 図15は、第2の実施の形態における重ね測定マーク(下)の構造の詳細を示す部分拡大図である。 図16は、第2の実施の形態における重ね測定マークの構成の一例を示す図である。 図17は、第2の実施の形態における重ね測定マークの再現性分布特性を示す図である。 図18は、従来技術による重ね測定マークの構成の一例を示す図である。 図19は、従来技術による重ね測定マークの再現性分布特性を示す図である。 図20は、本は発明によるリソグラフィ工程の一例を示すフロー図である。
以下、添付図面を参照して、半導体装置(例えば半導体ウエハ、又はICチップ)上に形成されたアライメントマークを説明する。
1.第1の実施の形態
図8から図11を参照して、本発明によるアライメントマークの第1の実施の形態を説明する。本実施の形態におけるアライメントマーク1は、シリコンウエハ上に転写済みの回路パタン(以下、重ね合わせ先層と称す)の位置を確認するために利用される。
図8及び図9を参照して、第1の実施の形態におけるアライメントマーク1の構造を説明する。図8は、第1の実施の形態におけるアライメントマーク1の構造を示す平面図である。図9は、第1の実施の形態におけるアライメントマーク1の構造の詳細を示す部分拡大図である。
露光機は、プローブ光の照射位置を計測方向に走査することで、アライメントマークの位置を特定し、転写済みの回路パタンの座標を検出する。以下、プローブ光の照射位置の走査方向を計測方向と称す。露光機の計測原理から、アライメントマークの計測方向は意味のある方向であり、マーク外観から一義的に定義できるものである。
図8を参照して、アライメントマーク1は、計測方向に沿って所定の間隔P1で配置された複数の棒状マーク10を有する。計測方向に隣り合う棒状マーク10の間隔P1は、例えば10μm〜100μm、アライメントマーク1を形成する棒状マーク10の数は数本〜数十本である。棒状マーク10の計測方向の寸法(幅W1)は、数μm〜10μm、計測方向対して垂直な方向(以下、非計測方向と称す)の寸法は、基本的に任意である(例えば10μm〜100μm)。
図9を参照して、棒状マーク10は、非計測方向に沿って交互に配置された複数のライン(配線マーク11)とスペース12とから形成される。配線マーク11は、計測方向を長手方向とした配線(例えば金属配線やシリサイド配線)である。配線マーク11の非計測方向の線幅WLは、設計制約の下限値から上限値の中で1μm未満である。配線マーク11の計測方向の幅(長手方向の線幅)は、棒状マーク10の計測方向の寸法と同じ、数μm〜10μmである。
配線マーク11の線幅WLは、配線ルール等の設計制約により1μm未満にする必要がある。
配線マーク11間のスペース12(間隔)の幅WSはプローブ光の波長よりも短く設定されることが好ましい。一般にアライメント計測の光学系は、可視領域の波長帯(500nm〜1000nm程度)のプローブ光(検出光)が用いられる。このため、幅WSは、1μm未満、好ましくは0.5μm未満とするのがよい。例えば、配線マーク11の線幅WLとスペース12の幅WSは両者ともに0.3μmである。
幅WSを、プローブ光の波長よりも短くする理由は次の通りである。幅WSがプローブ光の波長以上だと、スペース12が検出されてしまうためである。本発明では、幅WSをプローブ光の波長未満の長さとすることで、プローブ光の分解能以下となるため、棒状マーク10が分断されているのを検出できない。つまり、プローブ光にとっては、棒状マーク10は非計測方向には分断していないマークであると認識されるため、分断されていない棒状マークと同等のアライメント測定精度が得られる。
一般に分解能δ=0.61×λ/NAと記載される。λはプローブ光の波長、NAは開口数である。一般に開口数は0.6程度なので、分解能δはほぼプローブ光の波長程度のオーダーとなる。つまり、分解能δよりも狭い幅の間隔で棒状マーク10を分断しても、分解能δよりも短い間隔は検出されず、実質分断されていないように見えることになる。尚、アライメント光学系の開口数NAは一般に0.2〜0.6、重ね測定光学系では一般に0.7〜0.9であることが多い。この場合は、分解能δは波長λの0.68〜3倍程度となる。一例として、プローブ光の波長が1000nmであるとき、幅WSは680nmよりも短い方が、少なくともよいことになる。
以上、幅WSについて説明してきたが、線幅WLについても同様のことが成り立つ。又、幅WSと線幅WLが同じにすれば設計が容易であることのほか、次のような効果も奏する。配線マーク11とスペース12の幅が等間隔に並ぶため、配線マーク11とスペースからの光の干渉は生じるものの、光の干渉により生じる定在波は1基本波(基本波の整数倍を含む)に限られるという利点がある。一方、配線マーク11とスペース12の幅がそれぞれ異なる場合は、それぞれの間隔(すなわち面内の周期構造)に応じた複数の基本波の定在波(面内の周期構造のフーリエ変換により得られる周波数)が形成されるため、複数の定在波の影響により意図しないプローブ光の反射光強度が観測され、アライメントマーク位置の誤認識につながる可能性がある。
又、配線マーク11からの反射光の強度が、スペース12からの反射光よりも強すぎる場合、棒状マーク10の解像度が低下してしまうことがある。このため、配線マーク11の線幅WLとスペース12の幅WSは等しいことが好ましい。
図10及び図11を参照して、本実施の形態におけるアライメントマーク1の具体例を説明する。図10は、第1の実施の形態におけるアライメントマーク1の構造の一例を示す図である。図11は、第1の実施の形態におけるアライメントマーク1の計測精度を示すアライメント計測残留3δ特性図である。
図10に示すアライメントマーク1は、計測方向に沿って配置された9本の棒状マーク10を備える。棒状マーク10の計測方向の幅W1は6μm、計測方向に隣り合う棒状マーク10の間隔P1は20μmである。又、設計制約の下限が0.2μm、上限が0.3μmである場合を想定し、配線マーク11及びスペース12の非計測方向の線幅WL、WSは、両者ともに0.3μmである。
本発明によるアライメント計測精度を、図10に示すアライメントマーク1の計測精度を一例に説明する。ここでは、アライメント計測精度を評価するための定量的指標であるアライメント計測残留3σを用いて、アライメントマーク1の計測精度を説明する。一般に、アライメントマークから計測される座標が、露光機のステージ性能から算出される妥当な値(座標)に近しい場合、計測誤差が最小化されていると判断される。本実験では、アライメント計測の光学系は光源として可視領域付近(波長500nm〜1000nm程度)のプローブ光(検出光)が用いられ、開口数NAは、アライメント光学系では0.2〜0.6程度である。当実験では、一般的に用いられている光源をプローブ光(検出光)として使用している。この場合、アライメント計測残留3δ値が20nm〜25nmであると妥当であると判断される。
図11を参照して、実験の結果、図10に示すアライメントマーク1のアライメント計測残留3δ値は、25nm以下となり、良好な計測精度が得られた。図示しないが、配線マーク11及びスペース12の非計測方向の線幅WL、WSを1μmとした場合や、計測方向に分離された配線マークによって棒状マークを形成した場合は、計測誤差(計測残留3δ値)が増大してしまう。又、配線マーク11を、計測方向に分割しドット形状とした場合、マークからの反射強度が減少するため、棒状マーク10(アライメントマーク1)の視認性が劣化し、計測誤差(計測残留3δ値)が増大してしまう。
本発明では、測定方向を長手方向とする配線マーク11によって、棒状マーク10が形成されているため、棒状マーク10と背景と反射光強度の差が明確となる。又、配線マーク11及びスペース12の非計測方向の線幅WL、WSが、プローブ光の波長より短い1μm未満であるため、棒状マーク10の解像度が向上する。このため、設計制約に従った線幅の配線(配線マーク11)によって形成されていても、アライメントマーク1の位置(座標)を良好な計測精度で検出することができる。
又、後述する重ね精度は、露光機が重ね合わせ先層の位置を確認する精度に大きく依り、その精度は、露光機がアライメントマークを走査しアライメントマークの位置を検出する精度(アライメント計測精度)に大きく依存する。このため、上述のようにアライメント計測精度を向上させることで、重ね精度も向上させることができる。
2.第2の実施の形態
図12から図19を参照して、本発明によるアライメントマークの第2の実施の形態を説明する。
図12を参照して、露光後、重ね合わせ測定器(以下、重ね測定器と称す)によって、レジストパタンとして存在する重ね合わせ層と、既にシリコンウエハ上に形成された重ね合わせ先層との重ね精度が検証される。層毎に転写される回路パタンは、位置合わせの検証を行なうための目印(重ね測定マーク)を有している。重ね測定器は、既にシリコンウエハ上に形成された重ね合わせ先層上の目印となるマーク(以下、重ね測定マーク(下)と称す)と、レジストパタンとして存在する重ね合わせ層上の目印となるマーク(以下、重ね測定マーク(上)と称す)との相対位置を測定し、重ね合わせ層と重ね合わせ先層との重ね精度を定量化する。このように、リソグラフィ工程では、下の層(重ね合わせ先層)の位置情報を基にして上の層を重ね合わせて作成し、更に、重ね精度を定量的に検証することにより、所望の回路動作の実現と保証を行っている。
重ね精度は、重ね測定器が、重ね合わせ層と重ね合わせ先層の相対位置を測定する精度にも依り、その精度は、重ね測定器が重ね測定マーク(上)と重ね測定マーク(下)の位置を検出する精度に大きく依存する。この精度を重ね測定器の重ね測定精度と言う。重ね測定精度は、重ね測定器自身の光学・測定系機構の精度にも依るが、重ね測定マーク自身の構造によって左右されるところも大きく、主に、重ね測定マーク(下)の構造の影響が大きい。
本発明によるアライメントマークは、重ね合わせ先層と重ね合わせ層との位置合わせに用いられる重ね測定マークに適用できる。第2の実施の形態におけるアライメントマークとして、重ね測定マークを説明する。
第2の実施の形態におけるアライメントマーク(重ね測定マーク)の構造を説明する。本発明によるアライメントマークの第2の実施の形態(重ね測定マーク(上)及び重ね測定マーク(下))の構造を示す平面図である。図14及び図15は、第2の実施の形態における重ね測定マーク(下)の構造の詳細を示す部分拡大図である。
重ね測定器は、プローブ光の照射位置を測定方向に走査することで、重ね測定マーク(上)と重ね測定マーク(下)の相対位置を測定する。以下、プローブ光の照射位置のX軸方向への走査方向をX測定方向と称し、Y軸方向への走査方向をY測定方向と称す。重ね測定器の測定原理から、重ね測定マークの測定方向は意味のある方向であり、マーク外観から一義的に定義できるものである。
図13を参照して、本発明による重ね測定マーク(下)は、重ね合わせ先層のX座標を測定するための棒状マーク10aと、重ね合わせ先層のY座標を測定するための棒状マーク10bを備える。重ね測定マーク(下)は、X測定方向に沿って所定の間隔P2で配置された2つの棒状マーク10aを有する。重ね測定器は、棒状マーク10aをX測定方向に測定することで、重ね先層のX座標を測定することができる。X測定方向に隣り合う棒状マーク10aの間隔P2は、例えば10μm〜100μmである。ここでは、2つの棒状マーク10aを有する重ね測定マークが例示されるが、その数は任意(例えば数本〜10本程度)に設定できる。棒状マーク10aのX測定方向の寸法(幅W2)は、数μm〜10μm、X測定方向対して垂直な非測定方向(Y測定方向)の寸法は、基本的に任意である(例えば10μm〜100μm)。
重ね測定マーク(下)は、Y測定方向に沿って所定の間隔P3で配置された2つの棒状マーク10bを有する。重ね測定器は、棒状マーク10bをY測定方向に測定することで、重ね先層のY座標を測定することができる。Y測定方向に隣り合う棒状マーク10bの間隔P3は、例えば10μm〜100μmである。ここでは、2つの棒状マーク10bを有する重ね測定マークが例示されるが、その数は任意(例えば数本〜10本程度)に設定できる。棒状マーク10bのY測定方向の寸法(幅W3)は、数μm〜10μm、Y測定方向対して垂直な非測定方向(X測定方向)の寸法は、基本的に任意である(例えば10μm〜100μm)。
図14を参照して、棒状マーク10aは、Y測定方向に沿って交互に配置された複数のライン(配線マーク11)とスペース12とから形成される。配線マーク11は、計測方向を長手方向とした配線(例えば金属配線やシリサイド配線)である。配線マーク11のY測定方向の線幅WLは、設計制約の下限値から上限値の中で1μm未満である。配線マーク11のX測定方向の幅(長手方向の線幅)は、棒状マーク10aのX測定方向の寸法と同じ、数μm〜10μmである。又、複数のライン(配線マーク11)間におけるスペース12の幅WS(Y測定方向)は、設計制約の下限値から上限値の中で1μm未満であることが好ましい。
図15を参照して、棒状マーク10bは、X測定方向に沿って交互に配置された複数のライン(配線マーク11)とスペース12とから形成される。配線マーク11は、計測方向を長手方向とした配線(例えば金属配線やシリサイド配線)である。配線マーク11のX測定方向の線幅WLは、設計制約の下限値から上限値の中で1μm未満である。配線マーク11のX測定方向の幅(長手方向の線幅)は、棒状マーク10bのY測定方向の寸法と同じ、数μm〜10μmである。
配線マーク11の線幅WLは、配線ルール等の設計制約により1μm未満にする必要がある。
第1の実施の形態と同様に、配線マーク11間のスペース12(間隔)の幅WSはプローブ光の波長よりも短く設定されることが好ましい。例えば、配線マーク11の線幅WLとスペース12の幅WSは両者ともに0.3μmである。幅WSや線幅WLを、プローブ光の波長よりも短くする理由は第1の実施の形態で記述した通りである。
又、配線マーク11からの反射光の強度が、スペース12からの反射光よりも強すぎる場合、棒状マーク10a、10bの解像度が低下してしまうことがある。このため、配線マーク11の線幅WLとスペース12の幅WSは、等しいことが好ましい。
以上のことから、棒状マーク10a、10bの測定精度を考慮すると、配線マーク11及びスペース12の測定方向の線幅WL、WSは、両者ともに等しく、0.5μm未満(ただし下限値は設計制約に従う)であることが好ましい。例えば、配線マーク11の線幅WLとスペース12の幅WSは両者ともに0.3μmである。又、重ね測定マーク(上)も同様の構成の棒状マーク20a、20bによって形成されることが好ましい。
図13を参照して、重ね測定マーク(上)は、所定の間隔でX測定方向に沿って配置された複数のX座標測定用の棒状マーク20aと、所定の間隔でY測定方向に沿って配置された複数のY座標測定用の棒状マーク20bを有する。X測定方向に隣り合う棒状マーク20aの間隔は、例えば10μm以下である。ここでは、2つの棒状マーク20aを有する重ね測定マークが例示されるが、その数は任意(例えば数本〜10本程度)に設定できる。棒状マーク20aのX測定方向の寸法は数μm、X測定方向対して垂直な非測定方向(X測定方向)の寸法は、基本的に任意である(例えば数μm)。Y測定方向に隣り合う棒状マーク20bの間隔は、例えば10μm以下である。ここでは、2つの棒状マーク20bを有する重ね測定マークが例示されるが、その数は任意(例えば数本〜10本程度)に設定できる。棒状マーク20bのY測定方向の寸法は数μm、Y測定方向対して垂直な非測定方向(X測定方向)の寸法は、基本的に任意である(例えば数μm)。
重ね測定マーク(上)は、重ね測定マーク(下)と同様に、非測定方向に交互に配置された配線マーク11とスペース12を有した構造でも良いし、従来と同様な構造でも良い。すなわち、重ね合わせ先層に形成された重ね測定マークのみセグメント化される場合と、重ね合わせ層に形成された重ね測定マークのみセグメント化される場合と、双方の層に形成された重ね測定マークがセグメント化される場合がある。
重ね測定器によって重ね測定マーク(上)、(下)の相対位置が測定され、棒状マーク10a、10bによって囲まれた領域に重ね測定マーク(上)(棒状マーク20a、20b)が重なるように、重ね合わせ先層と重ね合わせ層とが重ね合わされる。
図16から図19を参照して、本実施の形態における重ね測定マークの具体例を説明する。図16は、第2の実施の形態における重ね測定マークの構成の一例を示す図である。図17は、第2の実施の形態における重ね測定マークの再現性分布特性を示す図である。図18は、従来技術による重ね測定マークの構成の一例を示す図である。図19は、従来技術による重ね測定マークの再現性分布特性を示す図である。
図16に示す重ね測定マーク(下)は、X測定方向に配置された2本の棒状マーク10aとY測定方向に配置された2本の棒状マーク10bを備える。棒状マーク10a、10bの測定方向の幅W2、W3はそれぞれ2μm、X測定方向に隣り合う棒状マーク10aの間隔P2は20μm、Y測定方向に隣り合う棒状マーク10bの間隔P3は20μmである。又、設計制約の下限が0.2μm、上限が0.3μmである場合を想定し、配線マーク11及びスペース12の非計測方向の線幅WL、WSは、両者ともに0.3μmである。重ね測定マーク(上)の棒状マーク20a、20bのそれぞれの短辺は2μmである。本実験では、棒状マーク20a、20bは、棒状マーク10a、10bと同様にセグメント化されている(配線マーク11とスペース12を有している)。
本実施の形態における重ね測定マークの特性を、図18に示す従来技術と比較して説明する。図18を参照して、従来技術による重ね測定マーク(下)は、X測定方向に配置された2本の棒状マーク101aとY測定方向に配置された2本の棒状マーク101bを備える。棒状マーク101a、101bの測定方向の幅W2、W3はそれぞれ2μm、X測定方向に隣り合う棒状マーク101aの間隔は20μm、Y測定方向に隣り合う棒状マーク101bの間隔P3は20μmである。重ね測定マーク(上)の棒状マーク201a、201bのそれぞれの短辺は2μmである。又、設計制約がないものと想定し、棒状マーク101a、101bは、本発明とは異なりセグメント化されていない。
本実験では、同じターゲットの繰り返し測定時の測定値分布(3σ)を指標として重ね測定精度を評価する。図17を参照して、本発明による重ね測定マーク(下)を30回測定したときのX座標の測定結果(3δ値)は、1.0nm〜3.0nmの範囲で分布し、Y座標の測定結果(3δ値)は、0.4nm〜2.0nmの範囲で分布した。図19を参照して、従来技術による重ね測定マーク(下)を30回測定したときのX座標の測定結果(3δ値)は、1.0nm〜3.7nmの範囲で分布し、Y座標の測定結果(3δ値)は、1.0nm〜4.5nmの範囲で分布した。
このように、本発明による重ね測定マークの測定結果(3δ値)の分布範囲は、X、Y座標ともに従来技術よりも狭くなる。すなわち、本実験は、設計制約に準じた本発明による重ね測定マークの測定精度(重ね精度)が、設計制約を考慮しないで形成された従来技術と同等以上であることを示す。本発明による重ね測定マークでは、棒状マーク内に測定方向を長手方向としたスペース12を有しているため、マークからの反射光強度が低下することで重ね測定マークの解像度が向上し、従来よりも測定座標のばらつきが減少したものと考えられる。
本発明のアライメントマークは、リソグラフィ工程に用いられる。図20を参照して、本発明によるアライメントマークを用いたリソグラフィ工程の一例を説明する。図20は、本発明によるリソグラフィ工程の一例を示すフロー図である。
ここでは、予め、シリコンウエハ(半導体基板)上に、アライメントマーク1が形成されているとともに、図13に示す重ね測定マーク(下)を含む重ね合わせ先層が形成されているものとして、本実施の形態におけるリソグラフィ工程を説明する。
先ず、シリコンウエハ(全面に膜が形成されていてもよい)の全面に、コーター等によりフォトレジストが塗布される(ステップS1)。引き続き、シリコンウエハをプリベーク炉に入れて加熱する(プリベーク工程、ステップS2)。
次に、回路パタンの露光工程に移行する(ステップS3〜S5)。露光工程では、ステッパー装置(露光装置)等によりUV光等を用いて、回路素子やアライメントマークを含む所定のパタン(重ね合わせ層)がフォトレジスト面に露光される。尚、露光されるパタンは、アライメントマーク1のみでも構わない。
以下、露光工程の詳細を説明する。先ず、ステッパー装置は、半導体基板の位置(ウエハ位置)を調整する(ステップS3)。詳細には、ステッパー装置は、重ね合わせ先層上のアライメントマーク1に対し、検出光(プローブ光)を照射して、アライメントマーク1の位置情報を検出する。ここでは、所定の計測方向に沿ってプローブ光が走査され、棒状マーク10の有無に応じて反射光強度が変化することを利用してアライメントマーク1の位置座標が検出される。ステッパー装置は、アライメントマーク1の位置座標に基づいて、半導体基板の位置(ウエハ位置)を調整し適切な位置に移動する。
次に、ステッパー装置は、重ね合わせ層に形成された重ね測定マーク(上)と重ね測定マーク(下)との相対位置を調整する(ステップS4)。詳細には、重ね合わせ先層上に重ね合わせ層を重ねあわせ、それぞれに形成された重ね測定マーク(上)と重ね測定マーク(下)に検出光を照射し、その反射光強度に基づいて重ね測定マーク(上)と重ね測定マーク(下)のそれぞれの位置座標を検出する。ステッパー装置は、検出された位置座標に基づいて重ね測定マーク(上)と重ね測定マーク(下)の相対位置を調節する。このとき、検出光は、X方向及びX方向に直行するY方向に走査され、重ね測定マーク(上)と重ね測定マーク(下)のそれぞれにおける棒状マーク10a、10bの位置座標が検出される。重ね測定マーク(上)と重ね測定マーク(下)との相対座標に基づいて、重ね合わせ層の位置を変更し、重ね合わせ先層に転写する回路パタンの露光位置を決定する。
回路パタンの露光位置が決定すると、ステッパー装置(露光装置)はUV光等を用いて、回路素子やアライメントマークを含む所定のパタン(重ね合わせ層)をフォトレジスト面に露光する(ステップS5)。
次に、再度シリコンウエハを加熱し(ポストベーク工程)、フォトレジストを現像する(現像工程、ステップS6)。引き続き、パターニングされたフォトレジストをマスクとして、ウエットエッチングまたはドライエッチングにより、シリコンウエハ表面をエッチングしパタン形成を行う(エッチング工程、ステップS7)。レジスト剥離液を用いてフォトレジストの除去を行う(レジスト剥離工程、ステップS8)。
以上のように、アライメントマーク(重ね測定マーク(上))を含む回路パタンがシリコンウエハ(重ね合わせ先層)上に形成される。このアライメントパターンは重ね合わせ先層のアライメントパタン(重ね測定マーク(下))と同一場所に設けられても良いし、別の場所で設けられても良い。又、その形状は、同一形状、相似形、又は異なる形状のいずれの形状でも良い。更に、本工程で形成された重ね測定マーク(上)は、更に上層に回路パタンが形成される際の位置合わせに用いられる重ね測定マーク(下)として機能しても良い。
以上のように、リソグラフィ工程では、先の工程で回路素子パタンと一緒に形成したアライメントパタンを用いてシリコンウエハ位置が調整(アライメント)される。その後露光、現像、エッチングの各工程を経て、次工程のためのアライメントパタン及び回路パタンが形成される。
上述のステップS1からS8までの工程の後、金属膜や絶縁膜の成膜工程や、イオン注入工程等(図示なし)を繰り返すことで、所望の回路を搭載した半導体装置を製造することができる。
以上のように、本発明によるアライメントマークは、設計制約に準じた配線幅のライン(配線マーク11)とスペース12が交互に配置される棒状マークにより形成される。配線マーク11とスペース12の配置方向は、露光機や重ね測定器の装置原理と、アライメントマークの平面構造(形状)から一義的に決定される非計測方向や非測定方向となる。配線マーク11とスペース12の線幅WL、WSはともに0.5μm未満であることが好ましい。これによりマークの解像度は向上し、計測誤差や測定誤差が減少する。従って、本発明によるアライメントマークをウエハ上に形成することで、転写済みの回路パタンと次に転写する回路パタンとを精度良く重ね合わせることが可能となる。
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
1:アライメントマーク
10、10a、10b、20a、20b:棒状マーク
11:配線マーク(ライン)
12:スペース
P1〜P3:間隔(ピッチ)
W1〜W3:幅
WL:配線マークの線幅
WS:スペースの幅

Claims (9)

  1. 検出光によって位置座標が検出されるアライメントマークが搭載された半導体装置において、
    前記アライメントマークは、前記検出光の走査方向に沿って所定の間隔で配置された複数の棒状マークを備え、
    前記複数の棒状マークの各々は、前記走査方向に直交する第1方向に沿って所定の間隔で配置された複数の配線マークによって形成され、
    互いに隣接する前記配線マークの間隔は、半導体装置の設計制約の範囲内において前記検出光の波長より短い
    半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記配線マークの前記第1方向の幅は、前記半導体装置の設計制約の範囲内にある
    半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記幅及び前記配線マークの間隔は、1μm未満である
    半導体装置。
  4. 請求項2又は3に記載の半導体装置において、
    前記幅と前記配線マークの間隔は等しい
    半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記幅は、0.5μm未満である
    半導体装置。
  6. 請求項1から5のいずれか1項に記載の半導体装置において、
    前記複数の棒状マークは、
    前記走査方向がX方向であり、前記アライメントマークのX座標を検出するための第1棒状マークと、
    前記走査方向がX方向に垂直なY方向であり、前記アライメントマークのY座標を検出するための第2棒状マークと、
    を備える
    半導体装置。
  7. 半導体基板上に形成されたアライメントマークに検出光を照射して、前記検出光の反射強度から前記アライメントマークの位置座標を検出する工程と、
    前記位置座標に基づいて前記半導体基板の位置を調整する工程と、
    前記回路パタンの上層に所定のパタンのフォトレジストを露光する工程と
    を具備し、
    前記アライメントマークは、
    前記検出光の走査方向に沿って所定の間隔で配置された複数の棒状マークを備え、
    前記複数の棒状マークの各々は、前記走査方向に直行する第1方向に沿って所定の間隔で配置された、複数の配線マークによって形成され、
    互いに隣接する前記配線マーク間の第1方向の第1間隔が、半導体装置の設計制約の範囲内において、前記検出光の波長より短いことを特徴とする
    リソグラフィ方法。
  8. 請求項7に記載のリソグラフィ方法において、
    前記フォトレジストを露光する工程は、
    前記回路パタンが形成された重ね合わせ先層に設けられた第1アライメントマークに、検出光を照射して、前記検出光の反射強度から前記第1アライメントマークの第1位置座標を検出する工程と、
    前記所定のパタンの重ね合わせ層に設けられた第2アライメントマークに、検出光を照射して、前記検出光の反射強度から前記第2アライメントマークの第2位置座標を検出する工程と、
    前記第1位置座標と前記第2位置座標とを用いて前記所定のパタンのフォトレジストの露光位置を決定する工程と
    を備え、
    前記第1アライメントマークと前記第2アライメントマークのそれぞれは、前記複数の棒状マークを備え、
    前記複数の棒状マークは、
    前記走査方向がX方向であり、前記アライメントマークのX座標を検出するための第1棒状マークと、
    前記走査方向がX方向に垂直なY方向であり、前記アライメントマークのY座標を検出するための第2棒状マークと
    を備える
    リソグラフィ方法。
  9. 請求項7又は8に記載のリソグラフィ方法を用いた半導体装置の製造方法。
JP2009148386A 2009-06-23 2009-06-23 半導体装置、リソグラフィ方法、及び半導体装置の製造方法 Active JP5623033B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009148386A JP5623033B2 (ja) 2009-06-23 2009-06-23 半導体装置、リソグラフィ方法、及び半導体装置の製造方法
US12/801,259 US8497997B2 (en) 2009-06-23 2010-05-28 Semiconductor device and method of manufacturing the same
CN201010195003.7A CN101937904B (zh) 2009-06-23 2010-05-31 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009148386A JP5623033B2 (ja) 2009-06-23 2009-06-23 半導体装置、リソグラフィ方法、及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011009259A true JP2011009259A (ja) 2011-01-13
JP2011009259A5 JP2011009259A5 (ja) 2012-04-19
JP5623033B2 JP5623033B2 (ja) 2014-11-12

Family

ID=43354070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009148386A Active JP5623033B2 (ja) 2009-06-23 2009-06-23 半導体装置、リソグラフィ方法、及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8497997B2 (ja)
JP (1) JP5623033B2 (ja)
CN (1) CN101937904B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014125969A1 (ja) 2013-02-14 2014-08-21 オリンパス株式会社 半導体基板、撮像素子、および撮像装置
KR20180098378A (ko) * 2015-12-28 2018-09-03 에이에스엠엘 네델란즈 비.브이. 모듈레이션 기술을 이용한 메트롤로지를 위한 대체 타겟 디자인

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252202B2 (en) * 2011-08-23 2016-02-02 Wafertech, Llc Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement
CN104795383B (zh) * 2014-01-20 2017-11-03 中芯国际集成电路制造(上海)有限公司 对准标记、对准标记的检测方法和对准标记检测装置
CN105023911B (zh) * 2014-04-15 2018-05-25 联华电子股份有限公司 标记分段方法及应用其的半导体结构制造方法
US9470987B1 (en) * 2015-10-22 2016-10-18 United Microelectronics Corp. Overlay mask
US9625256B1 (en) * 2015-12-23 2017-04-18 Intel Corporation Device, system and method for alignment of an integrated circuit assembly
US20190044068A1 (en) * 2017-08-01 2019-02-07 Wuhan China Star Optoelectronics Semiconductor Dis play Technology Co., Ltd. Mask plate
CN107677953B (zh) * 2017-09-29 2020-05-05 京东方科技集团股份有限公司 一种探针系统及其控制方法、点灯机
CN110676243B (zh) * 2019-09-30 2021-09-14 芯盟科技有限公司 芯片及对位方法
CN112201645B (zh) * 2020-09-18 2024-04-12 武汉新芯集成电路制造有限公司 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
CN113093479B (zh) * 2021-04-02 2022-10-28 长鑫存储技术有限公司 对准量测标记结构及对准量测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006895A (ja) * 2002-05-30 2004-01-08 Agere Systems Inc スキャタロメトリ識別法を利用したオーバーレイ測定
JP2005031681A (ja) * 2003-07-11 2005-02-03 Asml Netherlands Bv パターン誘発変位を補正するためのアラインメント又はオーバレイ用マーカ構造、当該マーカ構造を規定するためのマスク・パターン、及び当該マスク・パターンを使用するリトグラフ投影装置
JP2006339647A (ja) * 2005-06-01 2006-12-14 Asml Netherlands Bv 位置合わせ装置への2次元フォトニック結晶の応用
JP2007073970A (ja) * 2005-09-07 2007-03-22 Infineon Technologies Ag 偏向リソグラフィーのためのアライメントマークおよびその検出方法
JP2007524991A (ja) * 2003-03-28 2007-08-30 フリースケール セミコンダクター インコーポレイテッド 半導体の整合補助部

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4269393B2 (ja) 1999-03-03 2009-05-27 株式会社ニコン アライメントマーク及びアライメント方法
JP2000306822A (ja) 1999-04-26 2000-11-02 Hitachi Ltd 半導体装置の製造方法
JP2001044105A (ja) 1999-07-28 2001-02-16 Hitachi Ltd 半導体装置の製造方法
JP2001102285A (ja) 1999-09-28 2001-04-13 Toshiba Corp 位置合わせマーク
US6486954B1 (en) 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
JP2003209037A (ja) 2002-01-11 2003-07-25 Sony Corp アライメントマーク及び半導体装置の製造方法
US7737566B2 (en) * 2005-06-01 2010-06-15 Asml Netherlands B.V. Alignment devices and methods for providing phase depth control
US7460231B2 (en) * 2006-03-27 2008-12-02 Asml Netherlands B.V. Alignment tool for a lithographic apparatus
SG153747A1 (en) * 2007-12-13 2009-07-29 Asml Netherlands Bv Alignment method, alignment system and product with alignment mark
CN101286010B (zh) * 2008-04-25 2010-10-20 上海微电子装备有限公司 用于光刻设备的对准系统及其对准方法和光刻设备
NL2002932A1 (nl) * 2008-06-02 2009-12-03 Asml Netherlands Bv Sub-wavelength segmentation in measurement targets on substrates.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006895A (ja) * 2002-05-30 2004-01-08 Agere Systems Inc スキャタロメトリ識別法を利用したオーバーレイ測定
JP2007524991A (ja) * 2003-03-28 2007-08-30 フリースケール セミコンダクター インコーポレイテッド 半導体の整合補助部
JP2005031681A (ja) * 2003-07-11 2005-02-03 Asml Netherlands Bv パターン誘発変位を補正するためのアラインメント又はオーバレイ用マーカ構造、当該マーカ構造を規定するためのマスク・パターン、及び当該マスク・パターンを使用するリトグラフ投影装置
JP2006339647A (ja) * 2005-06-01 2006-12-14 Asml Netherlands Bv 位置合わせ装置への2次元フォトニック結晶の応用
JP2007073970A (ja) * 2005-09-07 2007-03-22 Infineon Technologies Ag 偏向リソグラフィーのためのアライメントマークおよびその検出方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014125969A1 (ja) 2013-02-14 2014-08-21 オリンパス株式会社 半導体基板、撮像素子、および撮像装置
US9716069B2 (en) 2013-02-14 2017-07-25 Olympus Corporation Semiconductor substrate, image pickup element, and image pickup apparatus
KR20180098378A (ko) * 2015-12-28 2018-09-03 에이에스엠엘 네델란즈 비.브이. 모듈레이션 기술을 이용한 메트롤로지를 위한 대체 타겟 디자인
KR102170147B1 (ko) 2015-12-28 2020-10-27 에이에스엠엘 네델란즈 비.브이. 모듈레이션 기술을 이용한 메트롤로지를 위한 대체 타겟 디자인

Also Published As

Publication number Publication date
CN101937904B (zh) 2014-08-20
US20100321705A1 (en) 2010-12-23
JP5623033B2 (ja) 2014-11-12
CN101937904A (zh) 2011-01-05
US8497997B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
JP5623033B2 (ja) 半導体装置、リソグラフィ方法、及び半導体装置の製造方法
US6610448B2 (en) Alignment method, overlay deviation inspection method and photomask
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
US8717539B2 (en) Calibration of optical line shortening measurements
JP2009231766A (ja) マーク形成方法
JP4528464B2 (ja) アライメント方法、重ね合わせ検査方法及びフォトマスク
US8034515B2 (en) Pattern forming method, pattern designing method, and mask set
US7030506B2 (en) Mask and method for using the mask in lithographic processing
JP2013222811A (ja) Euvマスクブランクス、マスクの製造方法、及びアライメント方法
JP2009270988A (ja) 重ね合わせずれ量算出方法及び半導体装置の製造方法
US6745484B2 (en) Reticle, and pattern positional accuracy measurement device and method
KR100831680B1 (ko) 노광 포커스 계측 패턴을 가지는 마스크 및 이를 이용한계측 방법
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP2001267206A (ja) 位置合せ方法、露光装置、及び、半導体デバイス生産方法
US20230092256A1 (en) Mark, template, and semicondctor device manufacturing method
KR100866747B1 (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
CN116774516A (zh) 掩膜版和半导体装置
KR20070093186A (ko) 오버레이 계측방법
CN115826369A (zh) 测定方法、测定装置及标记
JP2004031542A (ja) 半導体装置の製造方法
KR20090109352A (ko) 오버레이 버니어 형성 방법 및 이를 이용한 반도체 소자의제조 방법
KR20090067922A (ko) 얼라인먼트 키용 노광 마스크 및 얼라인먼트 측정 방법
JP2014229644A (ja) 露光方法、露光装置、それらを用いたデバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140924

R150 Certificate of patent or registration of utility model

Ref document number: 5623033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350