JP2004006895A - スキャタロメトリ識別法を利用したオーバーレイ測定 - Google Patents

スキャタロメトリ識別法を利用したオーバーレイ測定 Download PDF

Info

Publication number
JP2004006895A
JP2004006895A JP2003153590A JP2003153590A JP2004006895A JP 2004006895 A JP2004006895 A JP 2004006895A JP 2003153590 A JP2003153590 A JP 2003153590A JP 2003153590 A JP2003153590 A JP 2003153590A JP 2004006895 A JP2004006895 A JP 2004006895A
Authority
JP
Japan
Prior art keywords
alignment
characteristic
determining
wafer
electromagnetic energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003153590A
Other languages
English (en)
Other versions
JP2004006895A5 (ja
JP5025882B2 (ja
Inventor
C Lee Cynthia
シンシア シー. リー
Stephen Arlon Meisner
スチーヴン アーロン メイスナー
Thomas Michael Wolf
トーマス マイケル ウルフ
Alberto Santoni
アルバート サントニ
John Martin Mcintosh
ジョン マーチン マックイントッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2004006895A publication Critical patent/JP2004006895A/ja
Publication of JP2004006895A5 publication Critical patent/JP2004006895A5/ja
Application granted granted Critical
Publication of JP5025882B2 publication Critical patent/JP5025882B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/26Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • G01B11/272Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】半導体ウェーハの2つの層の間のアライメント・オーバーレイの非破壊特性決定方法を提供する。
【解決手段】波長または入射角度の関数としての1つの実施例として、入射ビームの放射は、ウェーハ表面上に向けられ、結果として得られる回折ビームの特性が決定される。スペクトル的、または角度的に分解された回折ビームは、オーバーレイ・フィーチャのアライメントと関連する。計算された回折スペクトルのライブラリは、オーバーレイ・アライメントにおける予期される変動の全ての範囲をモデル化することにより確立される。少なくとも2つの層におけるアライメント・ターゲットを有する実際のウェーハの検査により得られたスペクトルは、実際のアライメントの特性を決定するため、最も適合するもの(ベスト・フィット)を識別するように、ライブラリと比較される。比較の結果は、上流および/または下流処理制御への入力として使用される。
【選択図】   図10

Description

【0001】
【発明の属する技術分野】
本発明は概して、測定分野に関し、具体的には、スキャタロメトリ識別法を利用したオーバーレイ測定に関する。
【0002】
【従来の技術】
半導体基板ウェーハ上に生成された集積回路のような超小型電子デバイスの製造ための品質制御は、前もって形成された基板の層の正確なアライメントに依存している。例えば、半導体ウェーハ上に形成された各デバイスは、適切に動作させるために集積回路における、他のデバイスに対して適切に配置されなければならない。さらに、各デバイスの領域は、適切な動作のために、他のデバイスの領域に対して適切に整列配置(アライメント)されなければならない。適切な電気的接触が保証されるように、相互接続層は下の層に対して適応していなければならない。このように、ウェーハ層および領域の垂直および水平のアライメントは、集積回路の順調な動作を保証するために、極めて重要である。ミス・アライメントの層は、デバイス領域をそのデバイスの適切な配置から移動させることとなり、このことは、デバイスの不良となり、ひいては集積回路の不良となる。
【0003】
集積回路の製造中に、ウェーハ上層は、しばしば、その特定の部分を取り除くために、パターン化およびエッチング処理にさらされる。例えば、金属層は、デバイス領域間の相互接続を形成するようにパターン化され、エッチングされる。絶縁層は、堆積、又はドーパントの注入のための領域を形成するようにパターン化され、エッチングされる。新しい層が形成されると、パターン化およびエッチング処理は、ウェーハ上層上で行われる。パターン化工程は、透明な領域と不透明な領域を持つマスクを利用して、マスクからウェーハの上部表面にパターンを転写するために行われる。慣例的に、マスク・パターンはウェーハ表面上に形成されたフォトレジスト層に、最初に転写される。フォトレジストは、光の照射によって材料の構造および性質が変化する材料である。
【0004】
例として、ネガティブ作用・フォトレジストへ光を照射することによって、フォトレジストは溶解性から不溶解性に変化し、溶解性の領域は、化学溶剤で取り除くことができる。ネガティブ作用・フォトレジストがウェーハの上部表面に付着され、マスクを介した光にさらされると、露光された領域は不溶解性となる。溶解性の領域は、次に化学溶剤により取り除かれる。この時、パターンが、次の処理のためにウェーハ表面に転写される。例えば、露光されたウェーハ表面領域は、フォトレジストが抵抗性を示す化学エッチング処理により取り除かれる、または、ドーパントイオンが露光された領域に注入される。露光された領域の処理が完了した後、残留フォトレジストが取り除かれる。従って、マスクとその下のウェーハ表面間のアライメントは、前もってウェーハ内に形成された領域に関連して、取り除かれた領域の精確な位置を保証するように、正確にされなければならないことがわかる。
【0005】
半導体デバイスは、半導体領域を形成するために、ウェーハ層を包含するシリコンまたはゲルマニウム内に、ホウ素、リンおよびヒ素のような不純物ドーパントを加えることによって、集積回路内に形成される。周知のように、周期表のIII/IVおよびII/VI族から作られる化合物材料も使用することができる。このようなドープされた領域は、例えば、MOSFETデバイスのゲート導電体またはソース/ドレイン領域である。ある1つのドーピング処理は、ウェーハを加熱されたチャンバ内に配置し、適切なドーパントの蒸気にさらす。蒸気内のドーパント原子は、ウェーハ表面のさらされた領域内に拡散し、ウェーハ表面内に薄いドープされた領域を形成する。さらされた領域は、前述のパターン化またはエッチング工程に類似した、先のマスキング・ステップによって規定される。
【0006】
もう一つの方法として、ドープされた領域は、不純物ドーパント種の注入によってウェーハ内に形成される。ドーパントは、イオン注入処理を利用して導入される。この処理において、フォトレジスト材料の現象された層内に形成された開口のパターンを介して、ウェーハ表面が高エネルギドーパントイオンの爆撃にさらされる。慣例的に、フォトレジスト層内のパターンは、前述のように、フォトリソグラフィック・マスキング処理によって形成される。ドーパントイオンはウェーハ表面を貫通し、フォトレジスト層が取り除かれた後に残る、ウェーハ表面下に注入領域を形成する。
【0007】
マスク処理は金属相互接続層のパターン形成にも使われている。金属の層は、フォトレジストの層に続いてウェーハ表面に付着される。フォトレジストは、マスキング処理を利用してパターン化され、露光され、そして次に、フォトレジストおよびその下の金属がエッチングされる。残留フォトレジスト材は、相互接続回路のパターン化金属層を残して、次に取り除かれる。
【0008】
前述のようなフォトリソグラフィック・マスクを利用する複合的なパターン形成ステップは、集積回路の製造において一般的である。例えば、ランダム・アクセス・メモリ(RAM)集積回路(IC)の製造には、15から20のマスキング・ステップが必要である。ICは、約0.25インチ四方の領域内に一千万個の単体デバイスを含むことができる。個々のフィーチャのサイズは、1ミクロンの範囲内であり、それらのフィーチャは、前記フィーチャの大きさの約3分の1の許容範囲内の誤差で配置されなければならない。この許容範囲は、各レベルが露光され、ウェーハ内に形成される時に、維持されなければならない。
【0009】
典型的には、集積回路の製造において使用されるマスクは、アライメント・マーク、またはマスク・エッジ周辺に位置されるターゲットを包含する。各ウェーハ層もまた、アライメント・マーク又はターゲットを包含する。これらのターゲットは、金属層内の金属またはデバイス層内のドープされた領域から形成される。マスク・アライメントは、ウェーハの対応するマーク上にマスク・ターゲットを正確に位置決めすることによって達成される。図1に示されるように、アライメント・マークは、クロスの腕が四角形の間の領域内に位置するように、ウェーハの上部層の四つの間隔を置いた四角形12と整列(アライン)クロス10をマスク内に包含する。他のタイプのアライメント・マークは、図2に示されるように、より大きな四角形16の中央により小さな四角形14を配置することによって整列(アライン)する、異なった2つのサイズの四角形を包含する。
【0010】
いくつかのアライメント・エラーのカテゴリが存在する。x−y方向における単純な位置ずれは、おそらく最も一般的なものである。図3は、x方向におけるミス・アライメントを示している。図4に示されるように、回転誤差条件において、ウェーハの1つの側が整列されるが、パターンのずれはウェーハを横切って大きくなる。ある半導体処理において、ウェーハ表面全体をパターン化およびエッチングするために1つのマスクを利用するかもしれないが、ウェーハ上の一つ以上の個別のダイをパターン化し、エッチングするためにマスクが複数のより小さなマスクを含むことはより一般的である。もし、マスク・パターンが持続して中央に配置されないか、または中心からはずれていれば、ラン・インおよびラン・アウトのアライメント問題が起こる。図5に示されるように、マスク・パターンの一つの部分だけが、ウェーハ・パターンに対して正確に配置され、パターンは、次第にウェーハを横切って整列(アライメント、整合)を乱すようになる。
【0011】
図6は、ウェーハ・フィーチャ20およびその下のフィーチャ22の間のミス・アライメントを示す側面図である。理想的に、フィーチャ20は、フィーチャ22上で中央に位置しなければならない。図6のミス・アライメントは、矢印24で示される。
【0012】
製造処理中のマスクおよびウェーハの整列のために、いくつかの既知のデバイスおよび技術が存在する。コンタクトアライナーにおいて、ウェーハは、真空ウェーハ・チャック上にマウントされ、マスクの下方に配置される。オペレータは、マスク・アライメント・マークがウェーハ表面上のマークに整列するように、顕微鏡を介して見ることによって調整し、マークが整列されるための必要に応じてウェーハを再配置する。典型的に、ウェーハおよびマスクそれぞれは、向かい合う側面上の2つのアライメント・マークを包含する。顕微鏡画像は、分離した視野を表し、これらの向かい合うエッジは同時に見ることができ、両方のマークがアライメントを示すまで、ウェーハは調節される。一旦整列されれば、ウェーハは、マスクに接触するように上方へ移動され、ウェーハのフォトレジストはマスクを介して露光される。
【0013】
最新のアライメント処理は、ほとんどの最先端の製造設備において使用されるステッパ/リピータ内に組み込まれる。1つまたはそれ以上のウェーハ・ダイのパターンを運ぶレチクルは、ウェーハと整列され、ウェーハは露光され、レチクルは、次のサイトへステップされ、処理は繰り返される。このことにより、各ダイまたは近接して隔てられた複数のダイが個別に整列されるのでより優れているオーバーレイおよびアライメントが得られる。結果として、ステッピング手段は、より大きな直径のウェーハの正確なアライメントを可能にする。ステッパは、自動アライメントシステムを含む。この自動アライメントシステムにおいて、低エネルギ・レーザ・ビームはレチクル上のアライメント・マスクを通過し、ウェーハ表面の対応するアライメント・マークで反射される。得られた信号は、相対オフセットから計算される反射の中央を決定するために解析される。オフセット情報は、オフセットが所定のしきい値以下に低減されるまで、マスクに関してウェーハを移動させるコンピュータ制御されたウェーハ・チャックへ入力される。
【0014】
半導体線幅およびフィーチャの大きさが、縮小し続けるにしたがって、最先端のオーバーレイ測定(metrology)の不都合は、もっと顕著になる。精度は、アクティブエリアのフィーチャ・スケールに関するオーバーレイ・フィーチャ・スケールによって制限される。オーバーレイ・フィーチャは、現在の技術によって光学的に分解するのに十分に大きくなければならないが、オーバーレイ・フィーチャ・スケールはたびたび、回路デバイス・フィーチャよりも十分大きい。従って、大きな非設計則ターゲットはまたはオーバーレイ・マークが要求される。ある処理では、正確なオーバーレイは、エッジ検出アルゴリズムによって決定されるが、これらのエッジの決定に関連した変動は、現在のオーバーレイ測定技術の不利益である。さらに、現在の技術では、オーバーレイ精度を決定することにおいて役立つ任意のフィーチャ・プロファイル情報を提供することはできない。
【0015】
オーバーレイ・マークにおける処理歪みはさらに、ミス・アライメントを導く。なぜならば、光学レンズシステムの異なる領域は、ウェーハの異なるエリアを露光するために使用することができ、ウェーハを横切るアライメントは、局所的なレンズ歪み、焦点および照射条件によって影響される。これらの不利益は、位相シフト・マスクのような波面工学技術手法がより一般的になるにつれて、より認められるようになった。
【0016】
従来の半導体処理においてステッパ/リピータはアライメント(整列)および、露光機能を、ウェーハが処理される際に、果たす。しかしながら、マスクにプリントされたフィーチャのその下のフィーチャへのオーバーレイのミス・アライメントを特徴づけられるために、分離されたオフ・ライン・ステップが用いられる。例えば、ステッパ/リピータが、ウェーハ・フィーチャに対してどのくらい良くフォトレジスト上のマスク画像を配置するかである。このオーバーレイ特徴付けは、製造集積オーバーレイ測定ツールというより、独立して稼働する光学顕微鏡によってオフ・ラインで実行される。
【0017】
知られているように、光学オーバーレイ・システムの精度は、光の波長によって制限される。波長よりも小さな粒子または表面フィーチャは、検出されない。走査電子顕微鏡はまた、電子がウェーハ表面を貫通せず、表面層と表面の下の他の層とを整列させることができないという点で制限される。しかしながら、散乱したビームは制限のある波長でなく、スキャタロメトリ(scatterometry)処理に使用されるある電磁周波数は、ウェーハの表面下へ貫通することができる。スキャタロメトリ測定は、ウェーハ表面上で入射レーザ・ビームを走査して様々なウェーハ特性を測定することに使われていた。スキャタロメトリの1つの形式では、多重波長ビーム(すなわち、いくつかの周波数によって成っている)が固定されたウェーハ上に入射される。他の形式では、単一周波数入射ビームが、ウェーハを回転することにより散乱される。反射光は、マイクロラフネスおよび表面フィーチャによって、表面からスクリーン上へ散乱される。カメラは、スクリーン画像を記録し、マイクロプロセッサにその画像データを入力する。そこで、画像は解析されて、その特定のスクリーンパターンを生成する表面を再構成する。スキャタロメトリ技術は、ウェーハ表面の粒子のサイズ、輪郭および臨界寸法を測定するために使用される。
【0018】
米国特許No.5,293,216には、スキャタロメトリの原理を利用する半導体製造のためのセンサ・デバイスが記載されている。レーザ・エネルギのコヒーレントなビームは、半導体ウェーハ表面に向けられる。ウェーハによって反射された、およびウェーハを通過したビームのコヒーレントな部分および散乱された部分が、測定されかつ、解析される。このデバイスは、膜厚値に関連づけられるウェーハのスペクトル放射率および表面粗さを決定するために使用される。
【0019】
他の米国特許には、半導体ウェーハ上の表面フィーチャを計測するためのスキャタロメータ・システムの他の適用が記載されている。米国特許No.5,923,423には、ウェーハ表面の欠陥を検出し、解析するためのヘテロダイン・スキャタロメータが記載されている。米国特許No.5,703,692には、サンプルを回転する必要がない、様々な入射角度からサンプルの照射を提供する光学スキャタロメータ・システムが記載されている。米国特許No.6,154,280には、電磁放射エネルギの2つに分けられたビームを利用した表面粗さを測定するためのシステムが記載されている。先行技術はこの参照によって本発明に組み込まれる。
【0020】
【発明が解決しようとする課題】
最上部レベルのフォトレジストおよびそれ以前の全てのレベルに対するするそのオーバーレイ関係の光学的なプロフィールを提供するオーバーレイ測定処理(overlay metrogy process)に対する特別な必要性がある。
【0021】
【課題を解決するための手段】
半導体ウェーハの2つの層間の正確なオーバーレイを決定する典型的な方法は、層のプロファイルを発現させるために、ウェーハ表面およびその下の層から散乱された電磁エネルギを利用する。アライメント・マークおよびターゲットに近接するウェーハ表面は、電磁エネルギの入射ビームにより照射される。半導体ウェーハから分散される電磁エネルギは、スペクトル分解回折プロファイルを得るために検出され、次に、このプロファイルはサンプル・プロファイルと比較される。もし、測定された回折プロファイルがサンプル・プロファイルに適合していたならば、2つの層は、適合したサンプル・プロファイルと同じアライメントを持つこととなる。
【0022】
本発明の典型的な方法は、さらに、複数のモデル化されたターゲットのアライメントおよびミスアライメント配置にたいする回折プロファイルのライブラリを確立するステップ、および半導体ウェーハから回折された電磁エネルギの回折プロファイルとライブラリの回折プロファイルとを比較して、複数のモデル化されたアライメント配置の内の一つで最も適合するもの(ベスト・フィット)を識別するステップとを包含する。処理は、解析ステップの結果に応答して制御されるか、または検出装置によって決定されたアライメント・プロファイルに応答して制御される。典型的な方法は、半導体ウェーハの表面に多重周波数偏光電磁エネルギを照射するステップ、波長の関数としての半導体ウェーハから回折された電磁エネルギの相対振幅変動および相対位相変動を測定するステップ、および、測定された相対位相および振幅変動のスペクトルと、設計基準のアライメント・プロファイルに対して計算された位相および振幅変動のスペクトルとを比較するステップと、をさらに包含する。
【0023】
本発明のある1つの実施例において、半導体ウェーハのオーバーレイ・アライメントを決定するための装置は、表面領域と関連しているスペクトル分解回折特性を測定するための機器と、複数の表面領域アライメントに対して計算された、スペクトル分解回折特性のライブラリと、機器によって測定されたスペクトル分解回折特性に最も適合するものとしてライブラリからスペクトル分解回折特性の1つを選択するためのコンパレータとを含む。前記装置は、コンパレータの出力に応答する処理制御デバイスをさらに包含する。
【0024】
【発明の実施の形態】
本発明による特定の方法および装置について詳細に記述する前に、本発明の多数の実施例は、ハードウェア要素とウェーハ層間のオーバーレイ・アライメントを決定するためのスキャタロメトリ測定を使用する手法とを組み合わせていることについて注意しなければならない。本明細書の記述の利益が当業者に容易に明白になるように、構造細部の詳細があいまいにならないように、
典型的なハードウェハ要素およびソフトウェアによる処理は、図に示される伝統的な要素によって開示し、本発明に関するそれらの特徴的な詳細な記述のみを示す。
【0025】
スキャタロメトリ測定の原理が、半導体ウェーハ構造の2つの層の間、例えば、マスク・パターンに従ってパターン形成、エッチングされる、フォトレジスト・マスクおよびその下の層の間の、オーバーレイ・アライメントを決定するために使用される。慣例的なスキャタロメトリ測定は、表面フィーチャの、等間隔で置かれた表面フィーチャ間のピッチ、フィーチャ間の距離、フィーチャの大きさ、およびフィーチャの輪郭を包含する表面フィーチャ情報を提供する。本発明によると、アライメント(整列)される層は、アライメント・グレーティング・マークを包含し、従って、ウェーハから散乱された信号は、ビームがそこから散乱されてくる表面とその下の層の、グレーティング・マークのアライメントとグレーティング・マーク間の垂直距離を含むような、特性を決定するために解析される、強め合うおよび打ち消しの干渉(すなわち、回折パターン)の領域を含む。スキャタロメトリ処理は、レーザまたはコヒーレント光をいくつかの範囲の角度からウェーハ上に入射する。各入射角は、検出装置において散乱パターンを提供する。もう一つの方法として、処理は、単一角度で入射される白色光のような多重周波数光を採用する。
【0026】
本発明の他の特徴は、散乱エネルギが、入射光の波長と、オーバーレイ・ターゲットの幅またはピッチとの間の関連性に依存しないことである。従って、任意の2つのデバイス・フィーチャ間のアライメントを決定するために、ターゲットは、工程設計規則(プロセス・デザイン・ルール)によって要求される小さな寸法で作製することができる。このようなオーバーレイ測定のためのスキャタロメトリの使用は、より小さなアライメント・フィーチャに基づいたオーバーレイ・アライメントの決定を可能にし、その結果として、従来の光学技術で可能だったものよりも、より正確なアライメントを提供する。
【0027】
典型的なアライメント・グレーティング・ターゲットを図7に示す。複数の左右に延びている線25は、ウェーハ表面層(例えば、フォトレジスト層)に整列しており、複数の上から下まで延びている線26は、その下の層に整列している。これらの2つの垂直なグレーティング・ラインの使用は、xおよびy方向両方向におけるオーバーレイ・アライメントを提供する。ウェーハのエッジにおけるこれらのグレーティング・ラインを形成することに加えて、それらは各ダイにオーバーレイ・アライメントを保証するために、個々のウェーハ・ダイの中に形成することができる。ウェーハ全体に対して多重ターゲットを使用するアライメントはさらに、ラン・イン、ラン・アウトおよび回転エラー問題を低減する。
【0028】
本発明の典型的な実施例を図8を参照しながら説明する。半導体ウェーハ30のような工作物は、オーバーレイ・アライメントを決定するために使用されるターゲット・フィーチャの周期的なパターンを組み込む。ターゲット・フィーチャ34は、例えば、ドーピングされた領域、二酸化珪素、金属線、トレンチまたはビアの列を含み、上面36の下に形成される。典型的には、ターゲット・フィーチャ34は、デバイスのアクティブ・フィーチャとして働くよりも、オーバーレイ・グレーティング・パターンとして役立つために形成される。しかしながら、アクティブ領域が既知のフィーチャ距離を有する限りは、オーバーレイ・アライメントのためのアクティブ・デバイス領域の使用を妨げることを、本発明は意図としていない。オーバーレイ・マスク40は、ターゲット・フィーチャ34をアライメントするための複数のグレーティング・ライン42を包含する。xおよびy両方向におけるアライメントを提供するためには、ターゲット・フィーチャ34は、互いに関して図7に示される垂直ライン25および26のような、既知の角度で、位置づけられなければならない。ターゲット・フィーチャ34とグレーティング・ライン42の間のオーバーレイ・アライメントは、特徴づけられ、ありえるミス・アライメント条件と比較される。次により詳しく述べると、このような、ミス・アライメントされた条件の程度および性質は、グレーティング・ライン42と、ターゲット・フィーチャ34をアライメント(整列、整合)させるようにウェーハを移動させるために利用されるアライメント・ツールに入力されるフィードバック信号を形成する。
【0029】
図9に示されるように、偏光電磁エネルギの入射ビーム50のような入射エネルギは、ノーマル・ライン57に相対してθの入射角でウェーハ56の基板表面52に向けられている。入射ビーム50は、単一または多重波長の干渉性レーザ・エネルギまたは非コヒーレントエネルギである。入射ビーム50のエネルギは、電磁エネルギ58の回折または散乱ビームを形成するために、ウェーハ56と相互作用し、線57に相対してφの角度でウェーハ56から離脱する。角度φは、角度θと、入射光の波長の関数である。ここで言及している回折ビームまたは回折放射は、ウェーハ56と入射ビームの間の反射(すなわち、スペクトル・コヒーレント反射)、散乱(すなわち、非スペクトル非コヒーレント反射)、屈曲、そして、吸収の要素を含む。多種の相互作用によって得られる全ての電磁エネルギを包含する。ウェーハ56の各層の界面において、エネルギは、入射角および材料の反射率の差異に基づいて通過および反射される。従って、電磁エネルギが、ウェーハ56の物質を通過するに従って、その一部が吸収され、その進行方向が変更される。
【0030】
得られた回折ビーム58は、入射ビーム50の特性、入射角、および、ウェーハ56の表面上あるいはその下の領域内に存在するグレーティング・ライン42とターゲット・フィーチャ34のアライメントを含むようなウェーハ56の特性の関数である。もし、オーバーレイ・ターゲット間のアライメントが存在した場合、入射ビームがウェーハ56の一端から他端へ走査されたときに、対称的な回折パターンが生成される。回折パターンにおける非対称は、ターゲットが合わせられていないことを示している。回折されたビーム58は、検出装置60に入力され、回折されたビーム58の信号代表値は、以下に検討する解析のためのプロセッサ62に検出装置60によって提供される。
【0031】
入射ビーム50の典型的な波長は、約200から1500nmである。エネルギは、ウェーハ層を通過するときに、強く吸収されないようにしなければならない。さらに、オーバーレイ・インフォメーションを導出するための回折ビームを形成するように、波長が材料のフィーチャ・サイズとほぼ同じ大きさであると都合がよい。
【0032】
入射ビーム50は、多重周波数ソース(例えば、白色光)または複数の単一周波数ソース(例えば、複数のレーザ・ビーム)から放射される。入射ビーム50の周波数はまた、周波数の範囲にわたって掃引することもできる。ウェーハ56を横切って、入射ビーム50を走査するために、任意の1つまたはそれ以上のビーム・ソース、ウェーハ56または検出装置60が回転される。
【0033】
ウェーハ56のようなサンプルの回折特性を解析するためのソフトウェア・プログラムは、市販のものが利用可能である。ある1つのそのようなプログラムは、San Jose、CaliforniaのKLA―Tencor Corporationから入手可能である。図10に示されるように、そのプログラムは、プロセス80において使用される。前記プログラムは、ウェーハ56内の少なくとも2つの層の間のオーバーレイを決定するために用いられる。その解析プログラムは、仮想ウェーハの2つの層の間のアライメント条件に対する回折ビーム58の特性をモデル化するために、ステップ82で最初に用いられる。ステップ82は、2つの層の間に存在しうるありそうなアライメントおよびミス・アライメント条件の任意の数の間、繰り返され、そして、モデル化された結果は、ライブラリ84に格納される。ライブラリ84は、例えば、そのような結果を100,000と同じくらいか、または1,000,000位かまたは、それ以上のものを包含する。
【0034】
ウェーハ56のターゲットのアライメントは、ステップ86において図9の計測器を使用して検査され、ウェーハからの回折ビームのスペクトル特性に関するアライメントの特性が提供される。そのスペクトル特性は、実際のウェーハのアライメント・オーバーレイを決定するために処理される。構造特性を決定するスペクトル特性を処理する回路は、例えば、コンパレータ88を包含する。そのコンパレータ88は、ステップ86において決定されたスペクトル特性を持つライブラリ84内に格納されたモデル化の結果と比較するために使用される。そのコンパレータ88は、望ましくは、ベスト・フィット解析またはその他の既知の数値的処理技術を実施するコンピュータ化されたデータ処理デバイスである。ベスト・フィット処理されたモデル化スペクトルは、ウェーハ56内のターゲット・マークの実際のアライメントの代表値としてステップ90において選択され、そして、望ましくは、下流および/または上流処理制御デバイス92を制御するために使用される。ウェーハ56のオーバーレイ・アライメントの受容性は、実際のアライメントが設計基準アライメントの所定の許容範囲に入っている場合は、明示される。そのアライメントが受容できる許容範囲外の場合は、処理変数は、基準条件を設計するプロセスを返すステッパ/リピータのような、オーバーレイ・プロセス装置に応答して変更される。
【0035】
本発明の好ましい実施例が示され、記載された一方、そのような実施例が例の方法のみによって提供されることは自明の事である。多くの修正、変形や置き換えは、ここに示された本発明の趣旨を逸脱しない範囲で当業者によって考案される。例えば、コンセプトの差し替えのこの出願は、比較関数に制限される必要はない。従って、本発明は、追加された請求項の精神および範囲によってのみ限定される。
【図面の簡単な説明】
【図1】半導体オーバーレイ測定のためのアライメント・マークの例を示す図である。
【図2】半導体オーバーレイ測定のためのアライメント・マークの例を示す図である。
【図3】配置のミス・アライメント条件の例を示す図である。
【図4】配置のミス・アライメント条件の例を示す図である。
【図5】配置のミス・アライメント条件の例を示す図である。
【図6】2つのウェーハ・フィーチャ間のミス・アライメントの側面図である。
【図7】本発明に従ったグレーティングの使用例の図である。
【図8】ウェーハ表面およびその下の層に対して、本発明を適用した例を示す図である。
【図9】本発明に関連して使用するスキャタロメータ・システムの簡単な機能図である。
【図10】本発明に従った、オーバーレイ・アライメントを決定するためのシステムおよび方法を示す図である。
【符号の説明】
10 マスク内のクロス
12 四角形
14 小さな四角形
16 大きな四角形
20 ウェーハ・フィーチャ
22 基礎フィーチャ
24 矢印
25 複数の左右に延びている線
26 複数の上部から下部に延びている線
30 半導体ウェーハ
34 ターゲット・フィーチャ
36 上面
40 オーバーレイ・マスク
42 複数のグレーチング・ライン
52 基板表面
56 ウェーハ
57 線(ノーマル・ライン)
58 回折されたビーム
60 検出装置

Claims (20)

  1. 製造において使用する方法であって、
    一つが他のものをオーバーレイする少なくとも2つのフィーチャを持つ、ワークピースに電磁放射を照射するステップ;
    前記ワークピースから回折された前記放射のスペクトル分解特性を取得するステップ:および
    前記2つのフィーチャの相対アライメントを特徴づけるために、前記特性を解析するステップを含むことを特徴とする方法。
  2. 複数のワークピースオーバーレイ・アライメント・フィーチャのためのスペクトル分解特性のライブラリを確立するステップ;および
    前記ライブラリの前記特性と前記ワークピースから回折された前記放射エネルギの特性との間のベスト・フィット(最も適合するもの)を決定するステップをさらに含むことを特徴とする請求項1記載の方法。
  3. 前記解析するステップにおける結果に応答して処理を制御するステップをさらに含むことを特徴とする請求項1記載の方法。
  4. 各層ごとにオーバーレイ・アライメント・フィーチャを持つ少なくとも2つの層を有する半導体ウェーハに、電磁エネルギの入射ビームを照射するステップ;
    前記半導体ウェーハから回折された前記電磁エネルギの特性を決定するステップ;および
    前記特性の前記少なくとも2つの層の間の前記オーバーレイ・アライメントを決定するステップをさらに含むことを特徴とする請求項1記載の方法。
  5. 前記照射は、多重周波数偏向電磁エネルギ、単一周波数偏光電磁エネルギ、および多重周波数非偏向電磁エネルギの内から選択されることを特徴とする請求項4記載の方法。
  6. 前記特性を決定するステップは、前記入射電磁エネルギに対して比較される前記回折された電磁エネルギの、周波数の関数としての前記位相変動を決定するステップをさらに含むことを特徴とする請求項4記載の方法。
  7. 前記特性を決定するステップは、前記入射電磁エネルギに対して比較される前記回折された電磁エネルギの、周波数の関数としての振幅変動を決定するステップをさらに含むことを特徴とする請求項4記載の方法。
  8. 前記特性を決定するステップは、前記入射電磁エネルギに対して比較される前記回折された電磁エネルギの、前記半導体ウェーハの平面と前記入射ビームとの間の角度の関数としての位相変動を決定するステップをさらに含むことを特徴とする請求項4記載の方法。
  9. 前記特性を決定するステップは、前記入射電磁エネルギに対して比較される前記回折された電磁エネルギの、前記半導体ウェーハの平面と前記入射ビームとの間の角度の関数としての振幅変動を決定するステップをさらに含むことを特徴とする請求項4記載の方法。
  10. 前記特性を決定するステップは、前記アライメント・フィーチャの1つの側からもう一方の側にかけて走査された前記入射ビームとして特性を決定するステップをさらに含むことを特徴とする請求項4記載の方法。
  11. 前記オーバーレイ・アライメントを前記決定するステップは、前記決定された特性を複数の参照特性と比較するステップ、前記ベスト・フィット参照特性を決定するステップ、および前記ベスト・フィット特性に基づいてオーバーレイ・アライメントを決定するステップをさらに含むことを特徴とする請求項4記載の方法。
  12. 前記オーバーレイ・アライメント・フィーチャを決定する前記ステップは、前記少なくとも2つの層の間の垂直距離を決定するステップをさらに含むことを特徴とする請求項4記載の方法。
  13. 第1の層内の前記オーバーレイ・アライメント・フィーチャは、第2の層内の前記オーバーレイ・アライメント・フィーチャに関して所定の角度で定義されることを特徴とする請求項1記載の方法。
  14. 製造に使用されるためのシステムであって、
    ワークピースから回折された放射エネルギのスペクトル特性に関する前記ワークピースの第1の層内のフィーチャと前記ワークピースの第2の層内のフィーチャとの間のオーバーレイ・アライメントの特性を提供するための計測器;および
    前記スペクトル特性に基づいた前記オーバーレイ・アライメント・フィーチャの構造特性を決定するための装置を含むことを特徴とするシステム。
  15. データのための格納先、および前記フィーチャの前記特性と前記格納先内のデータの間の比較に基づいた前記オーバーレイ・アライメント特性を決定するために構成されたコンパレータを含むことを特徴とする請求項14記載のシステム。
  16. 前記オーバーレイ・アライメント特性に応答する処理制御要素をさらに含むことを特徴とする請求項15記載のシステム。
  17. ワークピースから回折された、前記ワークピースの2つの層の間のアライメントに敏感な回折放射のスペクトル特性に応答する出力を有する計測器;および
    前記計測器の出力に応答する処理制御要素を含む装置。
  18. 複数の半導体ウェーハ層アライメント条件に対して計算された回折特性を格納するライブラリ;および
    前記ライブラリに格納されている前記回折特性の1つと前記ワークピースに対して決定された回折特性との間のベスト・フィットを選択するコンパレータをさらに含むことを特徴とする請求項17記載の装置。
  19. 半導体デバイス構造の多重層の間のオーバーレイ・アライメントを決定するためのスキャタロメトリを使用する方法であって、
    入射ビームの電磁エネルギの散乱および反射によって形成され、すくなくとも2つの層の間のアライメントを表わすような少なくともいくつかの特性をもつ、半導体デバイスからの散乱放射特性のデータベースを確立するステップ;
    前記半導体デバイス構造を、既知の波長の入射電磁放射にさらすステップ;
    前記デバイス構造からの散乱放射のパターンを、前記入射放射に応答して、検出するステップ;および
    前記検出されたパターンを、層のアライメントを決定するために、データベース内に格納されている特性と比較するステップを含む方法。
  20. 前記散乱放射のパターンを形成するために、前記散乱放射の回折特性を解析するステップをさらに包含する請求項19記載の方法。
JP2003153590A 2002-05-30 2003-05-30 スキャタロメトリ識別法を利用したオーバーレイ測定 Expired - Fee Related JP5025882B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/158775 2002-05-30
US10/158,775 US6985229B2 (en) 2002-05-30 2002-05-30 Overlay metrology using scatterometry profiling

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010121474A Division JP2010204117A (ja) 2002-05-30 2010-05-27 スキャタロメトリ識別法を利用したオーバーレイ測定

Publications (3)

Publication Number Publication Date
JP2004006895A true JP2004006895A (ja) 2004-01-08
JP2004006895A5 JP2004006895A5 (ja) 2006-07-13
JP5025882B2 JP5025882B2 (ja) 2012-09-12

Family

ID=22569655

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003153590A Expired - Fee Related JP5025882B2 (ja) 2002-05-30 2003-05-30 スキャタロメトリ識別法を利用したオーバーレイ測定
JP2010121474A Pending JP2010204117A (ja) 2002-05-30 2010-05-27 スキャタロメトリ識別法を利用したオーバーレイ測定

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010121474A Pending JP2010204117A (ja) 2002-05-30 2010-05-27 スキャタロメトリ識別法を利用したオーバーレイ測定

Country Status (5)

Country Link
US (1) US6985229B2 (ja)
JP (2) JP5025882B2 (ja)
KR (1) KR100948495B1 (ja)
GB (1) GB2390899A (ja)
TW (1) TWI300584B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009259A (ja) * 2009-06-23 2011-01-13 Renesas Electronics Corp 半導体装置、リソグラフィ方法、及び半導体装置の製造方法
JP2011059123A (ja) * 2003-07-23 2011-03-24 Kla-Tencor Corp 連続多波長表面スキャンを用いて表面レイヤ厚さを決定する方法および装置
US8143641B2 (en) * 2004-11-24 2012-03-27 Chiu-Jung Yang Integrated-type LED and manufacturing method thereof

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US6891627B1 (en) * 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension and overlay of a specimen
WO2002025708A2 (en) * 2000-09-20 2002-03-28 Kla-Tencor-Inc. Methods and systems for semiconductor fabrication processes
US6889113B2 (en) * 2001-08-23 2005-05-03 Fei Company Graphical automated machine control and metrology
US20040041912A1 (en) * 2002-09-03 2004-03-04 Jiabin Zeng Method and apparatus for video metrology
US6950190B2 (en) * 2003-01-09 2005-09-27 Therma-Wave, Inc. Scatterometry for junction metrology
KR20060014063A (ko) * 2003-05-28 2006-02-14 가부시키가이샤 니콘 위치 정보 계측 방법 및 장치, 그리고 노광 방법 및 장치
GB0409485D0 (en) * 2004-04-28 2004-06-02 Ucl Biomedica Plc Fluid propelled endoscope
US20080144036A1 (en) * 2006-12-19 2008-06-19 Asml Netherlands B.V. Method of measurement, an inspection apparatus and a lithographic apparatus
US7791727B2 (en) 2004-08-16 2010-09-07 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
JP4624040B2 (ja) * 2004-09-06 2011-02-02 日本水産株式会社 菌体培養方法
DE102004047624A1 (de) * 2004-09-30 2006-04-20 Infineon Technologies Ag Verfahren zur Korrektur der Überdeckungsgenauigkeit bei der photolithographischen Strukturierung eines Halbleiterwafers
EP1851507B1 (en) * 2005-02-25 2018-09-26 Nanometrics Incorporated Methods and systems for determining overlay error based on target image symmetry
KR20070033106A (ko) * 2005-09-20 2007-03-26 삼성전자주식회사 반도체 소자의 오버레이 측정 방법 및 오버레이 측정시스템
US7738729B2 (en) * 2006-08-02 2010-06-15 Morpho Detection, Inc. Systems and methods for reducing an artifact within an image
US7858404B2 (en) * 2007-03-14 2010-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of overlay offset in semiconductor processing
US7751067B1 (en) * 2007-05-24 2010-07-06 Ultratech, Inc. Substrate-alignment using detector of substrate material
US20090296075A1 (en) * 2008-05-29 2009-12-03 Nanometrics Incorporated Imaging Diffraction Based Overlay
NL2005459A (en) * 2009-12-08 2011-06-09 Asml Netherlands Bv Inspection method and apparatus, and corresponding lithographic apparatus.
CN103425004B (zh) * 2012-05-18 2015-07-22 上海微电子装备有限公司 硅片对准信号的处理方法
WO2014074873A1 (en) * 2012-11-09 2014-05-15 Kla-Tencor Corporation Reducing algorithmic inaccuracy in scatterometry overlay metrology
US10495982B2 (en) * 2013-10-28 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for real-time overlay error reduction
WO2015121867A1 (en) * 2014-02-16 2015-08-20 Nova Measuring Instruments Ltd. Overlay design optimization
JP2017083174A (ja) * 2014-03-13 2017-05-18 株式会社東芝 リソグラフィ原版検査方法、および、検出用リソグラフィ原版
KR102237698B1 (ko) * 2014-04-15 2021-04-08 삼성전자주식회사 오버레이 마크의 비대칭부 검출 방법 및 이를 포함하는 오버레이 계측 방법
US9612108B2 (en) 2014-11-14 2017-04-04 Kabushiki Kaisha Toshiba Measurement apparatus and measurement method
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
JP2020041859A (ja) 2018-09-07 2020-03-19 キオクシア株式会社 位置計測方法、位置計測装置および半導体装置の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622112A (ja) * 1985-06-28 1987-01-08 Ando Electric Co Ltd 反射光による表面粗さ計
JPS6319508A (ja) * 1986-07-11 1988-01-27 Kobe Steel Ltd 表面粗さ測定装置
JPH06244261A (ja) * 1990-12-31 1994-09-02 Texas Instr Inc <Ti> 半導体装置製造プロセス制御用センサ
WO2001084392A1 (fr) * 2000-04-28 2001-11-08 The Tokio Marine And Fire Insurance Co., Ltd. Systeme d'assistance routiere par telephone portable
WO2001097279A2 (en) * 2000-06-09 2001-12-20 Advanced Micro Devices, Inc. Method and apparatus for using scatterometry to perform feedback and feed-forward control
JP2002506198A (ja) * 1998-03-06 2002-02-26 ケーエルエー−テンカー コーポレイション 回折構造体、下地構造体、広域帯、偏光エリプソメトリ
JP2002158169A (ja) * 2000-09-04 2002-05-31 Infineon Technologies Sc300 Gmbh & Co Kg リソグラフィツールの調整方法
JP2003068639A (ja) * 2001-06-15 2003-03-07 Nikon Corp 重ね合わせ測定方法、テストマークおよび非像化測定装置
JP2003532306A (ja) * 2000-05-04 2003-10-28 ケーエルエー・テンコール・テクノロジーズ・コーポレーション リソグラフィ・プロセス制御のための方法およびシステム
JP2004529330A (ja) * 2001-03-02 2004-09-24 アクセント オプティカル テクノロジーズ,インク. スキャタロメトリを使用するライン・プロファイルの非対称測定
JP2005513771A (ja) * 2001-12-17 2005-05-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド フィードフォワードオーバーレイ情報を導入したフォトリソグラフィー・オーバーレイ整合を制御するための方法および装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631416A (en) * 1983-12-19 1986-12-23 Hewlett-Packard Company Wafer/mask alignment system using diffraction gratings
KR900004269B1 (ko) 1986-06-11 1990-06-18 가부시기가이샤 도시바 제 1물체와 제 2 물체와의 위치 맞추는 방법 및 장치
US4728193A (en) 1986-12-11 1988-03-01 Hughes Aircraft Company Precision automatic mask-wafer alignment system
US4757207A (en) * 1987-03-03 1988-07-12 International Business Machines Corporation Measurement of registration of overlaid test patterns by the use of reflected light
EP0323242A3 (en) 1987-12-28 1989-10-18 Kabushiki Kaisha Toshiba Method and apparatus for aligning two objects, and method and apparatus for providing a desired gap between two objects
US5343292A (en) 1990-10-19 1994-08-30 University Of New Mexico Method and apparatus for alignment of submicron lithographic features
US5355306A (en) 1993-09-30 1994-10-11 Motorola, Inc. Alignment system and method of alignment by symmetrical and asymmetrical analysis
GB2297447A (en) * 1995-01-27 1996-07-31 Seagate Microelectron Ltd Amplifier
US5808742A (en) * 1995-05-31 1998-09-15 Massachusetts Institute Of Technology Optical alignment apparatus having multiple parallel alignment marks
US5703692A (en) * 1995-08-03 1997-12-30 Bio-Rad Laboratories, Inc. Lens scatterometer system employing source light beam scanning means
US5877860A (en) * 1996-05-13 1999-03-02 Boxer Cross, Inc. System and method for measuring the microroughness of a surface of a substrate
US6023338A (en) * 1996-07-12 2000-02-08 Bareket; Noah Overlay alignment measurement of wafers
US5923423A (en) * 1996-09-12 1999-07-13 Sentec Corporation Heterodyne scatterometer for detecting and analyzing wafer surface defects
US6710876B1 (en) * 2000-08-14 2004-03-23 Kla-Tencor Technologies Corporation Metrology system using optical phase
IL138552A (en) 2000-09-19 2006-08-01 Nova Measuring Instr Ltd Measurement of transverse displacement by optical method
WO2002065545A2 (en) 2001-02-12 2002-08-22 Sensys Instruments Corporation Overlay alignment metrology using diffraction gratings
DE10142316A1 (de) * 2001-08-30 2003-04-17 Advanced Micro Devices Inc Halbleiterstruktur und Verfahren zur Bestimmung kritischer Dimensionen und Überlagerungsfehler

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622112A (ja) * 1985-06-28 1987-01-08 Ando Electric Co Ltd 反射光による表面粗さ計
JPS6319508A (ja) * 1986-07-11 1988-01-27 Kobe Steel Ltd 表面粗さ測定装置
JPH06244261A (ja) * 1990-12-31 1994-09-02 Texas Instr Inc <Ti> 半導体装置製造プロセス制御用センサ
JP2002506198A (ja) * 1998-03-06 2002-02-26 ケーエルエー−テンカー コーポレイション 回折構造体、下地構造体、広域帯、偏光エリプソメトリ
WO2001084392A1 (fr) * 2000-04-28 2001-11-08 The Tokio Marine And Fire Insurance Co., Ltd. Systeme d'assistance routiere par telephone portable
JP2003532306A (ja) * 2000-05-04 2003-10-28 ケーエルエー・テンコール・テクノロジーズ・コーポレーション リソグラフィ・プロセス制御のための方法およびシステム
WO2001097279A2 (en) * 2000-06-09 2001-12-20 Advanced Micro Devices, Inc. Method and apparatus for using scatterometry to perform feedback and feed-forward control
JP2004503940A (ja) * 2000-06-09 2004-02-05 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スキャタロメータ測定法を用いてフィードバックおよびフィードフォワード制御を実行するための方法および装置
JP2002158169A (ja) * 2000-09-04 2002-05-31 Infineon Technologies Sc300 Gmbh & Co Kg リソグラフィツールの調整方法
JP2004529330A (ja) * 2001-03-02 2004-09-24 アクセント オプティカル テクノロジーズ,インク. スキャタロメトリを使用するライン・プロファイルの非対称測定
JP2003068639A (ja) * 2001-06-15 2003-03-07 Nikon Corp 重ね合わせ測定方法、テストマークおよび非像化測定装置
JP2005513771A (ja) * 2001-12-17 2005-05-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド フィードフォワードオーバーレイ情報を導入したフォトリソグラフィー・オーバーレイ整合を制御するための方法および装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011059123A (ja) * 2003-07-23 2011-03-24 Kla-Tencor Corp 連続多波長表面スキャンを用いて表面レイヤ厚さを決定する方法および装置
US8143641B2 (en) * 2004-11-24 2012-03-27 Chiu-Jung Yang Integrated-type LED and manufacturing method thereof
JP2011009259A (ja) * 2009-06-23 2011-01-13 Renesas Electronics Corp 半導体装置、リソグラフィ方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
GB2390899A (en) 2004-01-21
TW200407961A (en) 2004-05-16
TWI300584B (en) 2008-09-01
US20030223066A1 (en) 2003-12-04
GB0308958D0 (en) 2003-05-28
JP5025882B2 (ja) 2012-09-12
US6985229B2 (en) 2006-01-10
KR100948495B1 (ko) 2010-03-23
KR20030094047A (ko) 2003-12-11
JP2010204117A (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
JP5025882B2 (ja) スキャタロメトリ識別法を利用したオーバーレイ測定
US11092900B2 (en) Method and apparatus for measuring a parameter of a lithographic process, substrate and patterning devices for use in the method
US9347879B2 (en) Apparatus and methods for detecting overlay errors using scatterometry
US7564557B2 (en) Apparatus and methods for detecting overlay errors using scatterometry
JP4746987B2 (ja) 散乱計測を用いてオーバレイ誤差を検出する装置および方法
KR20180095679A (ko) 메트롤로지 방법, 메트롤로지 장치 및 디바이스 제조 방법
US20030044702A1 (en) Semiconductor structure and method for determining critical dimensions and overlay error
WO2016198283A1 (en) Inspection apparatus, inspection method, lithographic apparatus, patterning device and manufacturing method
JP2019507375A (ja) パターン形成プロセスを制御する方法、リソグラフィ装置、メトロロジ装置リソグラフィックセル、および関連するコンピュータプログラム
US10747124B2 (en) Method of measuring a target, metrology apparatus, polarizer assembly
US7099010B2 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090827

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100527

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111014

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees