CN116774516A - 掩膜版和半导体装置 - Google Patents
掩膜版和半导体装置 Download PDFInfo
- Publication number
- CN116774516A CN116774516A CN202310858374.6A CN202310858374A CN116774516A CN 116774516 A CN116774516 A CN 116774516A CN 202310858374 A CN202310858374 A CN 202310858374A CN 116774516 A CN116774516 A CN 116774516A
- Authority
- CN
- China
- Prior art keywords
- mask pattern
- auxiliary mask
- auxiliary
- preset
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 description 54
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 13
- 238000012360 testing method Methods 0.000 description 10
- 238000004364 calculation method Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本公开提供一种掩膜版和半导体装置,掩膜版包括基板、主掩膜图形和辅助掩膜图形,主掩膜图形和辅助掩膜图形均位于基板上,主掩膜图形的边缘包括沿预设方向间隔设置的两个预设边缘,各预设边缘均沿同一方向延伸,且预设边缘的延伸方向与预设方向相交;两个预设边缘处均间隔设置有辅助掩膜图形,且辅助掩膜图形分别靠近对应的预设边缘设置,沿预设方向,辅助掩膜图形的宽度小于主掩膜图形的宽度。在预设方向上,通过量测辅助掩膜图形与对应的预设边缘之间的间距、辅助掩膜图形的宽度以及辅助掩膜图形的位置坐标,可以推算出主掩膜图形的位置和尺寸。因此,本公开提供的掩膜版和半导体装置,可以提高获得的主掩膜图形的位置和尺寸的结果的准确度。
Description
技术领域
本公开涉及半导体技术领域,尤其涉及一种掩膜版和半导体装置。
背景技术
图形化技术是集成电路制造领域常用的技术之一。图形化过程中可以采用包含电路设计信息的掩膜版(mask)进行光刻,将电路设计信息转移到晶圆(wafer)上,其中的掩膜版也称为光刻胶版、光刻掩膜版或者光罩。
相关技术中,掩膜版可以包括对曝光光线具有透光性的基板以及位于基板上的图形层,图形层可以包括对曝光光线具有遮光性的至少一个掩膜图形,可进行有选择地遮挡照射到晶圆表面的光刻胶上的光线,最终在晶圆表面的光刻胶上形成相应的图案。掩膜版的质量会直接影响所形成的光刻胶图案的质量,可以在掩膜版制作完成后,采用量测装置对掩膜版上的掩膜图形的位置和尺寸进行测定,以用于评价掩膜版的质量。
然而,当掩膜版上的掩膜图形的尺寸较大时,量测装置无法准确量测掩膜图形的位置和尺寸。
发明内容
本公开实施例提供一种掩膜版和半导体装置,可以提高获得的主掩膜图形的位置和尺寸的结果的准确度。
本公开实施例提供如下技术方案:
本公开实施例的第一方面提供一种掩膜版,包括:基板、主掩膜图形和辅助掩膜图形,主掩膜图形和辅助掩膜图形均位于基板上,主掩膜图形的边缘包括沿预设方向间隔设置的两个预设边缘,各预设边缘均沿同一方向延伸,且预设边缘的延伸方向与预设方向相交;两个预设边缘处均间隔设置有辅助掩膜图形,且辅助掩膜图形分别靠近对应的预设边缘设置,沿预设方向,辅助掩膜图形的宽度小于主掩膜图形的宽度。
本公开实施例提供的掩膜版,通过在两个预设边缘附近分别设置宽度较小的辅助掩膜图形,单次的量测范围可以包括至少部分预设边缘和对应的至少部分辅助掩膜图形。在预设方向上,通过量测辅助掩膜图形与对应的预设边缘之间的间距(即辅助掩膜图形和对应的预设边缘的相对位置关系)、辅助掩膜图形的宽度以及辅助掩膜图形的位置坐标,可以推算出主掩膜图形的位置和尺寸。由于量测范围可以仅包括至少部分预设边缘和对应的至少部分辅助掩膜图形,量测范围可以不必同时包括主掩膜图形沿预设方向的两个预设边缘,可以使得量测范围较小,从而可以满足量测装置的量测窗口,实现对主掩膜图形的位置和尺寸的相对量测,降低半导体装置的制程的难度,提高半导体装置的图案的质量。与采用测试标记间接推算主掩膜图形的方式相比,由于本公开实施例对主掩膜图形的预设边缘进行了量测,在推算主掩膜图形的位置和尺寸时,参考了主掩膜图形的预设边缘和对应的辅助掩膜图形之间的间距的辅助数据,从而可以提高获得的主掩膜图形的位置和尺寸的结果的准确度,进一步降低芯片制程的难度和提高半导体装置的图案的质量。
在一种可能的实施方式中,与两个预设边缘对应的辅助掩膜图形分别为第一辅助掩膜图形和第二辅助掩膜图形,第一辅助掩膜图形和第二辅助掩膜图形均为至少一个,且一个第一辅助掩膜图形和一个第二辅助掩膜图形沿预设方向对应设置。
在一种可能的实施方式中,在第一辅助掩膜图形至对应的第二辅助掩膜图形的方向上,与第一辅助掩膜图形对应的预设边缘具有位置坐标D1,与第二辅助掩膜图形对应的预设边缘具有位置坐标D2,第一辅助掩膜图形的中心具有位置坐标X1,第二辅助掩膜图形的中心具有位置坐标X2,主掩膜图形的中心具有位置坐标T,D1、D2、X1、X2和T均位于同一坐标系内,主掩膜图形具有宽度w,第一辅助掩膜图形与对应的预设边缘具有距离a1,第一辅助掩膜图形具有宽度b1,第二辅助掩膜图形与对应的预设边缘具有距离a2,第二辅助掩膜图形具有宽度b2;
D1、D2和w满足公式w=D2-D1,D1、D2和T满足公式T=(D1+D2)/2;
当第一辅助掩膜图形位于主掩膜图形内时,D1、X1、a1和b1满足公式D1=X1-a1-b1/2,或,当第一辅助掩膜图形位于主掩膜图形外时,D1、X1、a1和b1满足公式D1=X1+a1+b1/2;
当第二辅助掩膜图形位于主掩膜图形内时,D2、X2、a2和b2满足公式D2=X2+a2+b2/2,或,当第二辅助掩膜图形位于主掩膜图形外时,D2、X2、a2和b2满足公式D2=X2-a2-b2/2。
D1可以通过X1、a1、b1推算出,D2可以通过X2、a2、b2推算出,因此可以通过测定X1、X2、a1、b1、a2、b2等辅助数据,从而可以推算出主掩膜图形的两个预设边缘的位置坐标D1和D2,以推算出主掩膜图形沿预设方向的中心的位置坐标T和宽度w。
在一种可能的实施方式中,第一辅助掩膜图形和第二辅助掩膜图形均为多个,多个第一辅助掩膜图形和多个第二辅助掩膜图形均沿对应的预设边缘的延伸方向间隔设置。
可以获取主掩膜图形多处的尺寸和位置,从而可以更好的评价掩膜版的质量。
在一种可能的实施方式中,在同一辅助掩膜图形中,辅助掩膜图形包括多个子辅助掩膜图形,多个子辅助掩膜图形沿预设方向间隔设置。
可以增多辅助数据的数量,可以降低单个辅助数据的误差对主掩膜图形的位置和尺寸的影响,以提高推算出的主掩膜图形的位置和尺寸的可靠性。
在一种可能的实施方式中,预设方向包括相交的第一预设方向和第二预设方向;
预设边缘包括沿第一预设方向间隔设置的两个第一预设边缘,两个第一预设边缘处均间隔设置有辅助掩膜图形;和/或,
预设边缘包括沿第二预设方向间隔设置的两个第二预设边缘,两个第二预设边缘处均间隔设置有辅助掩膜图形。
可以同时获取主掩膜图形的沿第一预设方向和沿第二预设方向的位置和尺寸。
在一种可能的实施方式中,至少一个辅助掩膜图形位于主掩膜图形外,位于主掩膜图形外的辅助掩膜图形与主掩膜图形均为遮光图形或透光图形;
和/或,至少一个辅助掩膜图形位于主掩膜图形内,位于主掩膜图形内的辅助掩膜图形与主掩膜图形中的一者为遮光图形,另一者为透光图形。
辅助掩膜图形和主掩膜图形的设置方式较多,可以适用较多的场景。
在一种可能的实施方式中,辅助掩膜图形靠近对应的预设边缘的延伸方向的端部和/或中部设置;
和/或,辅助掩膜图形的延伸方向与对应的预设边缘的延伸方向相同。
使得量测装置的量测窗口可以获取的辅助掩膜图形的延伸方向的长度较大,从而有利于量测窗口获取辅助掩膜图形的更多感兴趣区域,以减少量测误差。
在一种可能的实施方式中,沿预设方向,主掩膜图形的宽度大于或等于10μm。
采用本公开实施例提供的相对量测法来获取主掩膜图形的尺寸和位置时,可以大大缩小所需的量测范围,提高量测的效率和可行性。
可以实现的是,辅助掩膜图形的延伸方向的长度大于辅助掩膜图形的沿预设方向的宽度。
有利于量测装置的量测窗口获取辅助掩膜图形的更多感兴趣区域,以减少量测误差,另外,有利于缩小所需的量测范围,以便于满足量测装置的量测窗口,实现对主掩膜图形的位置和尺寸的相对量测。
可以实现的是,辅助掩膜图形的延伸方向的长度大于或等于2μm。
可以使得辅助掩膜图形的延伸方向的长度较大,有利于量测窗口获取辅助掩膜图形的更多感兴趣区域,以减少量测误差。
可以实现的是,辅助掩膜图形的沿预设方向的宽度大于或等于40nm。
可以避免辅助掩膜图形的宽度过低,从而可以降低辅助掩膜图形的制备难度。
本公开实施例的第二方面提供一种半导体装置,通过上述第一方面中的掩膜版制得。
本公开实施例提供的半导体装置,通过掩膜版制得,通过在两个预设边缘附近分别设置宽度较小的辅助掩膜图形,单次的量测范围可以包括至少部分预设边缘和对应的至少部分辅助掩膜图形。在预设方向上,通过量测辅助掩膜图形与对应的预设边缘之间的间距(即辅助掩膜图形和对应的预设边缘的相对位置关系)、辅助掩膜图形的宽度以及辅助掩膜图形的位置坐标,可以推算出主掩膜图形的位置和尺寸。由于量测范围可以仅包括至少部分预设边缘和对应的至少部分辅助掩膜图形,量测范围可以不必同时包括主掩膜图形沿预设方向的两个预设边缘,可以使得量测范围较小,从而可以满足量测装置的量测窗口,实现对主掩膜图形的位置和尺寸的相对量测,降低半导体装置的制程的难度,提高半导体装置的图案的质量。与采用测试标记间接推算主掩膜图形的方式相比,由于本公开实施例对主掩膜图形的预设边缘进行了量测,在推算主掩膜图形的位置和尺寸时,参考了主掩膜图形的预设边缘和对应的辅助掩膜图形之间的间距的辅助数据,从而可以提高获得的主掩膜图形的位置和尺寸的结果的准确度,进一步降低芯片制程的难度和提高半导体装置的图案的质量。
本公开的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍,显而易见地,下面描述中的附图是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的掩膜版的剖视图;
图2为本公开实施例提供的掩膜版的另一剖视图;
图3为本公开实施例提供的掩膜版的另一剖视图;
图4为本公开实施例提供的主掩膜图形和辅助掩膜图形的俯视图;
图5为本公开实施例提供的主掩膜图形和辅助掩膜图形的另一俯视图;
图6为本公开实施例提供的主掩膜图形和辅助掩膜图形的另一俯视图;
图7为本公开实施例提供的主掩膜图形和辅助掩膜图形的另一俯视图;
图8为本公开实施例提供的掩膜版的俯视图;
图9为本公开实施例提供的主掩膜图形和辅助掩膜图形的另一俯视图;
图10为本公开实施例提供的形成主掩膜图形后的结构示意图;
图11为本公开实施例提供的形成辅助掩膜图形后的结构示意图;
图12为本公开实施例提供的将主掩膜图形转移至晶圆的结构示意图。
附图标记说明:
100:掩膜版; 110:基板;
120:主掩膜图形; 121:预设边缘;
1211:第一预设边缘; 1212:第二预设边缘;
130:辅助掩膜图形; 130a:第一辅助掩膜图形组;
130b:第二辅助掩膜图形组; 1301:子辅助掩膜图形;
131:第一辅助掩膜图形; 132:第二辅助掩膜图形;
200:晶圆; 300:投影透镜。
具体实施方式
相关技术中,掩膜版可以将芯片设计的图形定义至晶圆上,因此掩膜版的质量好坏会直接影响晶圆上的器件(例如,芯片)的质量,以及器件的良率。掩膜版可以包括基板和位于基板上的掩膜图形。可以在掩膜版制作完成后,采用量测装置对掩膜版上的掩膜图形的位置和尺寸进行测定(例如,对关键位置进行测定),以用于评价掩膜版的质量,并可以用作掩膜版制程以及芯片制程的技术输入和反馈,从而可以降低芯片制程的难度。随着半导体工艺的发展,对掩膜版的边界位置要求越来越高,掩膜版上的掩膜图形的量测准确度的要求也随之提高。
然而,由于量测装置的视场角有限,其对图形的量测窗口有限,当掩膜版上的掩膜图形的尺寸较大时,例如,掩膜版上的掩膜图形的尺寸大于量测装置的量测窗口尺寸时,量测装置将无法直接量测掩膜图形,从而无法获取掩膜图形的位置和尺寸,进而增加了芯片制程的难度。
一些相关示例中,晶圆可以包括多个芯片区和多个切割道区,多个切割道区纵横交错以限定出多个芯片区。掩膜版上的掩膜图形可以与芯片区对应。可以在掩膜版上设置测试标记,测试标记与切割道区对应,测试标记的尺寸小于掩膜图形的尺寸,从而可以采用量测装置对测试标记进行量测。即通过量测测试标记的位置和尺寸,间接推算出掩膜图形的位置和尺寸,以间接推算出掩膜图形的质量好坏。但是,由于并未对掩膜图形进行量测,仅依靠测试标记的位置和尺寸来间接推算,其获得的掩膜图形的位置和尺寸的结果的准确度较低,增大了芯片制程的难度,降低了晶圆上的图案的质量。
本公开实施例提供一种掩膜版和半导体装置,种掩膜版可以包括基板、主掩膜图形和辅助掩膜图形,主掩膜图形和辅助掩膜图形均位于基板上,主掩膜图形的边缘包括沿预设方向间隔设置的两个预设边缘,各预设边缘均沿同一方向延伸,且预设边缘的延伸方向与预设方向相交。两个预设边缘处均间隔设置有辅助掩膜图形,且辅助掩膜图形分别靠近对应的预设边缘设置,沿预设方向,辅助掩膜图形的宽度小于主掩膜图形的宽度。通过在两个预设边缘附近分别设置宽度较小的辅助掩膜图形,单次的量测范围可以包括至少部分预设边缘和对应的至少部分辅助掩膜图形。在预设方向上,通过量测辅助掩膜图形与对应的预设边缘之间的间距(即辅助掩膜图形和对应的预设边缘的相对位置关系)、辅助掩膜图形的宽度以及辅助掩膜图形的位置坐标,可以推算出主掩膜图形的位置和尺寸。由于量测范围可以仅包括至少部分预设边缘和对应的至少部分辅助掩膜图形,量测范围可以不必同时包括主掩膜图形沿预设方向的两个预设边缘,可以使得量测范围较小,从而可以满足量测装置的量测窗口,实现对主掩膜图形的位置和尺寸的相对量测,降低芯片制程的难度,提高了半导体装置的图案的质量。
与相关技术中采用测试标记间接推算主掩膜图形的方式相比,由于本公开实施例对主掩膜图形的预设边缘进行了量测,在推算主掩膜图形的位置和尺寸时,参考了主掩膜图形的预设边缘和对应的辅助掩膜图形之间的间距的辅助数据,从而可以提高获得的主掩膜图形的位置和尺寸的结果的准确度,进一步降低芯片制程的难度和提高半导体装置的图案的质量。
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
以下将结合图1-图12对本公开实施例提供的掩膜版100进行说明。
参见图1,本公开实施例提供的掩膜版100,掩膜版100可以包括基板110,以及位于基板110上的主掩膜图形120,在通过掩膜版100对晶圆200(图12)进行曝光和刻蚀工艺后,主掩膜图形120可以转移至晶圆200上。
示例性的,基板110可以为透光基板,主掩膜图形120可以遮光图形。基板110可以由透光材料形成,主掩膜图形120可以由遮光材料形成。
示例性的,基板110可以为遮光基板,主掩膜图形120可以透光图形。基板110可以由遮光材料形成,主掩膜图形120可以由基板110上的镂空图案形成,或者,可以在基板110上形成镂空图形,并在镂空图形中设置透光材料以形成主掩膜图形120。
参见图1,掩膜版100可以包括辅助掩膜图形130,辅助掩膜图形130可以位于基板110上,辅助掩膜图形130可以用于辅助量测主掩膜图形120的位置和尺寸,以用于评价掩膜版100的质量,并可以用作掩膜版100制程以及芯片制程的技术输入和反馈,从而可以降低芯片制程的难度,提高半导体装置的图案的质量。
示例性的,参见图2和图3,至少一个辅助掩膜图形130可以位于主掩膜图形120外,位于主掩膜图形120外的辅助掩膜图形130与主掩膜图形120均为遮光图形,或者,位于主掩膜图形120外的辅助掩膜图形130与主掩膜图形120均为透光图形,从而有利于位于主掩膜图形120外的辅助掩膜图形130与主掩膜图形120采用相同的工艺形成,以降低在基板110上形成主掩膜图形120和位于主掩膜图形120外的辅助掩膜图形130的难度。
示例性的,参见图2和图3,至少一个辅助掩膜图形130可以位于主掩膜图形120内,位于主掩膜图形120内的辅助掩膜图形130与主掩膜图形120中的一者可以为遮光图形,位于主掩膜图形120内的辅助掩膜图形130与主掩膜图形120中的另一者可以为透光图形,从而可以较好的区分出主掩膜图形120和位于主掩膜图形120内的辅助掩膜图形130,以便于量测装置的量测。
本申请实施例以主掩膜图形120为遮光图形为例进行说明。
参见图4,主掩膜图形120的边缘可以包括沿预设方向(第一预设方向P1和/或第二预设方向P2)间隔设置的两个预设边缘121,各预设边缘121均可以沿同一方向延伸,且预设边缘121的延伸方向与预设方向可以相交。两个预设边缘121处均可以间隔设置有辅助掩膜图形130,且辅助掩膜图形130分别靠近对应的预设边缘121设置,沿预设方向,辅助掩膜图形130的宽度小于主掩膜图形120的宽度。这样,通过在两个预设边缘121附近分别设置宽度较小的辅助掩膜图形130,单次的量测范围可以包括至少部分预设边缘121的对应的至少部分辅助掩膜图形130。在预设方向上,通过量测辅助掩膜图形130与对应的预设边缘121之间的间距(即辅助掩膜图形130和对应的预设边缘121的相对位置关系)、辅助掩膜图形130的宽度以及辅助掩膜图形130的位置坐标,可以推算出主掩膜图形120的位置和尺寸。由于量测范围可以仅包括至少部分预设边缘121的对应的至少部分辅助掩膜图形130,量测范围可以不必同时包括主掩膜图形120沿预设方向的两个预设边缘121,可以使得量测范围较小,从而可以满足量测装置的量测窗口,实现对主掩膜图形120的位置和尺寸的相对量测,降低芯片制程的难度,提高了半导体装置的图案的质量。
与相关技术中采用测试标记间接推算主掩膜图形120的方式相比,由于本公开实施例对主掩膜图形120的预设边缘121进行了量测,在推算主掩膜图形120的位置和尺寸时,参考了主掩膜图形120的预设边缘121和对应的辅助掩膜图形130之间的间距的辅助数据,从而可以提高获得的主掩膜图形120的位置和尺寸的结果的准确度,进一步降低芯片制程的难度和提高半导体装置的图案的质量。
参见图4,预设方向可以包括相交的第一预设方向P1和第二预设方向P2,预设边缘121可以包括沿第一预设方向P1间隔设置的两个第一预设边缘1211,两个第一预设边缘1211处均间隔设置有辅助掩膜图形130(即第一辅助掩膜图形131和第二辅助掩膜图形132)。沿第一预设方向P1,通过测定两个第一预设边缘1211处的辅助掩膜图形130的宽度、辅助掩膜图形130的位置坐标以及辅助掩膜图形130与对应的第一预设边缘1211之间距离,可以推算出主掩膜图形120的沿第一预设方向P1的位置和尺寸。
参见图4,预设边缘121可以包括沿第二预设方向P2间隔设置的两个第二预设边缘1212,两个第二预设边缘1212处均可以间隔设置有辅助掩膜图形130(即第一辅助掩膜图形131和第二辅助掩膜图形132)。沿第二预设方向P2,通过测定两个第二预设边缘1212处的辅助掩膜图形130的宽度、辅助掩膜图形130的位置坐标以及辅助掩膜图形130与对应的第二预设边缘1212之间距离,可以推算出主掩膜图形120的沿第二预设方向P2的位置和尺寸。
可以理解的是,掩膜版100可以在两个第一预设边缘1211处设置辅助掩膜图形130或在两个第二预设边缘1212处设置辅助掩膜图形130,从而可以获取主掩膜图形120的沿第一预设方向P1或沿第二预设方向P2的位置和尺寸。或者,掩膜版100可以同时在两个第一预设边缘1211处和两个第二预设边缘1212处设置辅助掩膜图形130,从而可以同时获取主掩膜图形120的沿第一预设方向P1和沿第二预设方向P2的位置和尺寸。在其他示例中,掩膜版100可以包括不同于第一预设方向P1和第二预设方向P2的其他预设方向,掩膜版100的边缘可以包括沿该其他预设方向间隔设置的其他预设边缘,其原理与第一预设方向P1、第二预设方向P2类似,不再赘述。第一预设方向P1和第二预设方向P2可以为平行于基板110的任意两个不同方向,例如,第一预设方向P1与第二预设方向P2可以垂直。
本公开实施例以同时在两个第一预设边缘1211处和两个第二预设边缘1212处设置辅助掩膜图形130为例进行说明。
参见图4,与两个预设边缘121对应的辅助掩膜图形130可以分别为第一辅助掩膜图形131和第二辅助掩膜图形132,例如,与两个第一预设边缘1211对应的辅助掩膜图形130可以分别为第一辅助掩膜图形131和第二辅助掩膜图形132,其中一个第一预设边缘1211可以对应至少一个第一辅助掩膜图形131,另一个第一预设边缘1211可以对应至少一个第二辅助掩膜图形132,第一辅助掩膜图形131和/或第二辅助掩膜图形132均为多个时,多个第一辅助掩膜图形131和/或第二辅助掩膜图形132沿对应的第一预设边缘1211的延伸方向间隔排布。例如,其中一个第一预设边缘1211处的一个第一辅助掩膜图形131和另一个第一预设边缘1211处的一个第二辅助掩膜图形132对应设置,并共同形成第一辅助掩膜图形组130a。第一辅助掩膜图形组130a的数量可以为至少一个,当第一辅助掩膜图形组130a的数量为多个时,多个第一辅助掩膜图形组130a可以沿第一预设边缘1211的延伸方向间隔设置,通过多个第一辅助掩膜图形组130a,可以获取主掩膜图形120多处的尺寸和位置,可以更好的评价掩膜版100的质量。第一辅助掩膜图形组130a中的第一辅助掩膜图形131和第二辅助掩膜图形132可以沿第一预设方向P1相对设置,此时,第一辅助掩膜图形组130a中的第一辅助掩膜图形131和第二辅助掩膜图形132沿第一预设方向P1间隔排布,从而可以获取第一辅助掩膜图形组130a的第一辅助掩膜图形131和第二辅助掩膜图形132之间的主掩膜图形120的沿第一预设方向P1的位置和尺寸。
可以理解的是,当两个第一预设边缘1211之间的距离(即主掩膜图形120沿第一预设方向P1的宽度)处处相等时,第一辅助掩膜图形组130a中的第一辅助掩膜图形131和第二辅助掩膜图形132的间隔排布方向较为自由,即第一辅助掩膜图形组130a中的第一辅助掩膜图形131和第二辅助掩膜图形132可以沿第一预设方向P1间隔排布或者其他方向间隔排布,依然可以获取主掩膜图形120的沿第一预设方向P1的位置和尺寸。本公开实施例以第一辅助掩膜图形组130a中的第一辅助掩膜图形131和第二辅助掩膜图形132沿第一预设方向P1间隔排布为例进行说明。
参见图4,与两个预设边缘121对应的辅助掩膜图形130可以分别为第一辅助掩膜图形131和第二辅助掩膜图形132。例如,与两个第二预设边缘1212对应的辅助掩膜图形130分别为第一辅助掩膜图形131和第二辅助掩膜图形132,其中一个第二预设边缘1212可以对应至少一个第一辅助掩膜图形131,另一个第二预设边缘1212可以对应至少一个第二辅助掩膜图形132。第一辅助掩膜图形131和/或第二辅助掩膜图形132均为多个时,多个第一辅助掩膜图形131和/或第二辅助掩膜图形132沿对应的第二预设边缘1212的延伸方向间隔排布。例如,其中一个第二预设边缘1212处的一个第一辅助掩膜图形131和另一个第二预设边缘1212处的一个第二辅助掩膜图形132对应设置,并共同形成第二辅助掩膜图形组130b。第二辅助掩膜图形组130b的数量可以为至少一个,当第二辅助掩膜图形组130b的数量为多个时,多个第二辅助掩膜图形组130b可以沿第二预设边缘1212的延伸方向间隔设置,通过多个第二辅助掩膜图形组130b,可以获取主掩膜图形120多处的尺寸和位置,可以更好的评价掩膜版100的质量。第二辅助掩膜图形组130b中的第一辅助掩膜图形131和第二辅助掩膜图形132可以沿第二预设方向P2相对设置,此时,第二辅助掩膜图形组130b中的第一辅助掩膜图形131和第二辅助掩膜图形132沿第二预设方向P2间隔排布,从而可以获取第二辅助掩膜图形组130b的第一辅助掩膜图形131和第二辅助掩膜图形132之间的主掩膜图形120的沿第二预设方向P2的位置和尺寸。
可以理解的是,当两个第二预设边缘1212之间的距离(即主掩膜图形120沿第二预设方向P2的宽度)处处相等时,第二辅助掩膜图形组130b中的第一辅助掩膜图形131和第二辅助掩膜图形132的间隔排布方向较为自由,即第二辅助掩膜图形组130b中的第一辅助掩膜图形131和第二辅助掩膜图形132可以沿第二预设方向P2间隔排布或者其他方向间隔排布,依然可以获取主掩膜图形120的沿第二预设方向P2的位置和尺寸。本公开实施例以第二辅助掩膜图形组130b中的第一辅助掩膜图形131和第二辅助掩膜图形132沿第二预设方向P2间隔排布为例进行说明。
示例性的,参见图5,辅助掩膜图形130可以靠近对应的预设边缘121的延伸方向的端部设置,例如,可以将辅助掩膜图形组(第一辅助掩膜图形组130a和/或第二辅助掩膜图形组130b)靠近对应的两个预设边缘121的延伸方向的端部设置,从而可以获取主掩膜图形120的端部的尺寸和位置。例如,当主掩膜图形120的关键位置为角落时,可以将辅助掩膜图形130靠近主掩膜图形120的角落设置。
可以理解的是,通过将辅助掩膜图形130设置于靠近主掩膜图形120的关键位置处,可以便于获取主掩膜图形120的关键位置的尺寸和位置。
示例性的,参见图6和图7,辅助掩膜图形130可以靠近对应的预设边缘121的延伸方向的中部设置,例如,可以将辅助掩膜图形组(第一辅助掩膜图形组130a和/或第二辅助掩膜图形组130b)靠近对应的两个预设边缘121的延伸方向的中部设置,从而可以获取主掩膜图形120的中部的尺寸和位置。例如,当主掩膜图形120的关键位置为中部时,可以将辅助掩膜图形130靠近主掩膜图形120的边缘的中部设置。
可以理解的是,可以采用量测装置对掩膜版100进行量测。例如,量测装置可以包括尺寸量测装置和位置量测装置,尺寸量测装置可以用于获取辅助掩膜图形130的尺寸,以及辅助掩膜图形130和对应的预设边缘121之间的距离,位置量测装置可以用于获取辅助掩膜图形130的位置。尺寸量测装置和位置量测装置均可以具有量测窗口。尺寸量测装置和位置量测装置可以为不同的量测装置,也可以为同一量测装置。例如,尺寸量测装置可以包括扫描电子显微镜(Scanning Electron Microscope,简称为SEM),位置量测装置可以包光学显微镜。其中,由于图形边缘的信号通常是一个连续且具有一定宽度的信号峰,难以得出结果,且受图形形貌影响较大,为达到一定准确度,位置量测装置可以采用至少两个边缘以识别图形的中心位置的方式来进行量测(即测定图形中心的位置坐标)。
示例性的,辅助掩膜图形130的延伸方向与对应的预设边缘121的延伸方向可以相同,使得量测装置的量测窗口可以获取的辅助掩膜图形130的延伸方向的长度较大,从而有利于量测窗口获取辅助掩膜图形130的更多感兴趣区域(region of interest,简称为ROI),以减少量测误差。
示例性的,辅助掩膜图形130的延伸方向的长度可以大于辅助掩膜图形130的沿预设方向的宽度,可以使得辅助掩膜图形130的延伸方向的长度较大,有利于量测装置的量测窗口获取辅助掩膜图形130的更多感兴趣区域,以减少量测误差,另外,可以使得辅助掩膜图形130的沿预设方向的宽度较小,有利于缩小所需的量测范围,以便于满足量测装置的量测窗口,实现对主掩膜图形120的位置和尺寸的相对量测。
示例性的,辅助掩膜图形130与对应的预设边缘121之间的距离(即图8中的a1和a2)范围可以为50nm-2.5um,从而可以避免辅助掩膜图形130与对应的预设边缘121之间的距离过小,以降低辅助掩膜图形130的制备难度,还可以避免辅助掩膜图形130与对应的预设边缘121之间的距离过大,从而有利于缩小所需的量测范围。例如,辅助掩膜图形130与对应的预设边缘121之间的距离可以为50nm、100nm、500nm、1μm、1.5μm、2.5μm或者介于50nm-2.5um之间的任意数值。
示例性的,辅助掩膜图形130的延伸方向的长度可以大于或等于2μm,可以使得辅助掩膜图形130的延伸方向的长度较大,有利于量测窗口获取辅助掩膜图形130的更多感兴趣区域,以减少量测误差。例如,辅助掩膜图形130的延伸方向的长度可以为2μm、2.5μm、3μm、3.5μm、4μm或者大于2μm的任意数值。
示例性的,辅助掩膜图形130的沿预设方向的宽度(即图8中的b1和b2)可以大于或等于40nm,从而可以避免辅助掩膜图形130的宽度过低,从而可以降低辅助掩膜图形130的制备难度。例如,辅助掩膜图形130的宽度可以为40nm、45nm、50nm、55nm、60nm或者大于40nm的任意数值。
示例性的,沿预设方向,当主掩膜图形120的宽度(即图8中的w)大于或等于10μm时,主掩膜图形120的宽度较大,在该主掩膜图形120的预设边缘121处设置辅助掩膜图形130,并采用本公开实施例提供的相对量测法来获取主掩膜图形120的尺寸和位置时,可以大大缩小所需的量测范围,提高量测的效率和可行性,另外,还可以避免主掩膜图形120的宽度过大时无法直接测定主掩膜图形120而导致无法获取主掩膜图形120的位置和尺寸的现象。例如,主掩膜图形120沿预设方向的宽度可以为10μm、12μm、16μm、18μm、20μm或者大于10μm的任意数值。
示例性的,位置量测装置的精度(即位置精度)的范围可以为0.5nm-2nm,尺寸量测装置的精度(即尺寸精度)的范围可以为0.5nm-1nm,主掩膜图形120的位置和尺寸控制要求的范围均可以为20nm-50nm,需要满足主掩膜图形120的量测精度<控制要求*30%。其中,主掩膜图形120的量测精度=(2*位置精度^2+4*尺寸精度^2)^0.5=(2*2^2+4*1^2)^0.5=3.5nm,控制要求*30%=20*30%=6nm,3.5nm<6nm,即主掩膜图形120的量测精度满足小于控制要求*30%的要求。
示例性的,参见图7,在同一辅助掩膜图形130中,辅助掩膜图形130可以包括多个子辅助掩膜图形1301,从而可以增多辅助数据的数量,可以降低单个辅助数据的误差对主掩膜图形120的位置和尺寸的影响,以提高推算出的主掩膜图形120的位置和尺寸的可靠性。多个子辅助掩膜图形1301可以沿预设方向间隔设置。例如,子辅助掩膜图形1301的数量可以为2个、3个或4个及以上。当子辅助掩膜图形1301的数量为2个时,子辅助掩膜图形1301的数量较少,可以降低辅助掩膜图形130的制备难度,还可以避免子辅助掩膜图形1301的数量过多,避免需量测的辅助数据增多而导致辅助数据误差叠加,从而可以降低主掩膜图形120的位置和尺寸的结果误差。
以下对本公开实施例提供的主掩膜图形120的沿同一预设方向的位置和尺寸进行说明。
参见图8,,第一预设方向P1的计算原理和第二预设方向P2的计算原理类似。在计算主掩膜图形120的沿第一预设方向P1的位置和尺寸时,图8中的X方向可以为第一预设方向P1。在计算主掩膜图形120的沿第二预设方向P2的位置和尺寸时,X方向可以为第二预设方向P2。
沿预设方向(即方向X),两个预设边缘121处可以分别设置有第一辅助掩膜图形131和第二辅助掩膜图形132,且第一辅助掩膜图形131和第二辅助掩膜图形132沿预设方向对应设置。在第一辅助掩膜图形131至对应的第二辅助掩膜图形132的方向上(即方向X),与第一辅助掩膜图形131对应的预设边缘121可以具有位置坐标D1,与第二辅助掩膜图形132对应的预设边缘121可以具有位置坐标D2,第一辅助掩膜图形131的中心可以具有位置坐标X1,第二辅助掩膜图形132的中心可以具有位置坐标X2,主掩膜图形120的中心可以具有位置坐标T,D1、D2、X1、X2和T均可以位于同一坐标系内(例如,图8中的XY坐标系),主掩膜图形120可以具有宽度w,第一辅助掩膜图形131与对应的预设边缘121可以具有距离a1,第一辅助掩膜图形131可以具有宽度b1,第二辅助掩膜图形132与对应的预设边缘121可以具有距离a2,第二辅助掩膜图形132可以具有宽度b2。其中,X1、X2可以通过位置量测装置获取,a1、b1、a2、b2可以通过尺寸量测装置获取。
D1、D2和w可以满足公式w=D2-D1,
D1、D2和T可以满足公式T=(D1+D2)/2。
D1可以通过X1、a1、b1推算出,D2可以通过X2、a2、b2推算出,因此可以通过测定X1、X2、a1、b1、a2、b2等辅助数据,从而可以推算出主掩膜图形120的两个预设边缘121的位置坐标D1和D2,以推算出主掩膜图形120沿预设方向的中心的位置坐标T和宽度w。
示例性的,参见图2,当第一辅助掩膜图形131位于主掩膜图形120内时,D1、X1、a1和b1可以满足公式D1=X1-a1-b1/2,或,参见图8,当第一辅助掩膜图形131位于主掩膜图形120外时,D1、X1、a1和b1可以满足公式D1=X1+a1+b1/2。
示例性的,参见图3,当第二辅助掩膜图形132位于主掩膜图形120内时,D2、X2、a2和b2可以满足公式D2=X2+a2+b2/2,或,参见图8,当第二辅助掩膜图形132位于主掩膜图形120外时,D2、X2、a2和b2可以满足公式D2=X2-a2-b2/2。
其中,当第一辅助掩膜图形131位于主掩膜图形120内时,第二辅助掩膜图形132可以位于主掩膜图形120内,或者,第二辅助掩膜图形132可以位于主掩膜图形120外。当第一辅助掩膜图形131位于主掩膜图形120外时,第二辅助掩膜图形132可以位于主掩膜图形120内,或者,第二辅助掩膜图形132可以位于主掩膜图形120外。
例如,当第一辅助掩膜图形131和第二辅助掩膜图形132均位于主掩膜图形120外时,D1=X1+a1+b1/2,D2=X2-a2-b2/2。因此,w=D2-D1=X2-a2-b2/2-X1-a1-b1/2,另外,T=(D1+D2)/2=(X1+a1+b1/2+X2-a2-b2/2)/2。
在辅助掩膜图形130包括多个子辅助掩膜图形1301的实施方式中,可以将多个子辅助掩膜图形1301组成的辅助掩膜图形130看成一个整体。多个子辅助掩膜图形1301可以包括第一子辅助掩膜图形和第二子辅助掩膜图形,第一子辅助掩膜图形为最靠近对应的预设边缘121的子辅助掩膜图形1301,第二子辅助掩膜图形为最远离对应的预设边缘121的子辅助掩膜图形1301。辅助掩膜图形130的宽度可以等于多个子辅助掩膜图形1301的总宽度与每相邻两个子辅助掩膜图形1301的距离之和。辅助掩膜图形130与对应的预设边缘121之间的距离等于第一子辅助掩膜图形与对应的预设边缘121之间的距离。第一子辅助掩膜图形具有背离第二子辅助掩膜图形一侧的第一边缘,第二子辅助掩膜图形具有背离第一子辅助掩膜图形一侧的第二边缘,辅助掩膜图形130的中心可以为第一边缘和第二边缘之间的中心。
参见图9,以第一辅助掩膜图形131和第二辅助掩膜图形132中的子辅助掩膜图形1301均为2个为例,第一辅助掩膜图形131与对应的预设边缘121可以具有距离a1,第一辅助掩膜图形131可以具有宽度b1=d1+c1+d3,第二辅助掩膜图形132与对应的预设边缘121可以具有距离a2,第二辅助掩膜图形132可以具有宽度b2=d2+c2+d4。第一辅助掩膜图形131的中心可以具有位置坐标X1,第二辅助掩膜图形132的中心可以具有位置坐标X2。其中,X1、X2可以通过位置量测装置获取,a1、d1、c1、d3、a2、d2、c2、d4可以通过尺寸量测装置获取,从而可以推算出b1和b2。另外,由于D1可以通过X1、a1、b1推算出,D2可以通过X2、a2、b2推算出,主掩膜图形120沿预设方向的宽度w和中心的位置坐标T可以通过D1和D2推算出,其原理已经阐述,不再赘述。例如,当d1=d3时,b1=2d1+c1,b1/2=d1+c1/2,当d2=d4时,b2=2d2+c2,b2/2=d2+c2/2。
以下对本公开实施例提供的辅助掩膜图形130的尺寸进行说明。
掩膜版制备装置可以用于制备掩膜版100,参见图10,在制作掩膜版100时,可以先确定主掩膜图形120的边界位置(即预设边缘121的位置),然后,参见图11,在对应边界处插入辅助掩膜图形130。在完成掩膜版100制备后,获取两个辅助掩膜图形130的沿预设方向的宽度b1和b2、两个辅助掩膜图形130与对应的预设边缘的距离a1和a2、以及两个辅助掩膜图形130的中心的位置坐标X1和X2,a1、a2、b1、b2、X1和X2均为可直接量测的数据,被称为辅助数据。通过上述辅助数据推算后可以得出主掩膜图形120的预设边缘121的位置坐标,从而推算出主掩膜图形120的尺寸和位置信息。
示例性的,掩膜版制备装置的最小制作尺寸、尺寸量测装置的最小检测尺寸和位置量测装置的最小检测尺寸均可以小于辅助掩膜图形130的沿预设方向的宽度,从而可以保证辅助掩膜图形130可以被制备出来,还可以保证辅助掩膜图形130可以被尺寸量测装置和位置量测装置量测。
示例性的,尺寸量测装置的量测窗口尺寸和位置量测装置的量测窗口尺寸均可以大于辅助掩膜图形130的沿预设方向的宽度,从而保证辅助掩膜图形130可以被尺寸量测装置和位置量测装置量测。
示例性的,掩膜版制备装置的最小制作尺寸可以小于辅助掩膜图形130与对应的预设边缘121之间的距离,从而可以保证辅助掩膜图形130可以被制备出来。
示例性的,尺寸量测装置的量测窗口尺寸可以大于辅助掩膜图形130与对应的预设边缘121之间的距离,从而保证辅助掩膜图形130和对应的预设边缘121之间的距离可以被尺寸量测装置量测。
可以理解的是,在辅助掩膜图形130包括多个子辅助掩膜图形1301的实施方式中,子辅助掩膜图形1301的尺寸满足的范围可以与辅助掩膜图形130满足的尺寸范围相同,其原理与辅助掩膜图形130类似,不再赘述。
本公开实施例还提供一种半导体装置,半导体装置可以通过上述实施例中的掩膜版100制备而成。例如,半导体装置可以包括晶圆200。
例如,可以将掩膜版100应用于曝光装置中,通过曝光装置和掩膜版100的配合对晶圆200进行曝光和刻蚀工艺后,可以将主掩膜图形120转移至晶圆200上。
示例性的,该半导体装置可以应用于存储器件或非存储器件。存储器件可以包括例如动态随机存取存储器、静态随机存取存储器(Static Random Access Memory,简称SRAM)、快闪存储器、电可擦可编程只读存储器(Electrically Erasable ProgrammableRead-Only Memory,简称EEPROM)、相变随机存取存储器(Phase Change Random AccessMemory,简称PRAM)或磁阻随机存取存储器(Magnetores istive Random Access Memory,简称MRAM)。非存储器件可以是逻辑器件(例如微处理器、数字信号处理器或微型控制器)或与其类似的器件。
示例性的,参见图12,图中示出了曝光装置的投影透镜300。曝光装置的最小分辨率可以大于辅助掩膜图形130的沿预设方向的宽度,从而可以避免将辅助掩膜图形130转移至晶圆200上,辅助掩膜图形130不会对主掩膜图形120的转移产生影响,且辅助掩膜图形130不在晶圆200上产生图形缺陷,从而可以提高产品良率。
这里需要说明的是,本公开实施例涉及的数值和数值范围为近似值,受制造工艺的影响,可能会存在一定范围的误差,这部分误差本领域技术人员可以认为忽略不计。
最后应说明的是:以上各实施例仅用以说明本公开的技术方案,而非对其限制;尽管参照前述各实施例对本公开进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (10)
1.一种掩膜版,其特征在于,包括:基板、主掩膜图形和辅助掩膜图形,所述主掩膜图形和所述辅助掩膜图形均位于所述基板上,所述主掩膜图形的边缘包括沿预设方向间隔设置的两个预设边缘,各所述预设边缘均沿同一方向延伸,且所述预设边缘的延伸方向与所述预设方向相交;
两个所述预设边缘处均间隔设置有所述辅助掩膜图形,且所述辅助掩膜图形分别靠近对应的所述预设边缘设置,沿所述预设方向,所述辅助掩膜图形的宽度小于所述主掩膜图形的宽度。
2.根据权利要求1所述的掩膜版,其特征在于,与两个所述预设边缘对应的所述辅助掩膜图形分别为第一辅助掩膜图形和第二辅助掩膜图形,所述第一辅助掩膜图形和所述第二辅助掩膜图形均为至少一个,且一个所述第一辅助掩膜图形和一个所述第二辅助掩膜图形沿所述预设方向对应设置。
3.根据权利要求2所述的掩膜版,其特征在于,在所述第一辅助掩膜图形至对应的所述第二辅助掩膜图形的方向上,与所述第一辅助掩膜图形对应的所述预设边缘具有位置坐标D1,与所述第二辅助掩膜图形对应的所述预设边缘具有位置坐标D2,所述第一辅助掩膜图形的中心具有位置坐标X1,所述第二辅助掩膜图形的中心具有位置坐标X2,所述主掩膜图形的中心具有位置坐标T,所述D1、D2、X1、X2和T均位于同一坐标系内,所述主掩膜图形具有宽度w,所述第一辅助掩膜图形与对应的所述预设边缘具有距离a1,所述第一辅助掩膜图形具有宽度b1,所述第二辅助掩膜图形与对应的所述预设边缘具有距离a2,所述第二辅助掩膜图形具有宽度b2;
所述D1、所述D2和所述w满足公式w=D2-D1,所述D1、所述D2和所述T满足公式T=(D1+D2)/2;
当所述第一辅助掩膜图形位于所述主掩膜图形内时,所述D1、所述X1、所述a1和所述b1满足公式D1=X1-a1-b1/2,或,当所述第一辅助掩膜图形位于所述主掩膜图形外时,所述D1、所述X1、所述a1和所述b1满足公式D1=X1+a1+b1/2;
当所述第二辅助掩膜图形位于所述主掩膜图形内时,所述D2、所述X2、所述a2和所述b2满足公式D2=X2+a2+b2/2,或,当所述第二辅助掩膜图形位于所述主掩膜图形外时,所述D2、所述X2、所述a2和所述b2满足公式D2=X2-a2-b2/2。
4.根据权利要求2所述的掩膜版,其特征在于,所述第一辅助掩膜图形和所述第二辅助掩膜图形均为多个,多个所述第一辅助掩膜图形和多个所述第二辅助掩膜图形均沿对应的所述预设边缘的延伸方向间隔设置。
5.根据权利要求1-4任一所述的掩膜版,其特征在于,在同一所述辅助掩膜图形中,所述辅助掩膜图形包括多个子辅助掩膜图形,多个所述子辅助掩膜图形沿所述预设方向间隔设置。
6.根据权利要求1-4任一所述的掩膜版,其特征在于,所述预设方向包括相交的第一预设方向和第二预设方向;
所述预设边缘包括沿所述第一预设方向间隔设置的两个第一预设边缘,两个所述第一预设边缘处均间隔设置有所述辅助掩膜图形;和/或,
所述预设边缘包括沿所述第二预设方向间隔设置的两个第二预设边缘,两个所述第二预设边缘处均间隔设置有所述辅助掩膜图形。
7.根据权利要求1-4任一所述的掩膜版,其特征在于,至少一个所述辅助掩膜图形位于所述主掩膜图形外,位于所述主掩膜图形外的所述辅助掩膜图形与所述主掩膜图形均为遮光图形或透光图形;
和/或,至少一个所述辅助掩膜图形位于所述主掩膜图形内,位于所述主掩膜图形内的所述辅助掩膜图形与所述主掩膜图形中的一者为遮光图形,另一者为透光图形。
8.根据权利要求1-4任一所述的掩膜版,其特征在于,所述辅助掩膜图形靠近对应的所述预设边缘的延伸方向的端部和/或中部设置;
和/或,所述辅助掩膜图形的延伸方向与对应的所述预设边缘的延伸方向相同。
9.根据权利要求1-4任一所述的掩膜版,其特征在于,
沿所述预设方向,所述主掩膜图形的宽度大于或等于10μm;
和/或,所述辅助掩膜图形的延伸方向的长度大于所述辅助掩膜图形的沿所述预设方向的宽度;
和/或,所述辅助掩膜图形的延伸方向的长度大于或等于2μm;
和/或,所述辅助掩膜图形的沿所述预设方向的宽度大于或等于40nm。
10.一种半导体装置,其特征在于,通过上述权利要求1-9任一所述的掩膜版制得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310858374.6A CN116774516A (zh) | 2023-07-12 | 2023-07-12 | 掩膜版和半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310858374.6A CN116774516A (zh) | 2023-07-12 | 2023-07-12 | 掩膜版和半导体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116774516A true CN116774516A (zh) | 2023-09-19 |
Family
ID=87985932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310858374.6A Pending CN116774516A (zh) | 2023-07-12 | 2023-07-12 | 掩膜版和半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116774516A (zh) |
-
2023
- 2023-07-12 CN CN202310858374.6A patent/CN116774516A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
CN109828440B (zh) | 基于衍射的套刻标识以及套刻误差测量方法 | |
JP5623033B2 (ja) | 半導体装置、リソグラフィ方法、及び半導体装置の製造方法 | |
US20090246709A1 (en) | Manufacturing method of semiconductor device | |
JP2009510770A (ja) | オーバーレイ精度とパターン配置誤差とを同時に測定する方法 | |
US7842439B2 (en) | Calibration of optical line shortening measurements | |
CN113534626A (zh) | 用于套刻精度测量的标记系统及量测方法 | |
CN111240162B (zh) | 改善光刻机对准的方法 | |
US7939224B2 (en) | Mask with registration marks and method of fabricating integrated circuits | |
TW200832090A (en) | In-line overlay measurement using charged particle beam system | |
CN113555345A (zh) | 半导体标记及其形成方法 | |
CN116203808B (zh) | 套刻误差的量测方法及套刻标记 | |
KR101218498B1 (ko) | 노광용 마스크, 그 제조 방법 및 반도체 장치의 제조 방법 | |
CN116774516A (zh) | 掩膜版和半导体装置 | |
JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
JP2002190442A (ja) | 校正用プレート、校正用プレート生成方法、及び半導体装置の製造方法 | |
CN105093819A (zh) | 光掩模的制造方法以及光掩模基板 | |
WO2021164608A1 (zh) | 应用于半导体光刻工艺中的掩膜版及光刻工艺方法 | |
US20070281218A1 (en) | Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density | |
JP2000306822A (ja) | 半導体装置の製造方法 | |
US8057966B2 (en) | Manufacturing method of photomask for multiple exposure and semiconductor device manufacturing method using above photomask | |
CN112582324B (zh) | 一种标记及其制作方法 | |
CN117111398B (zh) | 光罩制程偏差的监控方法及监控系统 | |
KR100924334B1 (ko) | 얼라인 및 라이트 캘리브레이션을 위한 보정 패턴 | |
CN118068657A (zh) | 衡量光刻图形圆整度的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |