CN113555345A - 半导体标记及其形成方法 - Google Patents
半导体标记及其形成方法 Download PDFInfo
- Publication number
- CN113555345A CN113555345A CN202010325831.1A CN202010325831A CN113555345A CN 113555345 A CN113555345 A CN 113555345A CN 202010325831 A CN202010325831 A CN 202010325831A CN 113555345 A CN113555345 A CN 113555345A
- Authority
- CN
- China
- Prior art keywords
- pattern
- sub
- layer
- mark
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 112
- 238000002310 reflectometry Methods 0.000 claims abstract description 16
- 239000003550 marker Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 23
- 230000008033 biological extinction Effects 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000000101 transmission high energy electron diffraction Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 164
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical class [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种本发明的半导体标记及其形成方法，所述半导体标记包括：前层标记，所述前层标记包括第一图形和第二图形，所述第二图形位于相邻的所述第一图形之间，所述第一图形与所述第二图形的材料性质不同。由于本发明中半导体标记中的前层标记中第一图形和第二图形的材料性质不同，进行测量时，所述第一图形和第二图形对测量光的反射率是不同的，因而提高了测量时获得的第一图形和第二图形的图像对比度，使得第一图形和第二图形的位置和边界得以清楚的确认，从而使得前层标记的测量更加精确。
Description
技术领域
本发明涉及半导体制作领域，尤其涉及一种半导体标记及其形成方法。
背景技术
在现代集成电路制造过程中，需要将不同的掩膜图形重叠在圆片上，光刻工序是半导体生产中形成掩膜图形的过程，为保证产品的性能，每一层的掩膜图形都需要精确对准。为保证掩膜图形的对准效果，需要提高光刻机曝光时晶圆上的前层对准标记以及晶圆曝光之后的前层套刻标记的测量精度。
随着集成电路(IC)工艺的迅速发展，关键尺寸(CD)的微缩，芯片的制作工艺越来越复杂，例如使用的牺牲掩膜层越来越厚，牺牲掩膜层的叠层数目越来越多，这些因素使得前层标记的测量图像变的不清晰，导致无法获得前层标记的准确位置和边界，进而影响测量精度。
发明内容
本发明所要解决的技术问题为提高光刻机曝光时晶圆上的前层对准标记以及曝光之后的前层套刻标记的测量精度。
本发明提供了一种半导体标记，其特征在于，包括：
前层标记，所述前层标记包括第一图形和第二图形，所述第二图形位于相邻的所述第一图形之间，所述第一图形与所述第二图形的材料性质不同。
可选的，所述第一图形包括若干第一子图形和若干第二子图形；所述第一子图形和所述第二子图形的材料性质不同。
可选的，所述第一子图形、所述第二子图形和所述第二图形的材料性质均不同。
可选的，所述材料性质包括材料的折射率和/或材料的消光系数。
可选的，所述第一图形的材料的反射率与所述第二图形的材料的反射率之比大于1.2，或者所述第二图形的材料的反射率与所述第一图形的材料的反射率之比大于1.2。
可选的，所述第一子图形和所述第二子图形为单一结构图形，所述第二图形为复合结构图形。
可选的，所述第一子图形的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅中的任一种，所述第二子图形的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅中的任一种。
可选的，所述复合结构图形包括金属氮化物层、金属氧化物层、金属硅化物层中任一种和金属层的组合层。
可选的，所述金属的厚度至少为所述第一子图形或所述第二子图形高度的40％-90％。
可选的，所述第一图形的尺寸大于所述第二图形的尺寸，所述若干第一子图形等间距分布，并且所述第一子图形的尺寸相同，所述若干第二子图形等间距分布，并且所述第二子图形的尺寸相同，所述第一子图形的尺寸和所述第二子图形的尺寸均小于所述第二图形的尺寸。
可选的，所述第一子图形的尺寸为所述第二子图形的尺寸的1/3-3/4。
可选的，所述前层标记包括光刻机曝光时晶圆上的前层对准标记或晶圆曝光后的前层套刻标记。
本发明还提供了一种半导体标记的形成方法，包括：
提供基底；
在所述基底上形成前层标记，所述前层标记包括第一图形和第二图形，所述第二图形位于相邻的所述第一图形之间，所述第一图形与所述第二图形的材料性质不同。
可选的，所述第一图形的形成方法包括：在所述基底上形成第一材料层；刻蚀所述第一材料层，形成若干第一凹槽和所述第一凹槽之间的若干凸起，所述凸起形成第一子图形；在所述第一凹槽中填充第二材料层形成第二子图形；所述第一子图形和所述第二子图形构成所述第一图形。
可选的，所述第一子图形的尺寸为所述第二子图形的尺寸的1/3-3/4。
可选的，还包括：在形成所述第二子图形之后去除所述凸起；在去除的所述凸起位置填充第三材料层形成第一子图形。
可选的，所述第二图形的形成方法包括：在所述基底上的第一材料层中形成第二凹槽，所述第二凹槽的尺寸大于所述第一凹槽和所述凸起的尺寸；在所述第二凹槽中填充第四材料层。
可选的，所述第四材料层包括金属氮化物层、金属氧化物层、金属硅化物层中任一种和金属层的组合层，所述金属层的厚度至少为所述第一子图形或所述第二子图形高度的40％-90％。
可选的，利用SADP工艺在所述第一材料层中形成所述第一凹槽和所述第二凹槽。
与现有技术相比，本发明技术方案具有以下优点：
本发明的半导体标记，包括：前层标记，所述前层标记包括第一图形和第二图形，所述第二图形位于相邻的所述第一图形之间，所述第一图形与所述第二图形的材料性质不同。由于本发明中半导体标记中的前层标记中第一图形和第二图形的材料性质不同，进行测量时，所述第一图形和第二图形对测量光的反射率是不同的，因而提高了测量时获得的第一图形和第二图形图像对比度，使得第一图形和第二图形的位置和边界得以清楚的确认，从而使得前层标记的测量更加精确。
附图说明
图1-2为本发明一实施例半导体标记的结构示意图；
图3为本发明另一实施例半导体标记的结构示意图；
图4为本发明另一实施例半导体标记的结构示意图；
图5-图11为本发明实施例半导体标记形成过程的结构示意图。
具体实施方式
本发明提供了一种半导体标记及其形成方法，所述半导体标记包括：前层标记，所述前层标记包括第一图形和第二图形，所述第二图形位于相邻的所述第一图形之间，所述第一图形与所述第二图形的材料性质不同。由于本发明的半导体标记中的前层标记中第一图形和第二图形的材料性质不同，进行测量时，所述第一图形和第二图形对测量光的反射率是不同的，因而提高了测量时获得的第一图形和第二图形的图像对比度，使得第一图形和第二图形的位置和边界得以清楚的确认，从而提高了前层标记的测量精度。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。
图1-2为本发明一实施例半导体标记的结构示意图；图3为本发明另一实施例半导体标记的结构示意图；图4为本发明另一实施例半导体标记的结构示意图；图5-11为本发明实施例半导体标记形成过程的结构示意图。
参考图1和图2，图2为图1沿切割线AB方向的剖面结构示意图，本发明一实施例提供了一种半导体标记，包括：
前层标记11，所述前层标记11包括第一图形111和第二图形112，所述第二图形112位于相邻的所述第一图形111之间，所述第一图形111与所述第二图形112的材料性质不同。
所述半导体标记形成在基底上，在一实施例中，所述前层标记11为晶圆曝光后的前层套刻标记，所述半导体标记还包括与前层标记11对应的当层标记12，所述当层标记12位于所述前层标记11上方。具体的，在基底上先形成第一材料层，在所述第一材料层上形成第一光刻胶层，对所述第一光刻胶层进行第一(前层)光刻工艺，形成图形化的第一光刻胶层，以所述图形化的第一光刻胶层为掩膜对所述第一材料层进行刻蚀，在第一材料层中形成前层标记12，在第一材料层上形成第二材料层，在所述第二材料层上形成第二光刻胶层，对所述第二光刻胶层进行第二(当层)光刻工艺，在所述第二光刻胶层中形成当层标记12，所述当层标记12位于前层标记11上方。所述当层标记12与前层标记11共同组成前层和当层的套刻标记，通过测量所述套刻标记中所述当层标记12相对于所述前层标记11之间的位置偏移量获得当层光刻与前层光刻之间的套刻误差。在其他实施例中，所述前层标记11为光刻机曝光时晶圆上的前层对准标记，所述前层对准标记用于所述光刻机对所述晶圆的定位。
所述基底可以为半导体衬底，所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。在其他实施例中，所述基底也可以包括半导体衬底和位于半导体衬底上的至少一层介质层。
所述第一图形111的数量至少为2个，所述第二图形112的数量至少为1个，相邻两个第一图形111之间具有一个第二图形。本实施例中，仅以图1中所示的前层标记11包括3个第一图形111和2个第二图形112作为示例进行说明。在其他实施例中，所述第一图形111和第二图形112可以为其他数量。
所述第一图形111和第二图形112的材料性质不同，所述材料性质包括材料的折射率和/或材料的消光系数。具体的实施例，所述第一图形111的折射率与所述第二图形112的折射率不同，或者所述第一图形111的消光系数与所述第二图形112的消光系数不同，或者所述第一图形111的折射率和消光系数与所述第二图形112的折射率和消光系数均不同。具体的，所述第一图形111的折射率范围为1-2，所述第一图形111的消光系数范围为0.2-0.8；所述第二图形112的折射率范围为0-0.4，所述第二图形112的消光系数范围为1-3。在半导体制作工艺中，所述前层标记11会被后续形成的介质层或者材料层所覆盖，由于本发明中半导体标记中的前层标记11中第一图形111和第二图形112的材料性质不同，进行测量时，所述第一图形111和第二图形112对测量光的反射率是不同的，因而提高了测量时获得的第一图形和第二图形的图像对比度，使得第一图形和第二图形的位置和边界得以清楚的确认，避免了测量时介质层或者材料层对前层标记11位置精度的影响，进而提高前层标记11的测量精度。
在一实施例中，所述第一图形111的材料的反射率与所述第二图形112的材料的反射率之比大于1.2，或者所述第二图形112的材料的反射率与所述第一图形111的材料的反射率之比大于1.2，从而使得测量时获得的第一图形111和第二图形112的图像具有较高的对比度。
本实施例中，所述第一图形111包括若干第一子图形114和若干第二子图形113；所述第一子图形114和所述第二子图形113的材料性质不同。
在一具体的实施例中，所述第一子图形114、所述第二子图形113和所述第二图形112的材料性质均不同。所述材料性质包括材料的折射率和/或材料的消光系数。具体的，可以通过使得所述第一子图形114、所述第二子图形113和所述第二图形112采用不同的材料，使得所述第一子图形114、所述第二子图形113和所述第二图形112的材料性质均不同。在一示例中，所述第一子图形114和所述第二子图形113的折射率范围为1-2，所述第一子图形114和所述第二子图形113的消光系数范围为0.2-0.8；所述第二图形112的折射率范围为0-0.4，所述第二图形112的消光系数范围为1-3。例如，所述第一子图形114的折射率范围为1.5，所述第一子图形114的消光系数范围为0.2；所述第二子图形113的折射率范围为2，所述第二子图形113的消光系数范围为0.6；所述第二图形112的折射率范围为0.4，所述第二图形112的消光系数范围为2.4。如此设置，可以增强第一图形111反射的衍射级次的光强，同时增加第一图形111和第二图形112的成像对比度，提高前层标记的测量精确。
在一实施例中，所述第一子图形114的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅中的任一种，所述第二子图形113的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅中的任一种。
在一实施例中，所述第一子图形114和所述第二子图形113为单一结构图形(单层结构)，所述第二图形112为复合结构图形(多层堆叠结构)或者单一结构图形。具体的，如图3所示，所述第一子图形114可以为单层的氧化硅层，所述第二子图形113可以为单层的氮化硅层，所述复合结构图形(第二图形112)包括金属氮化物层、金属氧化物层、金属硅化物层中任一种和金属层的组合层，所述金属层包括W、Al、Cu、Ti、Ag、Au、Pt或Ni层。例如，所述复合结构图形(第二图形112)可以为金属氮化物层201和金属层202的双层堆叠结构，具体可以为氮化钛层和金属钨层的双层堆叠结构。
在一实施例中，所述第二图形112为复合结构图形，所述复合结构图形(第二图形112)包括金属氮化物层、金属氧化物层、金属硅化物层中任一种和金属层的组合层，所述组合层(第二图形112)中金属层202的厚度至少为所述第一子图形114或所述第二子图形113高度的40％-90％，以使得获得第一图形111和第二图形112的图像对比度比较明显。例如，所述金属层202的厚度为所述第一子图形114或所述第二子图形113高度的45％、55％、65％、75％、85％等。具体的，所述第一子图形114的材料为氧化硅，所述第二子图形113的材料为氮化硅，所述金属层202为金属钨层，所述金属钨层的厚度为所述第一子图形114或所述第二子图形113高度的75％，此时可以增大所述第一图形111和所述第二图形112测量时的图像对比度。
在一实施例中，所述第一图形111的尺寸S1大于所述第二图形112的尺寸S2，所述若干第一子图形114等间距分布，并且所述第一子图形114的尺寸d1相同，所述若干第二子图形113等间距分布，并且所述第二子图形113的尺寸d2相同，所述第一子图形114的尺寸d1和所述第二子图形113的尺寸d2均小于所述第二图形112的尺寸S2。具体的，所述第一子图形的尺寸或所述第二子图形的尺寸与芯片内部区域的特征尺寸相同，使得所述第一图形的量测结果更接近芯片内部区域的真实情况。所述芯片内部区域的特征尺寸可以为所述第一图形所在的光刻层中芯片内部图形的最小特征尺寸。所述第一子图形和所述第二子图形可以采用和所述芯片内部图形相同的工艺，并且在同一工艺步骤中完成，以有利于所述第一子图形和所述第二子图形的形成工艺和所述芯片内部图形的形成工艺相兼容，减少工艺成本。
在另一实施例中，所述第一子图形114的尺寸d1为所述第二子图形113的尺寸d2的1/3-3/4，如5/12，6/12，7/12等。在一实施例中，所述第二子图形113的尺寸d2为15nm-45nm。具体的，所述第二子图形113的尺寸d2为30nm，所述第一子图形114的尺寸d1为15nm。如此设置，可以增强前层标记反射的衍射级次的光强，在利用所述前层标记的衍射光进行量测时可以增大所述前层标记的测量精确。
本发明另一实施例中，请参考图4，所述半导体标记包括四个子半导体标记13，四个子半导体标记13呈四方格排布，相邻的两个子半导体标记13在排布方向上相差90度，每一组半导体标记13包括前层标记11和位于前层标记11上方的当层标记12。具体描述请参考前述实施例相应部分的描述，在此不再赘述。通过上述组合半导体标记，可以同时对多个方向上的误差进行测量。
本发明另一实施例还提供了一种半导体标记的形成方法，包括步骤，
提供基底；
在所述基底上形成前层标记，所述前层标记包括第一图形和第二图形，所述第二图形位于相邻的所述第一图形之间，所述第一图形与所述第二图形的材料性质不同。
下面结合附图5-11对前述过程进行详细描述。
参考图5，提供基底101；在所述基底101上形成第一材料层102。
所述基底101可以为半导体衬底，所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。在其他实施例中，所述基底101也可以包括半导体衬底和位于半导体衬底上的至少一层介质层。
所述第一材料层102后续用于形成第一图形中的第一子图形。所述第一材料层102的材料可以为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅中的任一种。本实施例中，所述第一材料层102的材料为氧化硅。
本实施例中形成前层标记的过程中采用自对准双重成像技术(SADP，Self-aligned Double Patterning)，以形成特征尺寸较小的第一子图形和第二子图形。继续参考图5，所述第一材料层102表面上还形成有若干分立的牺牲层结构103，所述牺牲层结构103的材料可以为多晶硅，无定型硅、光刻胶或其他合适的牺牲材料。
参考图6，形成覆盖所述牺牲层结构103和第一材料层表面的侧墙材料层104。通过化学气相沉积工艺或原子层沉积等方法形成所述侧墙材料层104，所述侧墙材料层104可以为氮化硅或其他合适的材料。
参考图7，刻蚀所述侧墙材料层104(参考图6)，在所述牺牲层结构103的侧壁形成侧墙105。
参考图8，去除所述牺牲层结构103(参考图7)，剩余的侧墙105作为后续刻蚀第一材料层102时的图形掩膜。
参考图9，以所述侧墙105(参考图8)为掩膜，刻蚀所述第一材料层102(参考图8)，形成若干第一凹槽106和所述第一凹槽106之间的若干凸起，所述凸起形成第一子图形114。
所述第一凹槽106中后续形成第二子图形。本实施例中，刻蚀所述第一材料层102时，同时会形成第二凹槽107，所述第二凹槽107的尺寸大于第一凹槽106和所述凸起(第一子图形114)的尺寸，所述第二凹槽107中后续形成第二图形。本实施例中，所述第一凹槽106和第二凹槽107在同一工艺步骤中形成，在其他实施例中，所述第一凹槽106和第二凹槽107可以通过不同的步骤形成，比如先形成第一凹槽106，后形成第二凹槽107。
在一实施例中，刻蚀所述第一材料层形成第一凹槽106时，可以同时去除所述侧墙105。在其他实施例中，所述侧墙105也可以在形成第一凹槽106后采用额外的刻蚀工艺去除，或者在后续形成第二子图形113时，通过化学机械研磨工艺去除。
参考图10，在所述第一凹槽106(参考图9)中填充第二材料层形成第二子图形113，所述第一子图形114和第二子图形113构成第一图形。
在一实施例中，所述第一子图形的尺寸为所述第二子图形的尺寸的1/3-3/4。
所述第一材料层与第一材料层的材料不同，以使得形成第二子图形113与第一子图形114的性质不同。在一实施例中，所述第二材料层包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅中的任一种。本实施例中，所述第二材料层的材料为氮化硅。
在一实施例中，所述第二子图形113的形成过程包括：在所述第一凹槽106(参考图9)中和第一子图形114表面形成第二材料层，所述第二材料层填充满所述第一凹槽；采用化学机械研磨工艺去除高于所述第一子图形114顶部表面的第二材料层，在所述第一凹槽中形成第二子图形113。
在一实施例中，在形成第二子图形后，去除第二凹槽107中的第二材料层。
在其他实施例中，在形成所述第二子图形113之后去除所述凸起；在去除的所述凸起位置填充第三材料层形成第一子图形114。
参考图11，在所述第二凹槽107(参考图10)中填充第四材料层，形成第二图形112。
在一实施例中，所述第四材料层包括金属氮化物层、金属氧化物层、金属硅化物层中任一种和金属层的组合层，所述金属层的厚度至少为所述第一子图形或所述第二子图形高度的40％-90％。所述第二图形112的形成步骤可以与金属连线或金属层的工艺相兼容。具体的，所述基底可以包括半导体标记区域和芯片内部区域，所述半导体标记区域用于形成半导体标记，所述芯片内部区域用于形成半导体器件，所述半导体器件包括金属连线或金属层，本实施例中，在芯片内部区域形成金属连线或金属层时，在所述第二凹槽107中形成第二图形。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (19)
1.一种半导体标记，其特征在于，包括：
前层标记，所述前层标记包括第一图形和第二图形，所述第二图形位于相邻的所述第一图形之间，所述第一图形与所述第二图形的材料性质不同。
2.如权利要求1所述的半导体标记，其特征在于，所述第一图形包括若干第一子图形和若干第二子图形；所述第一子图形和所述第二子图形的材料性质不同。
3.如权利要求2所述的半导体标记，其特征在于，所述第一子图形、所述第二子图形和所述第二图形的材料性质均不同。
4.如权利要求3所述的半导体标记，其特征在于，所述材料性质包括材料的折射率和/或材料的消光系数。
5.如权利要求1所述的半导体标记，其特征在于，所述第一图形的材料的反射率与所述第二图形的材料的反射率之比大于1.2，或者所述第二图形的材料的反射率与所述第一图形的材料的反射率之比大于1.2。
6.如权利要求4所述的半导体标记，其特征在于，所述第一子图形和所述第二子图形为单一结构图形，所述第二图形为复合结构图形。
7.如权利要求6所述的半导体标记，其特征在于，所述第一子图形的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅中的任一种，所述第二子图形的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、碳、掺硼的氧化硅、掺磷的氧化硅中的任一种。
8.如权利要求7所述的半导体标记，其特征在于，所述复合结构图形包括金属氮化物层、金属氧化物层、金属硅化物层中任一种和金属层的组合层。
9.如权利要求8所述的半导体标记，其特征在于，所述金属的厚度至少为所述第一子图形或所述第二子图形高度的40％-90％。
10.如权利要求6所述的半导体标记，其特征在于，所述第一图形的尺寸大于所述第二图形的尺寸，所述若干第一子图形等间距分布，并且所述第一子图形的尺寸相同，所述若干第二子图形等间距分布，并且所述第二子图形的尺寸相同，所述第一子图形的尺寸和所述第二子图形的尺寸均小于所述第二图形的尺寸。
11.如权利要求10所述的半导体标记，其特征在于，所述第一子图形的尺寸为所述第二子图形的尺寸的1/3-3/4。
12.如权利要求1-11任一项所述的半导体标记，其特征在于，所述前层标记包括光刻机曝光时晶圆上的前层对准标记或晶圆曝光后的前层套刻标记。
13.一种半导体标记的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成前层标记，所述前层标记包括第一图形和第二图形，所述第二图形位于相邻的所述第一图形之间，所述第一图形与所述第二图形的材料性质不同。
14.如权利要求13所述的半导体标记的形成方法，其特征在于，所述第一图形的形成方法包括：
在所述基底上形成第一材料层；
刻蚀所述第一材料层，形成若干第一凹槽和所述第一凹槽之间的若干凸起，所述凸起形成第一子图形；
在所述第一凹槽中填充第二材料层形成第二子图形；
所述第一子图形和所述第二子图形构成所述第一图形。
15.如权利要求14所述的半导体标记的形成方法，其特征在于，所述第一子图形的尺寸为所述第二子图形的尺寸的1/3-3/4。
16.如权利要求14所述的半导体标记的形成方法，其特征在于，还包括：
在形成所述第二子图形之后去除所述凸起；
在去除的所述凸起位置填充第三材料层形成第一子图形。
17.如权利要求15所述的半导体标记的形成方法，其特征在于，所述第二图形的形成方法包括：
在所述基底上的第一材料层中形成第二凹槽，所述第二凹槽的尺寸大于所述第一凹槽和所述凸起的尺寸；
在所述第二凹槽中填充第四材料层。
18.如权利要求17所述的半导体标记的形成方法，其特征在于，所述第四材料层包括金属氮化物层、金属氧化物层、金属硅化物层中任一种和金属层的组合层，所述金属层的厚度至少为所述第一子图形或所述第二子图形高度的40％-90％。
19.如权利要求17所述的半导体标记的形成方法，其特征在于，利用SADP工艺在所述第一材料层中形成所述第一凹槽和所述第二凹槽。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010325831.1A CN113555345B (zh) | 2020-04-23 | 2020-04-23 | 半导体标记及其形成方法 |
| US17/431,756 US20230122820A1 (en) | 2020-04-23 | 2021-03-09 | Semiconductor marks and forming methods thereof |
| PCT/CN2021/079668 WO2021213032A1 (zh) | 2020-04-23 | 2021-03-09 | 半导体标记及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010325831.1A CN113555345B (zh) | 2020-04-23 | 2020-04-23 | 半导体标记及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113555345A true CN113555345A (zh) | 2021-10-26 |
| CN113555345B CN113555345B (zh) | 2024-02-06 |
Family
ID=78101014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010325831.1A Active CN113555345B (zh) | 2020-04-23 | 2020-04-23 | 半导体标记及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230122820A1 (zh) |
| CN (1) | CN113555345B (zh) |
| WO (1) | WO2021213032A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114577151A (zh) * | 2022-03-16 | 2022-06-03 | 长江存储科技有限责任公司 | 厚度测量方法及装置 |
| CN115390374A (zh) * | 2022-11-01 | 2022-11-25 | 睿力集成电路有限公司 | 套刻误差的量测方法以及控制半导体制造过程的方法 |
| CN117577633A (zh) * | 2024-01-15 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 套刻标记及测量方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528372A (en) * | 1990-03-12 | 1996-06-18 | Fujitsu Limited | Alignment mark, laser trimmer and semiconductor device manufacturing process |
| WO2001027979A1 (fr) * | 1999-10-15 | 2001-04-19 | Nikon Corporation | Tranche de reference pour controle de la precision, dispositif d'alignement et son procede de fabrication |
| EP1260870A1 (en) * | 2001-05-23 | 2002-11-27 | ASML Netherlands B.V. | Alignment mark |
| CN1445819A (zh) * | 2002-03-17 | 2003-10-01 | 联华电子股份有限公司 | 用于测量多层重叠对准精确度的重叠游标图案及测量方法 |
| CN1577835A (zh) * | 2003-06-27 | 2005-02-09 | 株式会社瑞萨科技 | 具有位置对照用标记的半导体器件 |
| US20090096116A1 (en) * | 2007-10-16 | 2009-04-16 | Macronix International Co., Ltd. | Alignment mark and mehtod for forming the same |
| CN101510548A (zh) * | 2008-02-14 | 2009-08-19 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| CN101593744A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 套刻对准标记及其制作方法 |
| JP2010272629A (ja) * | 2009-05-20 | 2010-12-02 | Elpida Memory Inc | 重ね合わせ測定マーク及びパターン形成方法 |
| CN103917920A (zh) * | 2011-10-20 | 2014-07-09 | Asml荷兰有限公司 | 光刻设备和方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100526995C (zh) * | 2007-08-31 | 2009-08-12 | 上海微电子装备有限公司 | 一种用于光刻机对准的标记以及使用该标记的对准方法 |
| CN204303805U (zh) * | 2014-10-10 | 2015-04-29 | 中芯国际集成电路制造(北京)有限公司 | 一种基于二维衍射的套刻精度量测结构 |
-
2020
- 2020-04-23 CN CN202010325831.1A patent/CN113555345B/zh active Active
-
2021
- 2021-03-09 WO PCT/CN2021/079668 patent/WO2021213032A1/zh active Application Filing
- 2021-03-09 US US17/431,756 patent/US20230122820A1/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528372A (en) * | 1990-03-12 | 1996-06-18 | Fujitsu Limited | Alignment mark, laser trimmer and semiconductor device manufacturing process |
| WO2001027979A1 (fr) * | 1999-10-15 | 2001-04-19 | Nikon Corporation | Tranche de reference pour controle de la precision, dispositif d'alignement et son procede de fabrication |
| EP1260870A1 (en) * | 2001-05-23 | 2002-11-27 | ASML Netherlands B.V. | Alignment mark |
| CN1445819A (zh) * | 2002-03-17 | 2003-10-01 | 联华电子股份有限公司 | 用于测量多层重叠对准精确度的重叠游标图案及测量方法 |
| CN1577835A (zh) * | 2003-06-27 | 2005-02-09 | 株式会社瑞萨科技 | 具有位置对照用标记的半导体器件 |
| US20090096116A1 (en) * | 2007-10-16 | 2009-04-16 | Macronix International Co., Ltd. | Alignment mark and mehtod for forming the same |
| CN101510548A (zh) * | 2008-02-14 | 2009-08-19 | 株式会社瑞萨科技 | 半导体器件及其制造方法 |
| CN101593744A (zh) * | 2008-05-29 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 套刻对准标记及其制作方法 |
| JP2010272629A (ja) * | 2009-05-20 | 2010-12-02 | Elpida Memory Inc | 重ね合わせ測定マーク及びパターン形成方法 |
| CN103917920A (zh) * | 2011-10-20 | 2014-07-09 | Asml荷兰有限公司 | 光刻设备和方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114577151A (zh) * | 2022-03-16 | 2022-06-03 | 长江存储科技有限责任公司 | 厚度测量方法及装置 |
| CN114577151B (zh) * | 2022-03-16 | 2023-09-12 | 长江存储科技有限责任公司 | 厚度测量方法及装置 |
| CN115390374A (zh) * | 2022-11-01 | 2022-11-25 | 睿力集成电路有限公司 | 套刻误差的量测方法以及控制半导体制造过程的方法 |
| CN117577633A (zh) * | 2024-01-15 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 套刻标记及测量方法 |
| CN117577633B (zh) * | 2024-01-15 | 2024-04-05 | 合肥晶合集成电路股份有限公司 | 套刻标记及测量方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113555345B (zh) | 2024-02-06 |
| WO2021213032A1 (zh) | 2021-10-28 |
| US20230122820A1 (en) | 2023-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113555345B (zh) | 半导体标记及其形成方法 | |
| KR100562189B1 (ko) | Ｃｍｐ 마무리된 다마신 표면상의 리소그래피 정렬 및오버레이 측정마크의 디자인 | |
| US11043460B2 (en) | Measurement method of overlay mark structure | |
| KR101541609B1 (ko) | 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법 | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| KR100787941B1 (ko) | 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법 | |
| US7427774B1 (en) | Targets for measurements in semiconductor devices | |
| US20070194466A1 (en) | Overlay measurement mark and pattern formation method for the same | |
| US10833022B2 (en) | Structure and method to improve overlay performance in semiconductor devices | |
| CN112018082B (zh) | 套刻对准标记的制备方法及其结构 | |
| JP4860023B2 (ja) | フォトマスク | |
| CN113035732B (zh) | 三维存储器及三维存储器台阶区域的形成方法 | |
| WO2023035658A1 (zh) | 半导体结构及其制作方法、存储器 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| US7094662B2 (en) | Overlay mark and method of fabricating the same | |
| WO2023035520A1 (zh) | 半导体结构及其制作方法、存储器 | |
| CN112510016B (zh) | 半导体器件及其制造方法 | |
| CN219642834U (zh) | 半导体器件 | |
| CN113809047B (zh) | 半导体结构及其制备方法 | |
| JP2001201844A (ja) | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 | |
| WO2024077801A1 (zh) | 套刻标记检查方法及设备 | |
| JP3362717B2 (ja) | 半導体装置およびその製造方法 | |
| KR20090121562A (ko) | 반도체 소자의 오버레이 패턴 및 그의 제조 방법 | |
| CN116206954A (zh) | 半导体装置及其制造方法 | |
| KR100734079B1 (ko) | 리소그라피 공정에서의 오버레이 측정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |