KR20090121562A - 반도체 소자의 오버레이 패턴 및 그의 제조 방법 - Google Patents

반도체 소자의 오버레이 패턴 및 그의 제조 방법 Download PDF

Info

Publication number
KR20090121562A
KR20090121562A KR1020080047528A KR20080047528A KR20090121562A KR 20090121562 A KR20090121562 A KR 20090121562A KR 1020080047528 A KR1020080047528 A KR 1020080047528A KR 20080047528 A KR20080047528 A KR 20080047528A KR 20090121562 A KR20090121562 A KR 20090121562A
Authority
KR
South Korea
Prior art keywords
box
pattern
patterns
semiconductor device
overlay
Prior art date
Application number
KR1020080047528A
Other languages
English (en)
Inventor
김종훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080047528A priority Critical patent/KR20090121562A/ko
Publication of KR20090121562A publication Critical patent/KR20090121562A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 오버레이 패턴에 있어서, 반도체 소자의 상부에 형성된 아웃 박스(out box), 아웃 박스의 상부에 형성된 다수개의 인 박스(in box) 패턴들을 포함하는 반도체 소자의 오버레이 패턴으로 이루어진다.
오버레이, 아웃 박스, 인 박스, 스크라이브 래인

Description

반도체 소자의 오버레이 패턴 및 그의 제조 방법{Overlay patterns of semiconductor device and manufacturing method thereof}
본 발명은 반도체 소자의 오버레이 패턴 및 그의 제조 방법에 관한 것으로, 특히 오버레이 패턴 중에서 인 박스용 패턴을 다수개의 패턴들로 형성함으로써 정렬 오차를 감소시킬 수 있는 반도체 소자의 오버레이 패턴 및 그의 제조 방법에 관한 것이다.
웨이퍼(wafer)의 내부에는 다수개의 다이(die)가 스크라이브 래인(scribe lane)을 경계로 하여 형성된다. 구체적으로 설명하면, 다이의 내부에는 반도체 소자가 형성되고, 스크라이브 래인은 다이와 다이 간의 경계가 된다.
도 1은 다이 및 스크라이브 래인 영역이 형성된 웨이퍼를 설명하기 위한 도면이다.
도 1을 참조하면, 반도체 소자는 기판(substrate)이 되는 웨이퍼(wafer)의 상부에 증착(deposition) 또는 식각(etch) 공정을 반복 실시하여 형성한다. 웨이퍼 에는 다수개의 다이(die; 10)들이 포함되며, 다이(10)가 형성된 영역 내에 반도체 소자(예컨대, 메모리 셀, 트랜지스터 및 금속배선이 포함될 수 있다)들을 형성한다. 각각의 다이(10)들은 스크라이브 래인(20)이라는 영역으로 구분될 수 있다.
상술한 바와 같이, 증착 또는 식각 공정을 반복 실시할 경우, 하부 패턴과의 정렬(align)을 맞추기 위하여 일반적으로 오버레이 패턴(overlay pattern)을 사용한다. 오버레이 패턴은 반도체 소자의 실질적인 동작에 관여하지 않고 제조 공정 상 필요하기 때문에 다이(10)의 내부 영역보다 스크라이브 래인(20) 영역 내에 형성하는 것이 바람직하다. 예를 들면, 스크라이브 래인(20)이 서로 교차하는 각각의 영역에 오버레이 패턴을 형성하고, 후속 실시하는 증착 또는 식각 공정 시 오버레이 패턴과의 정렬을 맞추어 공정을 진행할 수 있다.
한편, 반도체 소자의 집적도가 증가할수록 육안으로 확인하기가 어려워짐에 따라, 오버레이 패턴을 측정할 수 있는 장비(예를 들면, 스텝퍼(stepper))를 사용하여 측정된 값으로 정렬(align) 오차를 모니터링 할 수 있다.
도 2는 종래의 오버레이 패턴에 따른 시그널 그래프이다.
도 2를 참조하면, 일반적으로, 오버레이 패턴은 하단부에 형성되는 아웃 박스(out box)와 상단부에 형성되는 인 박스(in box)로 이루어질 수 있다. 이때, 인 박스 하부에 형성된 층(layer)의 거칠기에 따라 측정된 시그널의 정확도가 감소할 수 있다. 예를 들면, 인 박스와 아웃박스(또는, 서브 층(sub layer))가 서로 접하는 모서리 영역(A 및 B)에서 시그널의 정확도가 저하될 경우, 정렬(align)을 정확히 맞추기가 어려워질 수 있다.
본 발명이 해결하고자 하는 과제는, 오버레이 패턴 중에서 인 박스(in box)를 다수개의 패턴으로 형성함으로써, 오버레이 패턴의 측정을 용이하게 하여 마스크 패턴의 정렬 오차 발생을 감소시킬 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 오버레이 패턴은, 반도체 소자의 상부에 형성된 아웃 박스(out box)를 포함한다. 아웃 박스의 상부에 형성된 다수개의 인 박스(in box) 패턴들을 포함하는 반도체 소자의 오버레이 패턴으로 이루어진다.
오버레이 패턴은 웨이퍼의 스크라이브 래인(scribe lane) 영역 상에 형성되며, 인 박스(in box) 패턴들은 중앙에 박스 형태의 제1 인 박스와 제1 인 박스의 둘레에 형성되며 서로 격리된 제2 인 박스로 이루어진다.
본 발명의 다른 실시 예에 따른 반도체 소자의 오버레이 패턴은, 반도체 소자의 상부에 형성된 아웃 박스(out box) 패턴을 포함한다. 아웃 박스 패턴이 형성된 내부에 형성되며, 아웃 박스 패턴과 서로 격리된 다수개의 인 박스(in box) 패턴들을 포함하는 반도체 소자의 오버레이 패턴으로 이루어진다. 이때, 다수개의 인 박스 패턴들의 둘레에 아웃 박스 패턴이 형성된다.
본 발명의 일 실시 예에 따른 반도체 소자의 오버레이 패턴의 제조 방법은, 반도체 기판의 상부에 보조막을 형성한다. 보조막을 패터닝하여 아웃 박스(out box)를 형성한다. 아웃 박스의 상부에 인 박스(in box) 패턴들을 형성하는 단계를 포함하는 반도체 소자의 오버레이 패턴의 제조 방법으로 이루어진다.
보조막은 폴리실리콘막, 금속막 또는 도전막으로 형성하며, 인 박스(in box) 패턴들을 형성하는 단계는, 아웃 박스 및 반도체 기판의 상부에 포토레지스트막을 형성한다. 포토레지스트막에 노광 및 현상 공정을 실시하여 아웃 박스의 상부에 인 박스 패턴들을 형성하는 단계를 포함한다.
인 박스 패턴들은 2개 이상의 패턴들로 형성하며, 최대 패턴의 개수는 노광 공정의 한계 해상도에 따라 다르게 형성한다.
본 발명의 다른 실시 예에 따른 반도체 소자의 오버레이 패턴의 제조 방법은, 반도체 기판의 상부에 보조막을 형성한다. 보조막을 패터닝하여 아웃 박스(out box)를 형성한다. 아웃 박스가 형성된 영역의 안쪽에 인 박스(in box) 패턴들을 형성하는 단계를 포함하는 반도체 소자의 오버레이 패턴의 제조 방법으로 이루어진다.
아웃 박스는 직사각형 형태로 형성하되, 아웃 박스의 중앙에 반도체 기판이 노출되도록 형성하며, 인 박스 패턴들은 아웃 박스의 중앙에 노출된 반도체 기판의 상부에 형성한다.
본 발명은, 오버레이 패턴 중에서 인 박스(in box)를 다수개의 패턴으로 형 성함으로써, 오버레이 패턴의 측정을 용이하게 하여 마스크 패턴의 정렬 오차 발생을 감소시킬 수 있다. 이에 따라, 반도체 소자의 제조 공정의 신뢰도를 향상시켜 수율을 증가시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3a 내지 도 3d는 본 발명의 일 실시 예에 따른 오버레이 패턴의 제조 방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 도시된 단면은 웨이퍼(wafer) 중에서 오버레이 패턴이 형성된 영역이며, 예를 들면, 스크라이브 래인(scribe lane) 영역이 될 수 있다. 구체적으로 설명하면 다음과 같다.
반도체 기판(300)의 상부에 보조막(302)을 형성한다. 보조막(302)은 다이(die; 미도시) 영역 내에 형성하는 폴리실리콘막의 일부가 될 수 있으며, 금속막 또는 도전막이 될 수도 있다. 보조막(302)의 상부에 보조막(302)을 패터닝하기 위한 제1 포토레지스트막(304)을 형성한다.
도 3b를 참조하면, 제1 포토레지스트막(도 3a의 304)에 노광(exposure) 및 현상(develop) 공정을 실시하여 아웃 박스(out box)용 패턴을 갖는 제1 포토레지스트 패턴(304a)을 형성한다. 이어서, 제1 포토레지스트 패턴(304a)에 따라 보조막(도 3a의 302)을 식각하여 오버레이 패턴의 아웃 박스(out box)용 보조패턴(302a)을 형성한다.
도 3c를 참조하면, 보조패턴(302a) 및 반도체 기판(300)의 상부에 인 박스(in box)를 형성하기 위한 제2 포토레지스트막(306)을 형성한다.
도 3d를 참조하면, 제2 포토레지스트막(도 3c의 306)에 노광(exposure) 및 현상(develop) 공정을 실시하여 인 박스(in box)용 패턴을 갖는 제2 포토레지스트 패턴(306a)을 형성한다. 노광 공정 시, 광원은 I-선(365nm), KrF(248nm), ArF(193nm) 또는 EUV(157nm)를 사용할 수 있다.
제2 포토레지스트 패턴(306a)은 하나의 박스 형태로 형성하지 않고 다수개의 박스 형태로 형성하는 것이 바람직하다.
도 4를 참조하면, 오버레이 패턴이 형성되는 영역의 평면도로써, 아웃 박스인 보조패턴(302a)의 상부에 인 박스인 제2 포토레지스트 패턴(306a)이 형성된다. 이때, C-C' 방향에 대한 단면도가 상술한 도 3a 내지 도 3d의 단면도이다. 인 박스의 패턴 개수는 두 개 이상이 되도록 형성하는 것이 바람직하며, 노광 공정에 사용하는 광원의 해상도 한계를 고려하여 개수를 한정할 수 있다. 구체적으로 설명하면, 인 박스는 2개 내지 4개의 패턴으로 이루어지도록 형성할 수 있으며, 예컨대, 중앙에 박스형태로 형성된 제1 인 박스 및 제1 인 박스의 둘레에 격리되어 형성된 제2 인 박스로 이루어질 수 있다. 이처럼, 패턴의 개수가 많아지면, 오버레이 패턴 의 측정 장비에서도 시그널의 패턴 개수가 증가하여 정렬(align)을 더욱 정확하게 맞출 수 있다.
도 5a 내지 도 5b는 본 발명의 다른 실시 예에 따른 오버레이 패턴의 제조 방법을 설명하기 위한 단면도이다.
도 5a를 참조하면, 도시된 단면은 웨이퍼(wafer) 중에서 오버레이 패턴이 형성된 영역이며, 예를 들면, 스크라이브 래인(scribe lane) 영역이 될 수 있다. 구체적으로 설명하면 다음과 같다.
반도체 기판(500)의 상부에 보조막(502)을 형성한다. 보조막(502)은 다이(die; 미도시) 영역 내에 형성하는 폴리실리콘막의 일부가 될 수 있으며, 금속막 또는 도전막이 될 수도 있다. 보조막(502)의 상부에 보조막(502)을 패터닝하기 위한 제1 포토레지스트막(504)을 형성한다.
도 5b를 참조하면, 제1 포토레지스트막(도 5a의 504)에 노광(exposure) 및 현상(develop) 공정을 실시하여 아웃 박스(out box)용 패턴을 갖는 제1 포토레지스트 패턴(504a)을 형성한다. 이때, 제1 포토레지스ㅌ 패턴(504a)은 중앙 영역에 개구부가 형성된 패턴으로 형성할 수 있다.
이어서, 제1 포토레지스트 패턴(504a)에 따라 보조막(도 5a의 502)을 식각하여 오버레이 패턴의 아웃 박스(out box)용 보조패턴(502a)을 형성한다.
도 5c를 참조하면, 보조패턴(502a) 및 반도체 기판(500)의 상부에 인 박스(in box)를 형성하기 위한 제2 포토레지스트막(506)을 형성한다.
도 5d를 참조하면, 제2 포토레지스트막(도 5c의 506)에 노광(exposure) 및 현상(develop) 공정을 실시하여 인 박스(in box)용 패턴을 갖는 제2 포토레지스트 패턴(506a)을 형성한다. 노광 공정 시, 광원은 I-선(365nm), KrF(248nm), ArF(193nm) 또는 EUV(157nm)를 사용할 수 있다. 이로써, 제2 포토레지스트 패턴(506a)과 보조패턴(502a)은 서로 격리되어 형성된다.
특히, 제2 포토레지스트 패턴(506a)은 하나의 박스 형태로 형성하지 않고 다수개의 박스 형태로 형성하는 것이 바람직하다.
도 6을 참조하면, 오버레이 패턴이 형성되는 영역의 평면도로써, 아웃 박스인 보조패턴(502a)이 둘레에 형성된 영역 내부에 인 박스인 제2 포토레지스트 패턴(506a)이 형성된다. 이때, D-D' 방향에 대한 단면도가 상술한 도 5a 내지 도 5d의 단면도이다. 인 박스의 패턴 개수는 두 개 이상이 되도록 형성하는 것이 바람직하며, 노광 공정에 사용하는 광원의 해상도 한계를 고려하여 개수를 한정할 수 있다. 구체적으로 설명하면, 인 박스는 2개 내지 4개의 패턴으로 이루어지도록 형성할 수 있으며, 예컨대, 중앙에 박스형태로 형성된 제1 인 박스 및 제1 인 박스의 둘레에 서로 격리되어 형성된 제2 인 박스로 이루어질 수 있다. 패턴의 개수가 많아지면, 오버레이 패턴의 측정 장비에서도 시그널의 패턴 개수가 증가하여 정렬(align)을 더욱 정확하게 맞출 수 있다.
도 7은 본 발명의 오버레이 패턴에 따른 시그널 그래프이다.
도 7을 참조하면, x축은 측정 대상의 길이(또는, 거리)가 되며, y축은 측정 대상의 높이가 된다. 이때, 측정 대상이 되는 아웃 박스(out box) 또는 인 박스(in box)의 높이(또는, 단차)를 측정하는데, 높이의 굴곡이 많을수록 정렬을 맞추기가 용이해 질 수 있다. 구체적으로 설명하면, 인 박스의 패턴 개수가 증가함에 따라 인 박스의 하부층의 노출되는 면적이 감소하면서 반사율 또한 저하된다. 이에 따라, 시그널을 더욱 정밀하게 측정할 수 있으며, 이로 인해 측전된 시그널의 신뢰도를 개선할 수 있다. 또한, 도 4 또는 도 6에서 'E' 및 'F' 영역의 개수가 많아질수록 단차를 측정한 그래프에서도 굴곡이 많아 지게 되고, 굴곡이 많아질수록 정렬(align)을 맞추기 위한 패턴이 많이 지므로 정렬의 신뢰도를 향상시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 다이 및 스크라이브 래인 영역이 형성된 웨이퍼를 설명하기 위한 도면이다.
도 2는 종래의 오버레이 패턴에 따른 시그널 그래프이다.
도 3a 내지 도 3d는 본 발명의 일 실시 예에 따른 오버레이 패턴의 제조 방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 오버레이 패턴을 설명하기 위한 평면도이다.
도 5a 내지 도 5b는 본 발명의 다른 실시 예에 따른 오버레이 패턴의 제조 방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 다른 실시 예에 따른 오버레이 패턴을 설명하기 위한 평면도이다.
도 7은 본 발명의 오버레이 패턴에 따른 시그널 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 다이 20 : 스크라이브 래인
300, 500 : 반도체 기판 302, 502 : 보조막
304, 504 : 제1 포토레지스트막 304a, 504a : 제1 포토레지스트 패턴
306, 506 : 제2 포토레지스트막 306a, 506a : 제2 포토레지스트 패턴

Claims (12)

  1. 오버레이 패턴에 있어서,
    반도체 소자의 상부에 형성된 아웃 박스(out box); 및
    상기 아웃 박스의 상부에 형성된 다수개의 인 박스(in box) 패턴들을 포함하는 반도체 소자의 오버레이 패턴.
  2. 제 1 항에 있어서,
    상기 오버레이 패턴은 웨이퍼의 스크라이브 래인(scribe lane) 영역 상에 형성된 반도체 소자의 오버레이 패턴.
  3. 제 1 항에 있어서,
    상기 인 박스(in box) 패턴들은 중앙에 박스 형태의 제1 인 박스와 상기 제1 인 박스의 둘레에 형성되며 서로 격리된 제2 인 박스로 이루어진 반도체 소자의 오버레이 패턴.
  4. 오버레이 패턴에 있어서,
    반도체 소자의 상부에 형성된 아웃 박스(out box) 패턴; 및
    상기 아웃 박스 패턴이 형성된 내부에 형성되며, 상기 아웃 박스 패턴과 서로 격리된 다수개의 인 박스(in box) 패턴들을 포함하는 반도체 소자의 오버레이 패턴.
  5. 제 4 항에 있어서,
    상기 다수개의 인 박스 패턴들의 둘레에 상기 아웃 박스 패턴이 형성된 반도체 소자의 오버레이 패턴.
  6. 반도체 기판의 상부에 보조막을 형성하는 단계;
    상기 보조막을 패터닝하여 아웃 박스(out box)를 형성하는 단계; 및
    상기 아웃 박스의 상부에 인 박스(in box) 패턴들을 형성하는 단계를 포함하는 반도체 소자의 오버레이 패턴의 제조 방법.
  7. 제 6 항에 있어서,
    상기 보조막은 폴리실리콘막, 금속막 또는 도전막으로 형성하는 반도체 소자의 오버레이 패턴의 제조 방법.
  8. 제 6 항에 있어서, 상기 인 박스(in box) 패턴들을 형성하는 단계는,
    상기 아웃 박스 및 상기 반도체 기판의 상부에 포토레지스트막을 형성하는 단계; 및
    상기 포토레지스트막에 노광 및 현상 공정을 실시하여 상기 아웃 박스의 상부에 상기 인 박스 패턴들을 형성하는 단계를 포함하는 반도체 소자의 오버레이 패턴의 제조 방법.
  9. 제 6 항에 있어서,
    상기 인 박스 패턴들은 2개 이상의 패턴들로 형성하며, 최대 패턴의 개수는 노광 공정의 한계 해상도에 따라 다르게 형성하는 반도체 소자의 오버레이 패턴의 제조 방법.
  10. 반도체 기판의 상부에 보조막을 형성하는 단계;
    상기 보조막을 패터닝하여 아웃 박스(out box)를 형성하는 단계; 및
    상기 아웃 박스가 형성된 영역의 안쪽에 인 박스(in box) 패턴들을 형성하는 단계를 포함하는 반도체 소자의 오버레이 패턴의 제조 방법.
  11. 제 10 항에 있어서,
    상기 아웃 박스는 직사각형 형태로 형성하되, 상기 아웃 박스의 중앙에 상기 반도체 기판이 노출되도록 형성하는 반도체 소자의 오버레이 패턴의 제조 방법.
  12. 제 11 항에 있어서,
    상기 인 박스 패턴들은 상기 아웃 박스의 중앙에 노출된 상기 반도체 기판의 상부에 형성하는 반도체 소자의 오버레이 패턴의 제조 방법.
KR1020080047528A 2008-05-22 2008-05-22 반도체 소자의 오버레이 패턴 및 그의 제조 방법 KR20090121562A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080047528A KR20090121562A (ko) 2008-05-22 2008-05-22 반도체 소자의 오버레이 패턴 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080047528A KR20090121562A (ko) 2008-05-22 2008-05-22 반도체 소자의 오버레이 패턴 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090121562A true KR20090121562A (ko) 2009-11-26

Family

ID=41604473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047528A KR20090121562A (ko) 2008-05-22 2008-05-22 반도체 소자의 오버레이 패턴 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090121562A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170042085A (ko) * 2015-10-08 2017-04-18 에스케이하이닉스 주식회사 반도체 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170042085A (ko) * 2015-10-08 2017-04-18 에스케이하이닉스 주식회사 반도체 장치의 제조방법

Similar Documents

Publication Publication Date Title
US20190378800A1 (en) Overlay mark
US20050276465A1 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US6670632B1 (en) Reticle and method of fabricating semiconductor device
KR960014963B1 (ko) 반도체 장치의 제조 방법
CN113555345B (zh) 半导体标记及其形成方法
KR101489329B1 (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
US7432605B2 (en) Overlay mark, method for forming the same and application thereof
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
KR20090121562A (ko) 반도체 소자의 오버레이 패턴 및 그의 제조 방법
KR100870316B1 (ko) 반도체 소자의 오버레이 버니어 및 그 제조 방법
US8031329B2 (en) Overlay mark, and fabrication and application of the same
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
KR101215173B1 (ko) 반도체 소자의 형성 방법
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
KR20070071657A (ko) 반도체 소자의 오버레이 버니어 형성 방법
JP4023983B2 (ja) パターン寸法検査方法及び画像認識補助パターン
KR100618689B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
KR20080061869A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
KR100866747B1 (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
KR100352836B1 (ko) 반도체 소자의 중첩 정밀도 측정 마크
KR20080051347A (ko) 오버레이 버니어 및 이를 이용한 반도체 소자의 형성 방법
KR20020045744A (ko) 반도체 소자의 오버레이 마크
KR20080084185A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20020046039A (ko) 반도체소자의 중첩정밀도 측정마크

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination