KR101215173B1 - 반도체 소자의 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 라인/스페이스 형태의 스페이서 패턴을 형성한 후, 모 버니어를 정의하기 위한 마스크를 이용하여 스페이서 패턴 및 반도체 기판을 식각하여 모 버니어를 형성하는 기술이다.

Description

반도체 소자의 형성 방법{Method for Manufacturing Semiconductor Device}

도 1a 내지 도 1g는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 평면도들.

<도면의 주요부분에 대한 부호의 설명>

100: 반도체 기판 110: 하드마스크층

120: 희생층 패턴 130: 스페이서

140: 스페이서 패턴 150: 감광막 패턴

160: 모 버니어 패턴 170: 모 버니어

180: 절연막

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 라인/스페이스 형태의 스페이서 패턴을 형성한 후, 모 버니어를 정의하기 위한 마스크를 이용하여 스페이서 패턴 및 반도체 기판을 식각하여 모 버니어를 형성하는 기술이다.

일반적으로 고집적 반도체 소자는 다수개의 노광 마스크가 중첩 사용되는 복잡한 공정을 거치게 되며, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어진다.

상술된 마크들은 다른 마스크들 간의 정렬(Layer to Layer Alignment)이나, 하나의 마스크에 대한 다이 간의 정렬에 사용되는 정렬 키(Alignment Key) 혹은 정렬 마크와, 패턴 간의 중첩 정밀도인 오버레이(Overlay vernier)를 측정하기 위한 중첩 정밀도(오버레이) 측정 마크가 있다.

오버레이 정확도(Overlay Accuracy)란 공정의 전후 단계에서 형성된 상하부층 패턴간의 정렬 상태를 나타내는 지수로서, 소자의 고집적화에 따라 중요한 변수로 작용하며, 오버레이 정확도는 중첩마크(Overlay vernier)를 이용하여 측정한다.

이러한 중첩마크는 반도체 소자의 셀 부와 같은 형태로 여유 면적이 있는 스크라이브 라인(Scribe Line)과 주변회로부에 형성하되, 셀 부와 같은 공정으로 진행한다. 오버레이 버니어는 이전 공정에서 적층된 층(하부층)에 형성된 모 버니어와 현 공정에서 적층되는 층(상부층)에 형성되는 자 버니어로 이루어진다.

즉, 포토리소그래피(Photolithography) 공정은 레티클(Reticle)에 광을 선별적으로 투과 또는 차단하는 부재를 사용하여 웨이퍼 상에 적층된 포토 레지스트에 소정의 패턴을 형성하는 것을 일컫는다. 그런데, 반도체 소자 제조 공정 시 여러 번의 포토리소그래피 공정으로 소자 패턴을 만들게 되는데, 포토 레지스트 패턴과 웨이퍼 상에 있는 구조물이 정확하게 정렬되어 있는지 확인할 필요가 있다.

이와 같은 정렬을 측정하기 위해 반도체 구조물에 별도로 오버레이 측정용 패턴을 형성하는데, 이 오버레이 패턴은 주로 박스-인-박스(Box-in-Box) 형태로 제작된다.

이 박스-인-박스의 오버레이 측정 패턴은 아웃터 박스(Outer Box)와 이보다 작은 이너박스(Inner Box) 형태로 제작된다. 이 아웃터 박스와 이너박스는 하부 및 상층에 각각 형성되어 이 박스의 오버레이를 통해 두 층간의 정렬도를 측정할 수 있다.

그러므로, 포토 레지스트 패턴은 제조 공정 시 아웃터 박스와 이너박스의 오버레이 마진을 측정하고, 측정된 오버레이 값을 조절해서 포토레지스트 패턴을 하부 구조물에 정렬(Align)시켜 형성한다.

최근에는 디램의 소자분리 패턴을 형성하기 위해 스페이서 패턴을 이용할 때 스페이서 패턴을 분리시켜주기 위한 공정으로 콘택홀 패턴을 형성한다.

소자분리를 위한 리세스 게이트, 핀 게이트 및 게이트 패턴들은 절단되는 영역과 오버레이가 매우 중요하기 때문에 오버레이 리딩(Reading)이 가능한 모 버니어 형성이 중요하다.

상기 종래 기술에 따른 반도체 소자의 형성 방법은, 식각 마스크를 이용한 식각 공정은 스페이서 패턴을 식각하여 오버레이 리딩(Reading)이 가능한 오버레이 모 버니어의 형성이 불가능한 문제점이 있다.

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 라인/스페이스 형태의 스페이서 패턴을 형성한 후, 모 버니어를 정의하기 위한 마스크를 이용하여 스페이 서 패턴 및 반도체 기판을 식각하여 모 버니어를 형성하는 반도체 소자의 형성 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 반도체 소자의 형성 방법은,

반도체 기판상에 하드마스크층을 형성하는 단계와,

상기 하드마스크층 상에 스페이서 패턴을 형성하는 단계와,

상기 스페이서 패턴을 포함한 전체 표면상에 모 버니어를 정의하기 위한 감광막 패턴을 형성하는 단계와,

상기 감광막 패턴을 마스크로 상기 스페이서 패턴을 식각하여 모 버니어 패턴을 형성하는 단계와,

상기 모 버니어 패턴을 마스크로 상기 하드마스크층을 식각하여 상기 반도체 기판을 노출하는 하드마스크층 패턴을 형성하는 단계 및

상기 하드마스크층 패턴을 마스크로 상기 반도체 기판을 식각하여 모 버니어를 형성하는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 감광막 패턴은 상기 스페이서 패턴의 중심부를 노출시키는 마스크를 이용한 노광 및 현상 공정으로 형성하는 것과,

아울러, 상기 스페이서 패턴을 형성하는 단계는,

상기 하드마스크층 상에 희생층 및 라인/스페이스 형태의 감광막 패턴을 형성하는 단계와,

상기 감광막 패턴을 마스크로 상기 희생층을 식각하여 희생층 패턴을 형성하 는 단계와,

상기 희생층 패턴 측벽에 스페이서를 형성하는 단계 및

상기 희생층 패턴을 제거하는 단계를 더 포함하는 것과,

상기 희생층은 탄소층으로 형성하는 것과,

상기 스페이서 패턴은 질화막으로 형성하는 것과,

상기 모 버니어 패턴은 다수의 세그먼트로 구성되는 것과,

상기 세그먼트는 0.05 ~ 10 um 크기로 형성하는 것과,

상기 모 버니어를 형성한 후, 상기 모 버니어 주위에 절연막을 매립하는 것과,

상기 모 버니어는 각 변에 복수 개의 라인으로 배열된 상기 다수의 세그먼트를 포함하는 다각형 형태로 형성되는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.

또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 된 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다.

또한, 명세서 전체에 걸쳐서 동일한 참조 번호가 표시된 부분은 동일한 구성요소들을 나타낸다.

도 1a 내지 도 1f는 본 발명에 따라 형성된 반도체 소자를 도시한 단면도이다.

도 1a를 참조하면, 반도체 기판(100)상에 하드마스크층(110), 희생층(미도시)을 형성한 후, 희생층 상에 감광막을 형성한다.

이때, 희생층은 탄소층으로 형성하는 것이 바람직하다.

다음에는, 라인/스페이스로 형태의 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다.

그 다음에는, 감광막 패턴을 마스크로 희생층을 식각하여 희생층 패턴(120)을 형성한다.

이때, 희생층 패턴(120)은 상기 하드마스크층(110) 상의 사각의 각 변에 형성되되, 상기 각 변의 모서리는 상기 희생층 패턴(120)이 형성되지 않은 바(Bar) 형태로 형성되는 것이 바람직하다.

다음에는, 희생층 패턴(120)을 포함한 전체 표면상에 스페이서(Spacer) 물질(미도시)을 형성한다.

이때, 스페이서 물질은 질화막(Nitride)으로 형성하는 것이 바람직하다.

도 1b를 참조하면, 스페이서 물질을 식각하여 희생층 패턴(120) 측벽에 스페이서(130)를 형성한다

도 1c를 참조하면, 희생층 패턴(120)을 스트립(Strip) 공정으로 제거하여 라인/스페이스 형태의 스페이서 패턴(140)을 형성한다.

도 1d를 참조하면, 스페이서 패턴(140)을 포함한 전체 표면상에 감광막을 형 성한 후, 스페이서 패턴(140)의 중심부를 노출시키는 박스 및 고리 형태의 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(150)을 형성한다.

도 1e를 참조하면, 감광막 패턴(150)을 마스크로 스페이서 패턴(도 1d의 140)을 식각하여 모 버니어 패턴(160)을 형성한다.

이때, 모 버니어 패턴(160)은 질화막으로 형성된 일정 개수의 세그먼트(Segment)들로 구성된다.

또한, 세그먼트는 0.05 ~ 10 um 크기의 사각형 형태로 형성하는 것이 바람직하다.

그 다음에는, 모 버니어 패턴(160)을 마스크로 하드마스크층(110)을 식각하여 반도체 기판(100)을 노출시키는 하드 마스크층 패턴(미도시)을 형성한다.

다음에는, 모 버니어 패턴(160)을 제거한다.

도 1f 및 도 1g를 참조하면, 하드마스크층 패턴을 마스크로 반도체 기판(100)을 식각하여 모 버니어(170)를 형성한다.

이때, 모 버니어(170)는 각 변에 복수 개의 라인으로 배열된 다수의 세그먼트를 포함하는 것이 바람직하다.

다음에는, 모 버니어(170)를 형성한 후, 모 버니어(170) 주위에 절연막(180)을 매립한 후, 패드(Pad) 형태의 자 버니어(190)를 모 버니어(170)에 둘러싸인 중심부에 형성한다.

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 라인/스페이스 형태의 스페이서 패턴을 형성한 후, 모 버니어를 정의하기 위한 마스크를 이용하여 스페이서 패턴 및 반도체 기판을 식각하여 모 버니어를 형성하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (9)

1. 반도체 기판상에 하드마스크층을 형성하는 단계;

   상기 하드마스크층 상에 희생층 패턴을 형성하는 단계;

   상기 희생층 패턴의 측벽에 스페이서 패턴을 형성하는 단계;

   상기 희생층 패턴을 제거하는 단계;

   각각의 상기 스페이서 패턴의 중심부를 노출시키는 감광막 패턴을 형성하는 단계;

   상기 감광막 패턴을 마스크로 상기 스페이서 패턴을 식각하여 모 버니어 패턴을 형성하는 단계;

   상기 모 버니어 패턴을 마스크로 상기 하드마스크층을 식각하여 상기 반도체 기판을 노출하는 하드마스크층 패턴을 형성하는 단계;

   상기 하드마스크층 패턴을 마스크로 상기 반도체 기판을 식각하여 모 버니어를 형성하는 단계;

   상기 모 버니어 주위에 절연막을 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
2. 제 1 항에 있어서,

   상기 감광막 패턴은 상기 스페이서 패턴의 중심부를 노출시키는 마스크를 이용한 노광 및 현상 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
3. 제 1 항에 있어서,

   상기 스페이서 패턴을 형성하는 단계는,

   상기 하드마스크층 상에 희생층 및 라인/스페이스 형태의 감광막 패턴을 형성하는 단계;

   상기 감광막 패턴을 마스크로 상기 희생층을 식각하여 희생층 패턴을 형성하는 단계;

   상기 희생층 패턴 측벽에 스페이서를 형성하는 단계; 및

   상기 희생층 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
4. 제 3 항에 있어서,

   상기 희생층은 탄소층으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
5. 제 1 항에 있어서,

   상기 스페이서 패턴은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
6. 제 1 항에 있어서,

   상기 모 버니어 패턴은 다수의 세그먼트로 구성되는 것을 특징으로 하는 반도체 소자의 형성 방법.
7. 제 6 항에 있어서,

   상기 세그먼트는 0.05 ~ 10 um 크기의 사각형 형태로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
8. 삭제
9. 제 1 항에 있어서,

   상기 모 버니어는 각 변에 복수 개의 라인으로 배열된 다수의 세그먼트를 포함하는 다각형 형태로 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.

Images