KR20090001077A - 반도체 소자의 오버레이 버니어 형성 방법 - Google Patents
반도체 소자의 오버레이 버니어 형성 방법 Download PDFInfo
- Publication number
- KR20090001077A KR20090001077A KR1020070065177A KR20070065177A KR20090001077A KR 20090001077 A KR20090001077 A KR 20090001077A KR 1020070065177 A KR1020070065177 A KR 1020070065177A KR 20070065177 A KR20070065177 A KR 20070065177A KR 20090001077 A KR20090001077 A KR 20090001077A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- polysilicon layer
- forming
- overlay
- overlay vernier
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체 소자의 오버레이 버니어 형성 방법에 관한 것으로, 사각 형태의 라인/스페이스 패턴이 복수 개 구비된 오버레이 버니어를 형성한 후 상기 오버레이 버니어를 리딩하여 오버레이 값을 측정함으로써, 스페이서를 이용한 패터닝 공정 적용 시에도 오버레이 값을 정확하게 측정할 수 있으며, 정렬 정확도가 향상되는 기술을 개시한다.
Description
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 단면도 및 평면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 단면도 및 평면도.
< 도면의 주요 부분에 대한 부호 설명 >
10, 190 : 차광 패턴 20, 180 : 투광 패턴
100, 200 : 반도체 기판 110, 210 : 산화막
120, 220 : 제 1 폴리실리콘층 130, 230 : 스페이서층
140, 240 : 제 2 폴리실리콘층 150, 250 : 모 버니어
225 : 제 1 패턴 245 : 제 2 패턴
110a, 210a : 산화막 패턴 120a, 220a : 제 1 폴리실리콘층 패턴
230a : 스페이서층 패턴 240a : 제 2 폴리실리콘층 패턴
본 발명은 반도체 소자의 오버레이 버니어 형성 방법에 관한 것으로, 사각 형태의 라인/스페이스(Line/Space) 패턴이 복수 개 구비된 오버레이 버니어를 형성한 후 상기 오버레이 버니어를 리딩(Reading)하여 오버레이 값을 측정함으로써, 스페이서(Spacer)를 이용한 패터닝(Patterning) 공정 적용 시에도 오버레이 값을 정확하게 측정할 수 있어 정렬 정확도가 향상되는 기술을 개시한다.
일반적으로 반도체 제조 공정 중 포토 공정은 웨이퍼 상에 실제로 필요한 회로를 포토 레지스트(photo resist)를 이용하여 그리는 공정으로서, 설계하고자 하는 회로 패턴이 그려진 포토 마스크 또는 레티클(photo mask 또는 reticle)에 빛을 조사하여 웨이퍼 상에 도포된 포토레지스트를 노광 및 현상함으로써 원하는 패턴을 웨이퍼 상에 형성할 수 있게 된다.
그리고, 이러한 포토 공정의 진행중에 수행되는 오버레이 측정 공정은 반도체 장치 내의 각 층을 형성하는 과정에서, 각 층에서 형성되는 패턴을 정확히 맞추어 쌓기 위한 것으로서, 포토 공정의 중요한 공정 중 하나이다.
즉, 상위층으로 진행해 가면서 각 층 간의 오버레이 공정 마진(margin)이 실제 반도체 소자의 특성에 상당한 영향을 미치게 된다.
특히, 최근 들어 포토 리소그래피(photo lithography) 기술의 향상으로 패턴의 크기가 점차 축소되면서 오버레이 마진(Overlay Margin) 또한 상당한 정밀도를 요구하게 된다.
도 1a 내지 도 1e는 종래 기술에 따른 오버레이 버니어 형성 방법을 도시한 단면도 및 평면도이다.
도 1a를 참조하면, 반도체 기판(100) 상부에 산화막(110) 및 제 1 폴리실리콘층(120)을 형성한다.
도 1b (ⅱ)를 참조하면, 제 1 폴리실리콘층(120) 상부에 감광막(미도시)을 형성하고, 도 1b (ⅰ)에 도시된 노광 마스크를 사용한 노광 및 현상 공정을 수행하여 감광막 패턴(미도시)을 형성한다.
다음에, 상기 감광막 패턴(미도시)을 마스크로 제 1 폴리실리콘층(120) 및 산화막(110)을 식각하여 제 1 폴리실리콘층 패턴(120a) 및 산화막 패턴(110a)을 형성한다.
여기서, 상기 노광 마스크는 에지부를 따라 투광 패턴(20) 구비되고, 중앙부에 사각형태의 차광 패턴(10)을 구비하고 있다.
다음에, 상기 감광막 패턴(미도시)을 제거한다.
도 1c를 참조하면, 제 1 폴리실리콘층 패턴(120a) 및 산화막 패턴(110a)을 포함하는 전체 표면에 스페이서층(130)을 형성하고, 스페이서층(130)을 포함하는 전체 상부에 제 2 폴리실리콘층(140)을 형성한다.
도 1d를 참조하면, 전면 식각 공정을 수행하여 제 2 폴리실리콘층(140)이 제 1 폴리실리콘층 패턴(120a)의 높이와 동일해지도록 한다.
이때, 제 1 폴리실리콘층 패턴(120a) 상부에 형성된 스페이서층(130)은 상기 전면 식각 공정에 의해 식각되지 않고 남겨진다.
도 1e (ⅰ)은 오버레이 버니어의 모 버니어를 형성한 후 평면도를 도시한 것 이고, 도 1e (ⅱ)는 상기 도 1e (ⅰ)의 X - X' 절단면에 따른 단면도를 도시한 것이다.
상기 도 1e를 참조하면, 제 1 폴리실리콘층 패턴(120a) 및 제 2 폴리실리콘층(140)을 배리어로 스페이서층(130)을 식각하여 어미자 버니어 영역(150)을 정의하는 트렌치를 형성한다.
상술한 종래 기술에 따른 반도체 소자의 오버레이 버니어 형성 방법에서, 오버레이 버니어는 광학을 이용하여 상기 오버레이 버니어의 위치를 인식한다. 그러나 스페이서를 이용하여 패턴을 형성 시 너무 좁은 선폭을 가지는 오버레이 버니어가 형성되어 상기 오버레이 버니어를 인식하기 어려워 정확한 오버레이 값을 측정할 수 없는 문제가 있다.
상기 문제점을 해결하기 위하여, 라인/스페이스 패턴이 복수 개 구비된 오버레이 버니어를 형성한 후 상기 오버레이 버니어를 사용하여 오버레이 값을 측정함으로써, 스페이서를 이용한 패터닝 공정 적용 시에도 오버레이 값을 정확하게 측정할 수 있으며, 정렬 정확도가 향상시키는 반도체 소자의 오버레이 버니어 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 오버레이 버니어용 노광 마스크는
오버레이 버니어용 노광 마스크에 있어서,
사각 형태의 라인(Line)형 차광 패턴와,
사각 형태의 라인(Line)형 투광 패턴이 복수 개 구비되되, 상기 차광 패턴 및 투광 패턴은 최외각에 형성된 차광 패턴 내측에 교번으로 구비되는 것을 특징으로 하고,
상기 차광 패턴 및 투광 패턴은 동일한 선폭을 가지는 것을 특징으로 한다.
또한, 상기 노광 마스크를 이용한 오버레이 버니어 형성 방법은
반도체 기판 상부에 산화막 및 제 1 폴리실리콘층의 적층구조를 형성하는 단계와,
상기 제 1 항 기재의 노광 마스크를 사용한 사진 식각 공정으로 상기 적층구조를 식각하여 제 1 패턴을 형성하는 단계와,
상기 제 1 패턴을 포함하는 상기 반도체 기판의 표면을 따라 스페이서층을 형성하는 단계와,
상기 스페이서층을 포함하는 전체 상부에 제 2 폴리실리콘층을 형성하여 상기 스페이서층 사이에 상기 제 2 폴리실리콘층을 매립하는 단계와,
상기 제 2 폴리실리콘층이 상기 제 1 패턴과 동일한 높이가 될때까지 전면 식각하는 단계와,
상기 제 2 폴리실리콘층 및 제 1 패턴을 배리어로 상기 스페이서층을 식각하되, 상기 제 2 폴리실리콘층 하부의 상기 스페이서층은 식각되지 않고 남겨지도록 하여 제 2 패턴을 형성하는 단계를 포함하는 것을 특징으로 하고,
상기 제 1 패턴은 라인 : 스페이스의 비율이 1 : 3인 것과,
상기 제 2 패턴은 상기 제 1 패턴과 인접한 제 1 패턴 사이에 형성되는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 오버레이 버니어 형성 방법을 도시한 단면도 및 평면도이다.
도 2a를 참조하면, 반도체 기판(200) 상부에 산화막(210) 및 제 1 폴리실리콘층(220)을 형성한다.
도 2b를 참조하면, 제 1 폴리실리콘층(220) 상부에 감광막(미도시)을 형성하고, 상기 '도 2b'의 (ⅰ)에 도시된 노광 마스크를 이용한 노광 및 현상 공정을 수행하여 감광막 패턴(미도시)을 형성한다.
여기서, 상기 노광 마스크는 사각 형태의 라인(Line)형 차광 패턴(190)과 사각 형태의 라인(Line)형 투광 패턴(180)이 복수 개 구비되며, 차광 패턴(190) 및 투광 패턴(180)은 최외각에 형성된 차광 패턴(190) 내측으로부터 교번으로 구비된다.
이때, 차광 패턴(190) 및 투광 패턴(180)의 선폭은 동일하게 형성하는 것이 바람직하다.
다음에, 상기 감광막 패턴(미도시)을 마스크로 제 1 폴리실리콘층(220) 및 산화막(210)을 순차적으로 식각하여 제 1 폴리실리콘층 패턴(220a) 및 산화막 패턴(210a)으로 이루어진 제 1 패턴(225)을 형성한다.
여기서, 제 1 패턴(225)은 라인 : 스페이스의 비율이 1 : 3이 되도록 형성하 는 것이 바람직하다.
도 2c를 참조하면, 제 1 패턴(225)을 포함하는 전체 표면 상부에 일정 두께의 스페이서층(230)을 형성한다.
이때, 스페이서층(230)은 제 1 패턴(225)을 따라 굴곡지게 형성되며, 제 1 패턴(225) 사이의 저부에 형성되는 스페이서층(230)의 두께는 산화막(210a) 패턴의 두께와 동일하다.
다음에, 스페이서층(230)이 형성된 전체 상부에 평탄화된 제 2 폴리실리콘층(240)을 형성한다.
도 2d를 참조하면, 전면 식각(Etch-Back) 공정을 수행하여 제 2 폴리실리콘층(240)이 제 1 패턴(225) 상부의 제 1 폴리실리콘층 패턴(220a)과 동일한 높이가 되도록 한다.
이때, 상기 전면 식각 공정에 의해 제 2 폴리실리콘층(240)만 식각되고, 스페이서층(230)은 식각되지 않는다.
따라서, 제 2 폴리실리콘층 패턴(240a)은 제 1 패턴(225) 사이의 저부에 형성된 스페이서층(230) 상부에 형성된다.
도 2e (ⅰ)은 사각형태의 라인/스페이스의 오버레이 모 버니어 영역(250)이 복수 개 형성된 모습을 도시한 평면도를 도시한 것이고, 도 2e (ⅱ)는 상기 도 2e (ⅰ)의 X - X' 절단면에 따른 단면도를 도시한 것이다.
도 2e를 참조하면, 제 1 폴리실리콘층 패턴(220a) 및 제 2 폴리실리콘층 패턴(240a)을 배리어(Barrier)로 스페이서층(230)을 식각한다.
이때, 상기 식각 공정은 플라즈마(Plasma) 식각 공정이며, 제 1 폴리실리콘층 패턴(220a) 및 제 2 폴리실리콘층 패턴(240a) 상부로 돌출된 스페이서층(230)이 제거되면서 제 1 및 제 2 폴리실리콘층 패턴(220a, 240a)을 배리어로 제 1 및 제 2 폴리실리콘층 패턴(220a, 240a) 사이에 형성된 스페이서층(230)이 제거된다.
따라서, 제 1 폴리실리콘층 패턴(220a) 및 산화막 패턴(210a)으로 구성된 제 1 패턴과 제 2 폴리실리콘층 패턴(240a) 및 제 2 폴리실리콘층 패턴(240a)에 의해 제거되지 않은 스페이서층(230)으로 구성된 제 2 패턴(245)이 형성되며, 제 1 패턴(225) 및 제 2 패턴(245)은 일정 간격의 스페이스 영역을 가지고 교번으로 구비된다.
여기서, 상기 스페이스 영역이 오버레이 버니어의 모 버니어 영역(250)의 역할을 하게 된다.
도 2e (ⅱ)의 평면도를 참조하면, 사각 형태의 라인/스페이스가 교번으로 구비되며, 스페이스가 오버레이 버니어의 모 버니어 영역(250)으로 사용된다.
이때, 상기 라인 패턴은 폴리실리콘층을 포함하는 제 1 및 제 2 패턴인 것이 바람직하며, 제 2 패턴(245)은 제 2 폴리실리콘층 패턴(240a) 및 스페이서층 패턴(230a)으로 이루어진 것이 바람직하다.
여기서, 상기한 바와 같이 사각 형태의 라인/스페이스 패턴이 복수 개 구비되어 오버레이 버니어를 형성함으로써, 광원을 사용한 오버레이 버니어의 위치 측정 시 상기 라인/스페이스 패턴의 선폭이 매우 미세하기 때문에 상기 오버레이 버니어를 하나의 큰 패드 형태의 오버레이 버니어로 인식하게 된다.
따라서, 정확한 오버레이 값의 측정이 가능한 오버레이 버니어를 형성할 수 있다.
본 발명에 따른 반도체 소자의 오버레이 버니어 형성 방법은 라인/스페이스 패턴이 복수 개 구비된 오버레이 버니어를 사용함으로써, 스페이서를 이용한 패터닝 공정 적용 시에도 오버레이 값을 정확하게 측정하며, 정렬 정확도를 향상시키는 효과가 있다.
또한, 오버레이 버니어 형성 시 공정이 추가되지 않으므로, 생산 공정의 비용이 증가되지 않는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (5)
- 오버레이 버니어용 노광 마스크에 있어서,사각 형태의 라인(Line)형 차광 패턴; 및사각 형태의 라인(Line)형 투광 패턴이 복수 개 구비되되, 상기 차광 패턴 및 투광 패턴은 최외각에 형성된 차광 패턴 내측에 교번으로 구비되는 것을 특징으로 하는 노광 마스크.
- 제 1 항에 있어서,상기 차광 패턴 및 투광 패턴은 동일한 선폭을 가지는 것을 특징으로 하는 노광 마스크.
- 반도체 기판 상부에 산화막 및 제 1 폴리실리콘층의 적층구조를 형성하는 단계;상기 제 1 항 기재의 노광 마스크를 사용한 사진 식각 공정으로 상기 적층구조를 식각하여 제 1 패턴을 형성하는 단계;상기 제 1 패턴을 포함하는 상기 반도체 기판의 표면을 따라 스페이서층을 형성하는 단계;상기 스페이서층을 포함하는 전체 상부에 제 2 폴리실리콘층을 형성하여 상기 스페이서층 사이에 상기 제 2 폴리실리콘층을 매립하는 단계;상기 제 2 폴리실리콘층이 상기 제 1 패턴과 동일한 높이가 될때까지 전면 식각하는 단계; 및상기 제 2 폴리실리콘층 및 제 1 패턴을 배리어로 상기 스페이서층을 식각하되, 상기 제 2 폴리실리콘층 하부의 상기 스페이서층은 식각되지 않고 남겨지도록 하여 제 2 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
- 제 3 항에 있어서,상기 제 1 패턴은 라인 : 스페이스의 비율이 1 : 3인 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
- 제 3 항에 있어서,상기 제 2 패턴은 상기 제 1 패턴과 인접한 제 1 패턴 사이에 형성되는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070065177A KR20090001077A (ko) | 2007-06-29 | 2007-06-29 | 반도체 소자의 오버레이 버니어 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070065177A KR20090001077A (ko) | 2007-06-29 | 2007-06-29 | 반도체 소자의 오버레이 버니어 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090001077A true KR20090001077A (ko) | 2009-01-08 |
Family
ID=40484189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070065177A KR20090001077A (ko) | 2007-06-29 | 2007-06-29 | 반도체 소자의 오버레이 버니어 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090001077A (ko) |
-
2007
- 2007-06-29 KR KR1020070065177A patent/KR20090001077A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490217B1 (en) | Overlay marks and semiconductor process using the overlay marks | |
| KR100787941B1 (ko) | 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법 | |
| KR20090029521A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US6878506B2 (en) | Method for manufacturing semiconductor device | |
| KR100746619B1 (ko) | 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법 | |
| KR101489329B1 (ko) | 포토키 및 이를 이용한 반도체 소자의 제조방법 | |
| KR101061316B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100831680B1 (ko) | 노광 포커스 계측 패턴을 가지는 마스크 및 이를 이용한계측 방법 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| KR100855851B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100870316B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 제조 방법 | |
| KR100306705B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR20090001077A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| KR101215173B1 (ko) | 반도체 소자의 형성 방법 | |
| US20190081005A1 (en) | Semiconductor device manufacturing method and semiconductor wafer | |
| JP2007194357A (ja) | 重ね合わせマークおよびその製造方法 | |
| KR20090069091A (ko) | 오버레이 버니어 형성 방법 | |
| TWI743792B (zh) | 半導體製程用游標尺及使用其進行的微影製程檢測方法 | |
| KR20090072672A (ko) | 오버레이 버니어용 노광 마스크 및 이를 이용한 오버레이버니어 형성 방법 | |
| JP4589681B2 (ja) | 半導体デバイスの形成方法 | |
| KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
| KR100866747B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 형성 방법 | |
| KR20070071657A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| KR20090067922A (ko) | 얼라인먼트 키용 노광 마스크 및 얼라인먼트 측정 방법 | |
| KR20120005253A (ko) | 반도체 메모리 디바이스의 오버레이 버니어 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |