CN101593744A

CN101593744A - 套刻对准标记及其制作方法

Info

Publication number: CN101593744A
Application number: CNA2008101136643A
Authority: CN
Inventors: 张峻豪
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2008-05-29
Filing date: 2008-05-29
Publication date: 2009-12-02
Anticipated expiration: 2028-05-29
Also published as: CN101593744B

Abstract

一种套刻对准标记的制作方法，包括：提供形成有第一导电层的半导体衬底，所述半导体衬底包括第一子套刻对准标记区域和第二子套刻对准标记区域；去除第二子套刻对准标记区域的第一导电层，在第一子套刻对准标记区域相应形成的第一子套刻对准标记包括第一导电层；在半导体衬底上第二子套刻对准标记区域形成第二子套刻对准标记。相应地，本发明还提供一种套刻对准标记。本发明通过先去除第二子套刻对准标记区域内的第一导电层，刻蚀阻挡层的气体不会接触到第一导电层，从而避免现有技术的由于刻蚀阻挡层的气体与第一导电层相接触生成挥发性物质而污染刻蚀设备的腔室、且在第一导电层中产生大量的空洞的缺陷，稳定了工艺过程。

Description

套刻对准标记及其制作方法

技术领域

本发明涉及半导体器件制造领域，具体来说，涉及一种套刻(Overlay)对准标记(Key)及其制作方法。

背景技术

半导体技术继续沿着摩尔定律发展，临界尺寸(Critical Dimension，CD)越来越小，芯片的集成度也越来越高，这对半导体制造工艺提出了越来越严格的要求，因此必须在工艺过程中尽可能地减小每一个步骤的误差，降低因误差而造成的器件失效。

在半导体制造过程中，光刻工艺作为每一个技术代的核心技术而发展。在标准CMOS工艺中，需要用到数十次的光刻步骤，而影响光刻工艺误差的因素，除了光刻机的分辨率之外，还有对准的精确度。如图1所示，给出晶圆10的俯视图，所述晶圆10包括半导体衬底100及位于半导体衬底100上的切割线12，为了能够达到精确的对准效果，通常会在晶圆10的半导体衬底100的切割线12上制作一些图案11，作为光刻时将掩模版和晶圆位置对准的套刻对准标记。

现有技术公开了一种用于套刻对准的套刻对准标记，该套刻对准标记包括第一部分结构和分布在第一部分结构外围区域的第二部分结构，第二部分结构由四组光栅组成，其中两个光栅用于垂直方向对准，另外两个光栅用于水平方向对准。

在申请号为200610118707的中国专利申请中，还可以发现更多与上述技术方案相关的信息。

现有技术还公开了一种套刻对准标记的制作方法，下面参照附图2至图7加以说明。

如图2所示，提供半导体衬底100，所述半导体衬底100包括第一子套刻对准标记区域I和第二子套刻对准标记区域II，所述第一子套刻对准标记区域I和第二子套刻对准标记区域II用于形成套刻对准标记。

在半导体衬底100上依次形成第一导电层102和阻挡层104，所述第一导电层102可以采用制作位线的材料形成，所述阻挡层104可以采用制作刻蚀阻挡层的材料形成。

如图3所示，在阻挡层104上旋涂第一光刻胶层106，将掩模版上的第一子套刻对准标记图形转移到半导体衬底100上的第一子套刻对准标记区域I的第一光刻胶层106上，经过显影后，定义出第一子套刻对准标记图形，所述第一光刻胶层106为正胶；然后，以第一光刻胶层106为掩膜，依次刻蚀阻挡层104和第一导电层102至露出半导体衬底100，形成第一子套刻对准标记沟槽108，待后续工艺全部完成之后，该图形在电子显微镜下观察会与周围区域存在色差，能够被辨认，形成第一子套刻对准标记，所述形成第一子套刻对准标记沟槽108的方法可以为干法刻蚀法或湿法刻蚀法；最后，用灰化法去除第一光刻胶层106。

如图4所示，在第一子套刻对准标记沟槽108和阻挡层104表面依次形成绝缘层112和顶盖层118，所述顶盖层118依次包括第一顶盖层114和第二顶盖层116。

如图5所示，在第二顶盖层116上旋涂第二光刻胶层120；将掩模版上的第二子套刻对准标记图形转移到半导体衬底100上的第二子套刻对准标记区域II的第二光刻胶层120上；经过显影后，定义出第二子套刻对准标记图形，所述第二子套刻对准标记图形位于第一子套刻对准标记图形内部，所述第二光刻胶层120为正胶；然后，以第二光刻胶层120为掩膜，依次刻蚀顶盖层118、绝缘层112及阻挡层104，形成第二子套刻对准标记沟槽122，所述形成第二子套刻对准标记沟槽122的方法可以为干法刻蚀法或湿法刻蚀法，其沟槽底部位于阻挡层104上，阻挡层104不能被刻穿，需要保留一定的厚度，以免在刻蚀过程中刻蚀气体接触到阻挡层104下方的第一导电层102而污染刻蚀腔室；最后，用灰化法去除第二光刻胶层120。

如图6所示，在第二顶盖层116上和第二子套刻对准标记沟槽122内形成第二导电层126。

如图7所示，去除第二子套刻对准标记沟槽122内以外的第二导电层126，形成第二子套刻对准标记128。

在上述形成套刻对准标记的过程中，由于控制刻蚀阻挡层104的厚度较为困难，而在第二子套刻对准标记区域II中存在着可以在芯片中用作位线的第一导电层102部分，因此在形成第二子套刻对准标记沟槽122的时候，很容易将第一导电层102上方的阻挡层104整体刻穿而暴露出下面的第一导电层102。一旦刻蚀气体没有在距离第一导电层102上方的阻挡层104一定厚度内停止刻蚀，而将第一导电层102暴露于刻蚀阻挡层104的气体中，刻蚀气体容易与第一导电层102发生反应，生成挥发性物质污染刻蚀设备的腔室，且在第一导电层102中产生大量的空洞，从而影响工艺的稳定性。

发明内容

本发明解决的问题是提供一种套刻对准标记及其制作方法，避免现有技术污染刻蚀腔室的缺陷。

为了解决上述问题，本发明提供一种套刻对准标记的制作方法，包括：提供形成有第一导电层的半导体衬底，所述半导体衬底包括第一子套刻对准标记区域和第二子套刻对准标记区域；去除第二子套刻对准标记区域的第一导电层，在第一子套刻对准标记区域相应形成的第一子套刻对准标记包括第一导电层；在半导体衬底上第二子套刻对准标记区域形成第二子套刻对准标记。

可选地，所述第一导电层上形成有阻挡层，所述去除第二子套刻对准标记区域的第一导电层包括步骤：在阻挡层上形成第一光刻胶层，定义出第一子套刻对准标记图形；以第一光刻胶层为掩膜，刻蚀阻挡层和第一导电层至半导体衬底。

可选地，所述第一光刻胶层为负胶。

可选地，所述形成第二子套刻对准标记包括步骤：在第一子套刻对准标记和半导体衬底上依次形成绝缘层和顶盖层；在绝缘层和顶盖层中形成第二子套刻对准标记。

可选地，所述在绝缘层和顶盖层中形成第二子套刻对准标记包括步骤：在顶盖层上形成第二光刻胶层，定义出第二子套刻对准标记图形；以第二光刻胶层为掩膜，依次刻蚀顶盖层和绝缘层，形成第二子套刻对准标记沟槽；去除第二光刻胶层，在顶盖层表面和第二子套刻对准标记沟槽内淀积第二导电层；去除第二子套刻对准标记沟槽以外的第二导电层，形成第二子套刻对准标记。

可选地，所述形成第二子套刻对准标记包括步骤：在第一子套刻对准标记和半导体衬底上依次形成绝缘层和顶盖层；在顶盖层中形成第二子套刻对准标记。

可选地，所述在顶盖层中形成第二子套刻对准标记包括步骤：在顶盖层上形成第二光刻胶层，定义出第二子套刻对准标记图形；以第二光刻胶层为掩膜，刻蚀顶盖层，形成第二子套刻对准标记沟槽；去除第二光刻胶层，在顶盖层表面和第二子套刻对准标记沟槽内淀积第二导电层；去除第二子套刻对准标记沟槽以外的第二导电层，形成第二子套刻对准标记。

可选地，所述顶盖层至少包括第一顶盖层和第二顶盖层。

本发明还提供一种套刻对准标记，包括：具有第一子套刻对准标记区域和第二子套刻对准标记区域的半导体衬底，其中，所述二子套刻对准标记区域中仅第一子套刻对准标记区域上形成有第一导电层；位于第一子套刻对准标记区域内的第一子套刻对准标记，所述第一子套刻对准标记包括第一导电层；位于第二子套刻对准标记区域内的第二子套刻对准标记。

可选地，所述第一子套刻对准标记还包括位于第一导电层上的阻挡层。

可选地，所述第一子套刻对准标记区域还形成有绝缘层和顶盖层。

可选地，所述第二子套刻对准标记区域还形成有绝缘层、顶盖层、以及位于绝缘层和顶盖层中的第二子套刻对准标记沟槽，所述沟槽内填充有作为第二子套刻对准标记的第二导电层。

可选地，所述第二子套刻对准标记区域还形成有绝缘层、顶盖层、以及位于顶盖层中的第二子套刻对准标记沟槽，所述沟槽内填充有作为第二子套刻对准标记的第二导电层。

可选地，所述顶盖层至少包括第一顶盖层和第二顶盖层。

与现有技术相比，上述技术方案具有以下优点：去除第二子套刻对准标记区域内的第一导电层，在第一子套刻对准标记区域内形成包括第一导电层的第一子套刻对准标记。因此在之后形成第二子套刻对准标记的工艺中，刻蚀阻挡层的气体不会接触到第一导电层，从而避免现有技术的由于刻蚀阻挡层的气体与第一导电层相接触生成挥发性物质而污染刻蚀设备的腔室、且在第一导电层中产生大量的空洞的缺陷，稳定了工艺过程。

上述技术方案在形成第一子套刻对准标记过程中，第一光刻胶层采用负胶，在不增加掩模板和不改变现有技术的版图的情况下避免了现有技术的由于刻蚀阻挡层的气体与第一导电层相接触生成挥发性物质而污染刻蚀设备的腔室、且在第一导电层中产生大量的空洞的缺陷，稳定了工艺过程。

附图说明

图1是现有套刻对准标记的示意图；

图2至图7是现有技术的一个形成套刻对准标记的结构示意图；

图8是本发明的一个具体实施方式的形成套刻对准标记的方法流程示意图；

图9是本发明的一个实施例的套刻对准标记的俯视图；

图10至图11是本发明的其它实施例的套刻对准标记的俯视图；

图12至图17是本发明的第一实施例的形成套刻对准标记的剖面结构示意图；

图18是本发明的第二实施例的套刻对准标记的剖面结构示意图。

具体实施方式

本发明去除第二子套刻对准标记区域内的第一导电层，在第一子套刻对准标记区域内形成包括第一导电层的第一子套刻对准标记。因此在之后形成第二子套刻对准标记的工艺中，刻蚀阻挡层的气体不会接触到第一导电层，从而避免现有技术的由于刻蚀阻挡层的气体与第一导电层相接触生成挥发性物质而污染刻蚀设备的腔室、且在第一导电层中产生大量的空洞的缺陷，稳定了工艺过程。

下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。

图8是本发明的一个具体实施方式的形成套刻对准标记的方法流程示意图。如图8所示，包括：执行步骤S201，提供形成有第一导电层的半导体衬底，所述半导体衬底包括第一子套刻对准标记区域和第二子套刻对准标记区域；执行步骤S202，去除第二子套刻对准标记区域的第一导电层，在第一子套刻对准标记区域相应形成的第一子套刻对准标记包括第一导电层；执行步骤S203，在半导体衬底上第二子套刻对准标记区域形成第二子套刻对准标记。

如图9所示为本发明的一个具体实施方式所形成的套刻对准标记20的俯视图，所述套刻对准标记20包括第一子套刻对准标记和第二子套刻对准标记。所述第一子套刻对准标记为由矩形条203围成形状较大的“口”字形状，所述第二子套刻对准标记由矩形条205围成形状较小的“口”字形状，第一子套刻对准标记和第二子套刻对准标记嵌套在一起形成“回”字形状。

在实际应用中，该套刻对准标记还可以采用其他图形来构成，比如三角形、梯形、五角形、六角形和八角形等多边形，或者是其它半包围式或者非包围式图形，如图10和图11所示。在此不应过多限制本发明的保护范围。

下面以图9中的套刻对准标记为例，详细描述其形成过程，具体请参照图12至图17，其中，图12至图17均是沿图9中的直线A-A’方向截取的剖视图。

如图12所示，提供半导体衬底200，所述半导体衬底200被分为第一子套刻对准标记区域I和第二子套刻对准标记区域II，所述第一子套刻对准标记区域I和第二子套刻对准标记区域II分别用于形成第一子套刻对准标记和第二子套刻对准标记。本实施例中，第一子套刻对准标记区域I包围第二子套刻对准标记区域II。

接着，在半导体衬底200上依次形成第一导电层202和阻挡层204。所述形成第一导电层202可以采用作为位线的材料制作，比如为钨或者金；所述形成第一导电层202的方法可以为化学气相淀积法、物理气相淀积法、等离子体增强化学气相淀积法或高密度等离子体化学气相淀积法等。所述第一导电层202的厚度为500～1000埃。

所述阻挡层204可以采用形成刻蚀阻挡层的材料制作，比如可以为氮化硅、二氧化硅、氮氧化硅、碳化硅，还可以为低介电常数材料比如含氢碳化硅；所述形成阻挡层204的方法可以为化学气相淀积法、物理气相淀积法、等离子体增强化学气相淀积法或高密度等离子体化学气相淀积法等，所述阻挡层204的厚度为1000～2000埃。

本实施例中，第一导电层202的厚度具体例如500埃、600埃、700埃、800埃、900埃或1000埃等，优选800埃；阻挡层204的厚度具体例如1000埃、1100埃、1200埃、1300埃、1400埃、1500埃、1600埃、1700埃、1800埃、1900埃或2000埃等，优选1500埃。

如图13所示，为形成第一子套刻对准标记的结构示意图。具体形成步骤为：在阻挡层204上旋涂第一光刻胶层206，将掩模版上的第一子套刻对准标记图形转移到第一光刻胶层206上，经过显影后，在半导体衬底上第一子套刻对准标记区域I定义出第一子套刻对准标记图形；以第一光刻胶层206为掩膜，刻蚀阻挡层204和第一导电层202至露出半导体衬底200。经过上述刻蚀后，剩余部分的第一导电层202和阻挡层204形成矩形条，并围成“口”字形状，形成了第一子套刻对准标记203。在“口”字形状内部形成形成沟槽208。

最后用灰化法去除第一光刻胶层206。

本实施例中，所述第一光刻胶层206为负胶，用以定义第一子套刻对准标记203的位置。所述刻蚀方法可以为干法刻蚀法或湿法刻蚀法。

如图14所示，在第一子套刻对准标记I的第一子套刻对准标记203和半导体衬底200上依次形成绝缘层210和顶盖层216，顶盖层216依次包括第一顶盖层212和第二顶盖层214。

所述形成绝缘层210的材料可以为氮化硅、二氧化硅、氮氧化硅、碳化硅或低介电常数的介质材料，比如含氢碳化硅；所述形成绝缘层210的方法可以为化学气相淀积法、物理气相淀积法、等离子体增强化学气相淀积法或高密度等离子体化学气相淀积法等，所述绝缘层210的厚度为1000～2000埃。

所述形成第一顶盖层212的材料可以为氮化硅、二氧化硅、氮氧化硅、碳化硅或低介电常数的介质材料，比如含氢碳化硅；所述形成第一顶盖层212的方法可以为化学气相淀积法、物理气相淀积法、等离子体增强化学气相淀积法或高密度等离子体化学气相淀积法等，第一顶盖层212的厚度为1000～2000埃；所述形成第二顶盖层214的材料可以为氮化硅、二氧化硅、氮氧化硅、碳化硅或低介电常数的介质材料，比如含氢碳化硅；所述形成第二顶盖层214的方法可以为化学气相淀积法、物理气相淀积法、等离子体增强化学气相淀积法或高密度等离子体化学气相淀积法等，第二顶盖层214的厚度为500～1500埃，以上各层都是形成半导体器件工艺中所使用的膜层，其具体材料取决于具体器件结构。

绝缘层210的厚度具体例如1000埃、1100埃、1200埃、1300埃、1400埃、1500埃、1600埃、1700埃、1800埃、1900埃或2000埃等，优选1500埃；所述第一顶盖层212的厚度具体例如1000埃、1100埃、1200埃、1300埃、1400埃、1500埃、1600埃、1700埃、1800埃、1900埃或2000埃等，优选1500埃；所述第二顶盖层214的厚度具体例如500埃、600埃、700埃、800埃、900埃、1000埃、1100埃、1200埃、1300埃、1400埃或1500埃等，优选1000埃。

如图15所示，在顶盖层216上旋涂第二光刻胶层218，将掩模版上的第二子套刻对准标记图形转移到第二光刻胶层218上，经过显影后，在半导体衬底上第二子套刻对准标记区域II定义出第二子套刻对准标记图形；以第二光刻胶层218为掩膜，沿第二子套刻对准标记图形依次刻蚀顶盖层216和绝缘层210至露出半导体衬底200。经过上述刻蚀后，在第二子套刻对准标记区域II形成第二子套刻对准标记沟槽220，所述第二子套刻对准标记沟槽220围成“口”字形状，该“口”字形状的第二子套刻对准标记沟槽220被“口”字形状的第一子套刻对准标记203包围。

最后，用灰化法去除第二光刻胶层218。

所述第二光刻胶层218为正胶，用以定义第二子套刻对准标记沟槽220的位置。所述刻蚀方法可以为干法刻蚀法或湿法刻蚀法。

在本实施例中，也可以只刻蚀顶盖层216形成第二子套刻对准标记沟槽220，所述第二子套刻对准标记沟槽220位于顶盖层216中，其沟槽底部位于绝缘层210上。

如图16所示，在第二顶盖层214上和第二子套刻对准标记沟槽220内形成第二导电层224。

本实施例中，所述第二导电层224的材料可以为多晶硅、钨、铝或铜等，所述形成第二导电层224的方法可以为化学气相淀积法、物理气相淀积法、等离子体增强化学气相淀积法或高密度等离子体化学气相淀积法等，第二导电层224的淀积厚度为1500～2500埃。

本实施例中，所述第二导电层224的淀积厚度具体例如1500埃、1600埃、1700埃、1800埃、1900埃、2000埃、2100埃、2200埃、2300埃、2400埃或2500埃等，优选2000埃。

如图17所示，去除第二子套刻对准标记沟槽220内以外的第二导电层224。所述去除第二子套刻对准标记沟槽220内以外的第二导电层224采用化学机械抛光设备对其进行研磨进行。“口”字形状的第二子套刻对准标记沟槽220内的第二导电层224形成第二子套刻对准标记226。

基于上述半导体工艺实施后，形成本实施例的最终套刻对准标记，如图17所示，包括：半导体衬底200，所述半导体衬底200包括第一子套刻对准标记区域I和第二子套刻对准标记区域II；位于半导体衬底200上第一子套刻对准标记区域I内的第一子套刻对准标记203，所述第一子套刻对准标记203包括第一导电层202；还包括位于半导体衬底200上第一导电层202被去除的第二子套刻对准标记区域II内的第二子套刻对准标记226。

同时在上述具体实施方式中，第一光刻胶层206和第二光刻胶层218的种类还可以有所变化：比如第一光刻胶层206还可以为正胶，这时第一次曝光时所采用的掩模版(Mask)上的版图与上述具体实施方式中所采用的掩模版上的版图则不同，其被保留和被去除的图案正好相反；比如第二光刻胶层218还可以为负胶，这时第二次曝光时所采用的掩模版上的版图与上述具体实施方式中所采用的掩模版上的版图则不同，其被保留和被去除的图案正好相反。

在本发明中，后制作的第二子套刻对准标记也可以位于在先制作的第一子套刻对准标记的外围。图18给出本发明的第二实施例的套刻对准标记剖面结构示意图。如图18所示，第二子套刻对准标记226位于第一子套刻对准标记203的外围。其与第一实施例的区别仅在于版图的不同，其形成工艺步骤皆与第一实施例相同，在此不加赘述。

在本发明中，所述第二子套刻对准标记226也可以不延伸至半导体衬底200上，而只位于顶盖层216中，其沟槽底部位于绝缘层210上，这与之前所形成的第二子套刻对准标记沟槽220的深度有关。

在本发明的上述具体实施方式中，所述的各膜层的层数和材料并不是唯一的，在实际工艺中可能会有部分层缺少或者增加，但是只要形成套刻对准标记的方法与上述具体实施方式相同，则均落入本发明的保护范围。

本发明的套刻对准标记也可以不仅仅局限于第一、第二两个子套刻对准标记，还可以有三个、四个甚至更多的子套刻对准标记套构而成。在本发明的实施例中，内外子套刻对准标记的各个边对应平行，其还可以不平行，在此不应过多限制本发明的保护范围。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种套刻对准标记的制作方法，其特征在于，包括：

提供形成有第一导电层的半导体衬底，所述半导体衬底包括第一子套刻对准标记区域和第二子套刻对准标记区域；

去除第二子套刻对准标记区域的第一导电层，在第一子套刻对准标记区域相应形成的第一子套刻对准标记包括第一导电层；

在半导体衬底上第二子套刻对准标记区域形成第二子套刻对准标记。

2.根据权利要求1所述的套刻对准标记的制作方法，其特征在于，所述第一导电层上形成有阻挡层，所述去除第二子套刻对准标记区域的第一导电层包括步骤：

在阻挡层上形成第一光刻胶层，定义出第一子套刻对准标记图形；

以第一光刻胶层为掩膜，刻蚀阻挡层和第一导电层至半导体衬底。

3.根据权利要求2所述的套刻对准标记的制作方法，其特征在于，所述第一光刻胶层为负胶。

4.根据权利要求1所述的套刻对准标记的制作方法，其特征在于，所述形成第二子套刻对准标记包括步骤：

在第一子套刻对准标记和半导体衬底上依次形成绝缘层和顶盖层；

在绝缘层和顶盖层中形成第二子套刻对准标记。

5.根据权利要求4所述的套刻对准标记的制作方法，其特征在于，所述在绝缘层和顶盖层中形成第二子套刻对准标记包括步骤：

在顶盖层上形成第二光刻胶层，定义出第二子套刻对准标记图形；

以第二光刻胶层为掩膜，依次刻蚀顶盖层和绝缘层，形成第二子套刻对准标记沟槽；

去除第二光刻胶层，在顶盖层表面和第二子套刻对准标记沟槽内淀积第二导电层；

去除第二子套刻对准标记沟槽以外的第二导电层，形成第二子套刻对准标记。

6.根据权利要求1所述的套刻对准标记的制作方法，其特征在于，所述形成第二子套刻对准标记包括步骤：

在顶盖层中形成第二子套刻对准标记。

7.根据权利要求6所述的套刻对准标记的制作方法，其特征在于，所述在顶盖层中形成第二子套刻对准标记包括步骤：

以第二光刻胶层为掩膜，刻蚀顶盖层，形成第二子套刻对准标记沟槽；

8.根据权利要求4至7中任一项所述的套刻对准标记的制作方法，其特征在于，所述顶盖层至少包括第一顶盖层和第二顶盖层。

9.一种套刻对准标记，其特征在于，包括：

具有第一子套刻对准标记区域和第二子套刻对准标记区域的半导体衬底，其中，所述二子套刻对准标记区域中仅第一子套刻对准标记区域上形成有第一导电层；

位于第一子套刻对准标记区域内的第一子套刻对准标记，所述第一子套刻对准标记包括第一导电层；

位于第二子套刻对准标记区域内的第二子套刻对准标记。

10.根据权利要求9所述的套刻对准标记，其特征在于，所述第一子套刻对准标记还包括位于第一导电层上的阻挡层。

11.根据权利要求9所述的套刻对准标记，其特征在于，所述第一子套刻对准标记区域还形成有绝缘层和顶盖层。

12.根据权利要求9所述的套刻对准标记，其特征在于，所述第二子套刻对准标记区域还形成有绝缘层、顶盖层、以及位于绝缘层和顶盖层中的第二子套刻对准标记沟槽，所述沟槽内填充有作为第二子套刻对准标记的第二导电层。

13.根据权利要求9所述的套刻对准标记，其特征在于，所述第二子套刻对准标记区域还形成有绝缘层、顶盖层、以及位于顶盖层中的第二子套刻对准标记沟槽，所述沟槽内填充有作为第二子套刻对准标记的第二导电层。

14.根据权利要求11至13中任一项所述的套刻对准标记，其特征在于，所述顶盖层至少包括第一顶盖层和第二顶盖层。