CN101320683A - 再加工半导体衬底的方法和形成半导体器件的图案的方法 - Google Patents

再加工半导体衬底的方法和形成半导体器件的图案的方法 Download PDF

Info

Publication number
CN101320683A
CN101320683A CNA2008101428868A CN200810142886A CN101320683A CN 101320683 A CN101320683 A CN 101320683A CN A2008101428868 A CNA2008101428868 A CN A2008101428868A CN 200810142886 A CN200810142886 A CN 200810142886A CN 101320683 A CN101320683 A CN 101320683A
Authority
CN
China
Prior art keywords
photoresist pattern
substrate
antireflective coating
pattern
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101428868A
Other languages
English (en)
Inventor
金垠成
金兑奎
吴锡焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101320683A publication Critical patent/CN101320683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种再加工半导体衬底的方法和在不损伤有机抗反射涂层(ARC)的情况下使用再加工半导体衬底的方法形成半导体器件图案的方法。再加工半导体衬底的方法包括在形成有有机ARC的衬底上形成光致抗蚀剂图案。当光致抗蚀剂图案中存在缺陷时,可曝光其上形成有光致抗蚀剂图案的衬底的整个表面。整个表面曝光的光致抗蚀剂图案可通过执行不损伤有机ARC的显影工艺来移除。

Description

再加工半导体衬底的方法和形成半导体器件的图案的方法
技术领域
本发明的一些示范性实施例涉及再加工半导体衬底的方法。其它示范性实施例涉及再加工半导体衬底的方法和在不损伤有机抗反射涂层(ARC)的情况下使用再加工半导体衬底的方法形成半导体器件图案的方法。
背景技术
近来,为试图制造具有较大容量的更快操作速度的半导体器件,研究了制造具有更高密度和/或更快响应速度的更稳定的半导体器件的方法。为了增加半导体器件的密度,微制造技术(例如,光刻)必须精确。
该光刻是指,为了形成应用于半导体器件的精细图案,使用光致抗蚀剂图案作为蚀刻掩模执行的光刻。为了形成光致抗蚀剂图案,在形成光致抗蚀剂膜之前可在目标层上形成抗反射涂层(anti-reflective coating,ARC)。当以光刻工艺图案化光致抗蚀剂时,该ARC用于减少蚀刻目标层在曝光工艺期间产生的光的反射。
该ARC防止(或减少)通过从曝光入射到光致抗蚀剂膜的光和来自蚀刻目标层的反射光之间的干扰产生的驻波效应。由于在前述工艺中形成的图案和边缘的漫反射,该ARC可防止(或减少)外形的异常反射。
在形成光致抗蚀剂图案之前,通过形成ARC可增加精细电路图案的临界尺寸(CD)的精度,以便增大制造条件的操作范围。具有以上所述特征的ARC可分类为包括无机材料的无机ARC和包括有机材料的有机ARC。无机ARC增加了对下目标层外形的粘附力且不容易在随后工艺中被移除。无机ARC不会像有机ARC一样粘附到形成的光致抗蚀剂图案。因此,更希望使用有机ARC而不是无机ARC。
在使用有机ARC的光刻工艺中,在蚀刻目标层上旋涂有机ARC材料之后,可通过执行烘焙工艺形成有机ARC。在有机ARC上形成光致抗蚀剂膜之后,通过利用曝光掩模执行曝光工艺、烘焙工艺和/或显影工艺可形成光致抗蚀剂图案。通过蚀刻被光致抗蚀剂图案曝光的蚀刻目标层可在半导体器件上形成更精细的图案。
上述的光刻工艺根据光致抗蚀剂图案的轮廓是否适于蚀刻掩模而有所不同。由于在用于形成光致抗蚀剂膜的旋涂工艺、烘焙工艺、曝光工艺和/或显影工艺期间发生的变化,在光致抗蚀剂图案的轮廓上会出现缺陷。当使用具有缺陷的光致抗蚀剂图案通过执行蚀刻工艺在半导体器件上形成精细图案时,由此产生的图案也会存在缺陷。当在形成的光致抗蚀剂图案中存在缺陷时,可在半导体衬底上执行再加工工艺,其中在从半导体衬底移除光致抗蚀剂图案之后重新形成光致抗蚀剂图案。
利用有机剥离器使用干清洗工艺(例如,使用氧等离子体的灰化工艺)和湿清洗工艺的组合可执行光致抗蚀剂图案的移除以再加工半导体衬底。当通过使用氧等离子体的灰化工艺移除光致抗蚀剂图案时,由于损伤了衬底的曝光表面会使半导体器件退化。使用氧等离子体的灰化工艺有助于移除光致抗蚀剂图案下的有机ARC。
发明内容
本发明的一些示范性实施例涉及再加工半导体衬底的方法。其它示范性实施例涉及再加工半导体衬底的方法和在不损伤有机抗反射涂层(ARC)情况下使用再加工半导体衬底的方法形成半导体器件图案的方法。
示范性实施例提供在不损伤有机抗反射涂层(ARC)的情况下通过执行曝光工艺能移除其中出现缺陷的光致抗蚀剂图案的再加工半导体器件的方法。
根据示范性实施例,提供了再加工半导体衬底的方法。在再加工半导体衬底的方法中,光致抗蚀剂图案可形成在形成有有机ARC的衬底上。当光致抗蚀剂图案中出现缺陷时可曝光形成有光致抗蚀剂的衬底的整个表面。通过执行显影处理可移除光致抗蚀剂图案的曝光表面,以减少(或防止)损伤有机ARC。因此,可提供(或形成)不损伤有机ARC的衬底。
根据示范性实施例,通过在衬底上旋涂有机材料以形成有机ARC而形成初级有机ARC之后,可通过在大约180℃和大约230℃的温度下烘焙初级有机ARC来形成有机ARC。
通过在有机ARC上形成光致抗蚀剂膜,利用曝光掩模选择性地曝光光致抗蚀剂膜,并且利用显影液显影曝光的光致抗蚀剂膜,可形成光致抗蚀剂图案。
根据示范性实施例,整个表面曝光中使用的光源的实例可包括ArF光源(ArF激光)、KrF光源(KrF激光)、F2光源(F2激光)、Hg-Xe光源(Hg-Xe激光)等。
在曝光衬底的整个表面之后,可以在大约100℃和大约130℃的温度下烘焙光致抗蚀剂图案的曝光表面。
根据示范性实施例,提供了一种形成半导体器件图案的方法。在形成半导体器件图案的方法中,可在衬底上形成有机ARC,该衬底上形成有蚀刻目标层。可在有机ARC上形成第一光致抗蚀剂图案。当第一光致抗蚀剂图案中出现缺陷时,可曝光衬底的整个表面,其具有在有机ARC上形成的第一光致抗蚀剂图案。可以在大约100℃和大约130℃的温度下烘焙第一光致抗蚀剂图案的曝光表面。
可利用显影工艺在不损伤有机ARC的情况下移除烘焙的第一光致抗蚀剂图案。可在有机ARC上形成第二光致抗蚀剂图案。使用第二光致抗蚀剂图案作为蚀刻掩模通过图案化蚀刻目标层可形成目标层图案。可移除第二光致抗蚀剂图案。照此,可在衬底上形成用作半导体器件的图案。
根据示范性实施例,在上述再加工半导体衬底的方法中,通过曝光衬底的整个表面和在具有缺陷的光致抗蚀剂图案上执行显影工艺可在不损伤有机ARC的情况下移除具有缺陷的光致抗蚀剂图案。当随后在衬底上形成光致抗蚀剂图案时,由于不需要在衬底上重新形成有机ARC的附加工艺,所以可降低与执行该方法关联的成本和/或时间。
附图说明
结合附图,从下面的详细描述将更加清楚地理解示范性实施例。图1-4表示如这里描述的非限定的示范性实施例。
图1是图解根据示范性实施例再加工半导体衬底的方法的流程图;和
图2至7是根据示范性实施例使用再加工半导体衬底的方法形成半导体器件图案的方法的示意性截面图。
具体实施方式
现在,将参考示出了一些示范性实施例的附图,更加全面地描述各种示范性实施例。附图中,为了清楚可夸大层和区域的厚度。
在此公开了详细的示例性实施例。然而,为了描述示范性实施例的目的,在此公开的具体结构和功能细节仅是说明性的。然而,本发明可用许多替代形式来表达并且不应解释为仅限制于在此阐明的示范性实施例。
因此,虽然示范性实施例能够是各种变更和可选的形式,但是其实施例是通过附图中实例的方式示出的并将在此详细地描述。然而,应该理解,不是指将示范性实施例限于公开的特定形式,相反,示范性实施例要覆盖所有变更、等价物和落入本发明范围的替换物。整个附图描述中相同的附图标记指代相同的元件。
应该理解,虽然术语第一、第二等在此可用于描述不同的元件,但是这些元件不应被这些术语限制。这些术语仅用于使一个元件与另一个相区别。例如,在不偏离示范性实施例的范围的情况下,第一元件可称为第二元件,并且同样地,第二元件可称为第一元件。如在此使用的,术语“和/或”包括一个或多个关联列出项的任何一个和所有组合。
应该理解,当称一个元件被“连接”或“耦合”到另一元件时,则它可以直接连接或耦合到另一元件或可能存在插入的元件。相反,当称一个元件被“直接连接”或“直接耦合”到另一个元件时,则不存在插入元件。用于描述元件之间关系的其它词将以相同的方式解释(例如,“在......之间”与“直接在......之间”、“邻近的”与“直接邻近的”等)。
在此使用的术语仅用于描述特定实施例的目的,而不是为了限制示范性实施例。如在此使用的,除非上下文明确地以其它方式指出,否则单数形式的不定冠词和定冠词指的是也包括复数形式。还应该理解,当在此使用术语“包含”和/或“包括”时,则列举存在的状态特征、整数、步骤、操作、元件和/或成分,而不排除存在或附加一种或多种其它特征、整数、步骤、操作、元件、成分和/或它们的组。
应该理解,虽然术语第一、第二、第三等可在此用于描述不同元件、成分、区域、层和/或截面,但是这些术语将不限于这些元件、成分、区域、层和/或截面。这些术语仅用于使一个元件、成分、区域、层或截面与另一个区域、层或截面相区别。因此,在不偏离示范性实施例的范围的情况下,下面论述的第一元件、成分、区域、层或截面可称为第二元件、成分、区域、层或截面。
为了易于描述,在这里使用空间相对术语,例如“之下”、“下面”“下方”、“上方”、“上面”等,以描述如图中示出的一个元件或特征与另一个元件或特征之间的关系。应该理解,空间的相对术语指的是包含除图中描述的方位之外使用或操作时器件的不同方位。例如,当图中的器件翻转时,描述为在其它元件或特征“下面”或“之下”的元件会被定向为在其它元件或特征“之上”。因此,例如,术语“下面”可包含既在上面又在下面的两种定位。该器件可以以其它方向定位(旋转90度或在其它定位观察或参考),并相应地解释在这里使用的空间相对描述。
在此,参考示意性图解理想实施例(和中间结构)的截面图来描述示范性实施例。同样,可预期由例如制造技术和/或公差产生的图的形状差异。因此,示范性实施例不应解释为限于在此说明的区域的特定形状,而是可包括例如由制造引起的形状偏离。例如,示例为矩形的注入区可具有在其边缘的圆形或曲线特征和/或梯度(例如,注入浓度),而不是从注入区到非注入区的急剧变化。同样,由注入形成的掩埋区会导致在掩埋区和通过其发生注入的表面之间的区域中的一些注入。因此,图中所示的区域本质上是示意性的,它们的形状不必说明器件区域的实际形状并且不限制示范性实施例的范围。
还应注意,在一些可选的实施中,注释的功能/作用会产生在图中示出的顺序之外。例如,连续示出的两个图,根据涉及的功能/作用,事实上会基本上同时执行,或有时会以相反的顺序执行。
除非另有规定,否则这里使用的所有术语(包括技术和科学术语)具有与示范性实施例所属领域普通技术人员通常理解的相同的意义。应进一步理解,例如通常使用字典中定义的那些术语,应当解释为具有与相关领域上下文中的意思一致的意思,并且不应解释为理想的或过于形式的意思,除非这里明确这么定义。
为了更明确地描述示范性实施例,将参考附图详细地描述各个方面。然而,本发明不限制于描述的示范性实施例。
示范性实施例涉及再加工半导体衬底的方法。其它示范性实施例涉及再加工半导体衬底的方法和在不损伤有机抗反射涂层(ARC)的情况下使用再加工半导体衬底的方法形成半导体器件图案的方法。
图1是图解根据示范性实施例再加工半导体衬底的方法的流程图。
参考图1,可准备(或形成)具有有机抗反射涂层(ARC)的衬底(S110)。
衬底的实例可包括具有蚀刻目标层的硅衬底或具有蚀刻目标层的绝缘体上硅(SOI)衬底。蚀刻目标层的实例可包括多晶硅层、氮化硅层、氧化硅层、金属氮化物层或金属层等。该蚀刻目标层可具有单一结构或至少两个单一结构的堆叠结构。
该有机ARC可包括氮氧化硅(SiON)或碳化硅(SiC)等。
可在衬底上形成有机ARC,以增加蚀刻目标层和在随后工艺中形成的光致抗蚀剂图案之间的粘附力。有机ARC可防止(或减少)通过从曝光入射到光致抗蚀剂膜的光和来自蚀刻目标层的反射光之间的干扰产生的驻波效应。
由于在前述工艺中形成的图案和在边缘的漫反射,该有机ARC可防止(或减少)外形的异常反射。
可对用于形成在衬底上的有机ARC的有机材料执行旋涂。可形成初级有机ARC。可通过在大约180℃和大约230℃的温度下烘焙初级有机ARC来形成该有机ARC。
可在所形成的有机ARC上形成光致抗蚀剂图案(S120)。
通过形成光致抗蚀剂膜可形成光致抗蚀剂图案。可使用光曝光该光致抗蚀剂膜。曝光过的光致抗蚀剂膜可利用显影液显影并被干燥。
将详细说明形成光致抗蚀剂图案的方法。可清洗衬底表面以移除残留在有机抗反射涂层衬底上的杂质。可通过在清洗过的衬底上涂布光致抗蚀剂成分形成初级光致抗蚀剂膜。该光致抗蚀剂成分可包括甲基丙烯酸脂或丙烯酸脂、光酸生成剂和/或有机溶剂。
通过执行第一烘焙工艺加热衬底上的初级光致抗蚀剂膜可形成该光致抗蚀剂膜。该第一烘焙工艺可以在大约90℃和大约130℃的温度下执行。由于该第一烘焙工艺可增加光致抗蚀剂膜对有机ARC的粘附力。
可选择性地曝光光致抗蚀剂膜。为了曝光光致抗蚀剂膜,可将具有电路图案的曝光掩模设置在曝光设备的掩模台上。该曝光掩模可与衬底对准。
通过在曝光掩模上投射光,光致抗蚀剂膜会与透过曝光掩模的光起反应。在曝光工艺中使用的光的实例可包括波长为193nm的ArF光源(ArF激光)、波长为248nm的KrF光源(KrF激光)、F2光源(F2激光)或Hg-Xe光源(Hg-Xe激光)等。
在光致抗蚀剂膜上执行曝光工艺之后可在其上执行第二烘焙工艺。该第二烘焙工艺可以在大约100℃和大约130℃的温度下执行。该曝光的部分会溶解在第二烘焙工艺中使用的显影液中。
通过使用显影液溶解光致抗蚀剂膜可移除曝光部分上的光致抗蚀剂膜。该显影液可以为四甲基铵羟化物(TMAH,tetramethylammonium hydroxide)水溶液。
因为未曝光光致抗蚀剂部分对水的亲合力不同于曝光的光致抗蚀剂部分对水的亲合力,所以通过利用显影液溶解曝光的光致抗蚀剂可移除该曝光的光致抗蚀剂部分。在溶解曝光的光致抗蚀剂之后,可执行清洗工艺和干燥工艺。光致抗蚀剂图案可以是用于包括丙烯酸脂或甲基丙烯酸酯的ArF的光致抗蚀剂图案。光致抗蚀剂图案的主要结构可以是简单的碳碳链。
可确定形成在有机ARC上的光致抗蚀剂图案的缺陷的存在(S130)。
由于曝光工艺的条件和外部变量,通过上述曝光方法形成的光致抗蚀剂图案会有缺陷。当不满足上述的条件时,就会形成具有缺陷的光致抗蚀剂图案。
当光致抗蚀剂图案中没有缺陷时,利用光致抗蚀剂图案作为蚀刻掩模可执行蚀刻目标层的蚀刻工艺。当光致抗蚀剂图案中存在缺陷时,可执行半导体衬底的再加工工艺,以移除光致抗蚀剂图案和/或再利用衬底和有机ARC。
当光致抗蚀剂图案中存在缺陷时,可曝光具有缺陷的光致抗蚀剂图案的整个表面以移除具有缺陷的光致抗蚀剂图案(S140)。
曝光光致抗蚀剂图案的整个表面可包括暴露到来自光源的光,而没有曝光掩模。应用于整个表面曝光工艺的光源的实例可包括ArF光源(ArF激光)、KrF光源(KrF激光)、F2光源(F2激光)或Hg-Xe光源(Hg-Xe激光)等。这些可以单独或组合使用。曝光整个表面可包括由具有缺陷的光致抗蚀剂图案中的光酸生成剂产生酸(H+)。
为了在整个表面曝光的光致抗蚀剂图案上实施(或执行)热处理可执行第三烘焙工艺(S150)。
该第三烘焙工艺可以是这样的工艺,其通过扩散自整个表面曝光的光致抗蚀剂图案内部产生的酸来形成整个表面曝光的光致抗蚀剂图案(可溶解于显影液)。因此,整个表面曝光的光致抗蚀剂图案可溶解在第三烘焙工艺中使用的显影液中。
第三烘焙工艺可以在大约100℃和大约130℃的温度下执行。第三烘焙工艺可以在大约110℃和120℃的温度下执行。第三烘焙工艺可减少(或减轻)光致抗蚀剂图案的硬化,并且同时增加酸的扩散。
通过在执行第三烘焙工艺的光致抗蚀剂图案上执行第二显影工艺,可基本移除具有缺陷的光致抗蚀剂图案(S160)。
在通过利用TMAH水溶液作为显影液溶解光致抗蚀剂图案执行第三烘焙工艺之后,该第二显影工艺移除光致抗蚀剂图案。通过第二显影工艺在不损伤有机ARC的情况下可从衬底移除具有缺陷的光致抗蚀剂图案。通过在形成有机ARC的半导体衬底上执行干燥和清洗工艺可进行半导体衬底上的再加工工艺。
通过在具有缺陷的光致抗蚀剂图案上顺序执行整个表面曝光和显影工艺,上述的半导体衬底上的再加工工艺在不损伤光致抗蚀剂图案下面的有机ARC的情况下可移除具有缺陷的光致抗蚀剂图案。
图2至7是根据示范性实施例使用再加工半导体衬底的方法形成半导体器件图案的方法的示意性截面图。
参考图2,可准备衬底100,该衬底100具有通过执行器件隔离工艺在其上面形成的器件隔离层105。通过形成隔离层可将衬底100分成(或隔离成)有源区和场区。可在形成隔离层105的衬底100上顺序形成栅绝缘层110、栅电极层120、掩模层130、有机ARC 132和第一光致抗蚀剂图案134。
栅绝缘层110可包括氧化硅层(SiO2)或包含具有比氧化硅层更高介电常数的材料的薄膜。用于形成栅绝缘层110的薄膜的材料可包括HfO2、ZrO2、Ta2O5、Y2O3、Nb2O5、Al2O3、TiO2、CeO2、In2O3、RuO2、MgO、SrO、B2O3、SnO2、PbO、PbO2、Pb3O4、V2O3、La2O3、Pr2O3、Sb2O3、Sb2O5、CaO或类似的化合物。这些可单独或以其混合物使用。
栅电极层120可包括掺杂杂质的多晶硅层(未示出)和包括金属的导电层(未示出)。可将该栅电极层120图案化为栅电极。该导电层可包括钨(W)层、硅化钨(WSi)层、氮化钛(TiN)层或其组合物。该栅电极层120可具有顺序堆叠的多晶硅层、硅化钨层、氮化钛层、硅化钨层和钨层的叠层结构。
在随后工艺中可将掩模层130图案化为硬掩模(未示出)。该掩模层130可由相对于随后的工艺中形成的层间绝缘层(未示出)具有高选择性蚀刻率的材料来形成。当层间绝缘层包括氧化物(例如,氧化硅)时,掩模层可包括氮化物(例如,氮化硅)。蚀刻目标层可包括栅绝缘层110、栅电极层120和/或掩模层130。
有机ARC 132可包括氮氧化硅(SiON)或碳化硅(SiC)等。可在衬底100上形成有机ARC 132,以增加掩模层和在随后工艺中形成的第一光致抗蚀剂图案之间的粘附力。可在衬底100上形成有机ARC 132以增加掩模层和同时形成的第一光致抗蚀剂图案之间的粘附力,以便防止(或减少)由在形成第一光致抗蚀剂图案期间入射到光致抗蚀剂膜的光和由掩模层反射的光之间的干扰产生的驻波效应。
通过在衬底上旋涂有机材料以形成初极有机ARC,并且在大约180℃和大约230℃的温度下烘焙初级有机ARC,可形成有机ARC 132。
第一光致抗蚀剂图案134,可通过正常曝光工艺来形成,可将其作为蚀刻掩模来建立形成栅结构的区域。第一光致抗蚀剂图案134可以是具有缺陷的光致抗蚀剂图案。
参考图3,可执行用于再加工半导体衬底的工艺,以在不损伤在光致抗蚀剂图案下面的有机ARC 132的情况下移除具有缺陷的光致抗蚀剂图案134。
将详细说明再加工半导体衬底的工艺以移除具有缺陷的光致抗蚀剂图案。
曝光具有缺陷的第一光致抗蚀剂图案134的整个表面。由于来自光源的光而没有曝光掩模,可通过曝光具有缺陷的光致抗蚀剂图案来曝光第一光致抗蚀剂图案134的整个表面。
应用于整个表面曝光工艺的光源的实例可包括ArF光源(ArF激光)、KrF光源(KrF激光)、F2光源(F2激光)、Hg-Xe光源(Hg-Xe激光)或类似的光源。
可在第一光致抗蚀剂图案134上执行烘焙工艺,以热处理第一光致抗蚀剂图案134。该烘焙工艺可以在大约100℃和大约130℃的温度下执行。该烘焙工艺可以在大约110℃和大约120℃的温度下执行。该烘焙工艺会减弱光致抗蚀剂图案的硬化,并且同时增加酸的扩散,以便在显影液中溶解第一光致抗蚀剂图案。通过用TMAH水溶液作为显影液执行显影工艺,可移除烘焙的第一光致抗蚀剂图案。照此,在显影工艺期间,在不损伤有机ARC 132的情况下,可从衬底基本上移除具有缺陷的第一光致抗蚀剂图案。
参考图4,第二光致抗蚀剂图案136可形成在执行了再加工工艺的半导体衬底100的有机ARC 132上。该第二光致抗蚀剂图案136可作为在半导体衬底100上建立栅结构(下面论述)区域的蚀刻掩模。
可顺序蚀刻通过第二光致抗蚀剂图案136暴露的有机ARC 132和掩模层130,形成有机ARC 132a和硬掩模130a。
参考图5,第二光致抗蚀剂图案136和有机ARC图案132a可通过执行氧等离子体灰化工艺和干燥工艺移除。
使用硬掩模作为蚀刻掩模可图案化栅电极层120和栅绝缘层110。图案化工艺的实例可包括反应性离子蚀刻、离子束蚀刻、等离子体蚀刻、激光蚀刻工艺或类似的工艺。栅电极层120可形成为栅电极120a。栅绝缘层110可形成为栅绝缘层图案110a。包括栅绝缘层图案110a、栅电极120a、硬掩模130a的栅结构140可形成在衬底100上。栅结构140可以是通过图案化蚀刻目标层形成的目标层图案。
参考图6,利用栅结构140作为离子注入掩模可在栅结构140之间暴露的衬底100上注入杂质(未示出)。通过执行热处理工艺,可在衬底100上形成对应初级源区和漏区的初级接触区(未示出)。
通过用约1×1011至1×1017atoms/cm2剂量的杂质掺杂衬底,可形成初级源区和漏区。当在衬底100上设置(或定位)p型金属氧化物半导体(PMOS)区和n型金属氧化物半导体(NMOS)区时,可在衬底100上形成第三光致抗蚀剂图案作为离子注入掩模之后,执行第二离子注入工艺以形成初级源区和漏区。
可在形成有栅结构140的衬底100上形成氮化硅层(未示出)。栅间隔物142可通过各向异性蚀刻氮化硅层形成在栅结构140的侧壁上。在形成栅间隔物142之后,通过执行离子注入工艺可形成LDD结构的接触区145。接触区中的源区对应于接触第一焊盘的电容器接触区。接触区中的漏区对应于接触第二焊盘的位线接触区。包括栅结构140、栅间隔物142和接触区145的晶体管可形成在衬底100上。
参考图7,包括氧化物的层间绝缘层150可形成在衬底100的表面上以覆盖栅结构140。可利用硼掺杂磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、旋涂玻璃(SOG)、等离子体增强四乙基原硅酸盐(PE-TEOS)、未掺杂硅玻璃(USG)或HDP-CVD氧化物或类似的化合物,通过化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺或原子层沉积(ALD)工艺等形成层间绝缘层150。利用上述的方法,对应于半导体器件图案的栅结构可具有均匀的轮廓。
在上述根据示范性实施例的再加工半导体衬底的方法中,通过在具有缺陷的光致抗蚀剂图案上顺序地执行整个表面曝光工艺和显影工艺,在不损伤光致抗蚀剂图案下面形成的有机ARC的情况下,可移除具有缺陷的光致抗蚀剂图案。因为在衬底上重新形成光致抗蚀剂图案时没有必要执行在衬底上重新形成有机ARC的附加工艺,所以就成本和/或时间而言可增加生产力。
前述是对示范性实施例的说明,而不解释为对其的限制。虽然已描述了一些示范性实施例,但是本领域的技术人员应容易地意识到,在本质上不偏离新教导和优点的情况下示范性实施例能作许多变形。因此,所有这种变形旨在包括在如权利要求中限定的本发明的范围内。在权利要求书中,附加功能子句旨在覆盖如这里在执行所述功能时描述的结构,其不仅是结构等效而且是等效的结构。因此,应该理解,前述是对各种示范性实施例的说明,而不解释为限于所公开的特定实施例,并且对公开的实施例以及其它实施例的修改旨在包括在所附权利要求书的范围内。
本申请要求2007年2月8日在韩国知识产权局(KIPO)申请的韩国专利申请No.2007-0013075的优先权的权益,其公开的全部内容在此合并作为参考。

Claims (15)

1.一种再加工半导体衬底的方法,该方法包括:
在衬底上形成有机抗反射涂层;
在该有机抗反射涂层上形成光致抗蚀剂图案;
当该光致抗蚀剂图案中出现缺陷时,曝光具有该光致抗蚀剂图案的该衬底的整个表面;以及
在不损伤该有机抗反射涂层的情况下通过执行显影工艺移除整个曝光表面的该光致抗蚀剂图案。
2.如权利要求1所述的方法,其中形成该有机抗反射涂层包括通过旋涂在该衬底上形成该有机抗反射涂层所使用的有机材料形成初级有机抗反射涂层;并在180℃至230℃的温度下烘焙该初级有机抗反射涂层。
3.如权利要求1所述的方法,其中形成该光致抗蚀剂图案包括在该有机抗反射涂层上形成光致抗蚀剂膜;利用曝光掩模选择性地曝光光致抗蚀剂膜;以及利用显影液显影该曝光的光致抗蚀剂膜。
4.如权利要求1所述的方法,其中利用从由ArF光源、ArF激光、KrF光源、KrF激光、F2光源、F2激光和Hg-Xe光源、Hg-Xe激光组成的组中选择的光源曝光该衬底的整个表面。
5.如权利要求1所述的方法,其中利用包括四甲基铵羟化物(TMAH)的显影液执行显影工艺。
6.如权利要求1所述的方法,还包括在曝光该衬底的整个表面之后,在100℃到130℃的温度下烘焙该整个表面曝光的光致抗蚀剂图案。
7.如权利要求6所述的方法,其中在110℃到120℃的温度进行烘焙。
8.一种形成半导体器件图案的方法,该方法包括:
根据权利要求1在移除该整个表面曝光的光致抗蚀剂图案之前,在100℃到130℃的温度下烘焙该整个表面曝光的光致抗蚀剂图案;
在移除该整个表面曝光的光致抗蚀剂图案之后,在该有机抗反射涂层上形成第二光致抗蚀剂图案,其中该光致抗蚀剂图案是第一光致抗蚀剂图案;
利用第二光致抗蚀剂图案作为蚀刻掩模通过图案化蚀刻目标层形成目标层图案,其中在形成该有机抗反射涂层之前,在该衬底上形成该蚀刻目标层;以及
移除第二光致抗蚀剂图案。
9.如权利要求8所述的方法,其中该目标层图案包括栅结构和导电配线。
10.如权利要求8所述的方法,其中在110℃到120℃的温度下进行烘焙。
11.如权利要求8所述的方法,其中形成该有机抗反射涂层包括通过旋涂在衬底上形成该有机抗反射涂层所使用的有机材料形成初级有机抗反射涂层;并且在180℃到230℃的温度下烘焙该初级有机抗反射涂层。
12.如权利要求8所述的方法,其中形成该光致抗蚀剂图案包括在该有机抗反射涂层上形成光致抗蚀剂膜;利用曝光掩模选择性地曝光该光致抗蚀剂膜;以及利用显影液显影该曝光的光致抗蚀剂膜。
13.如权利要求8所述的方法,其中形成该第二光致抗蚀剂图案包括在该有机抗反射涂层上形成光致抗蚀剂膜;利用曝光掩模选择性地曝光该光致抗蚀剂膜;以及利用显影液显影该曝光的光致抗蚀剂膜。
14.如权利要求8所述的方法,其中利用从由ArF光源、ArF激光、KrF光源、KrF激光、F2光源、F2激光和Hg-Xe光源、Hg-Xe激光组成的组中选择的光源曝光该衬底的整个表面。
15.如权利要求8所述的方法,其中利用包括四甲基铵羟化物(TMAH)的显影液执行该显影工艺。
CNA2008101428868A 2007-02-08 2008-02-05 再加工半导体衬底的方法和形成半导体器件的图案的方法 Pending CN101320683A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070013075 2007-02-08
KR13075/07 2007-02-08

Publications (1)

Publication Number Publication Date
CN101320683A true CN101320683A (zh) 2008-12-10

Family

ID=39686203

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101428868A Pending CN101320683A (zh) 2007-02-08 2008-02-05 再加工半导体衬底的方法和形成半导体器件的图案的方法

Country Status (2)

Country Link
US (1) US7825041B2 (zh)
CN (1) CN101320683A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375378A (zh) * 2013-08-14 2015-02-25 上海凸版光掩模有限公司 光掩模制造方法
CN113433792A (zh) * 2016-02-17 2021-09-24 三星电子株式会社 使用光掩模制造半导体器件的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005014796B3 (de) * 2005-03-31 2006-11-02 Advanced Micro Devices, Inc., Sunnyvale Modell für eine fortschrittliche Prozesssteuerung, das eine Solloffsetgröße umfasst
US8288271B2 (en) 2009-11-02 2012-10-16 International Business Machines Corporation Method for reworking antireflective coating over semiconductor substrate
US9224602B2 (en) * 2011-12-29 2015-12-29 Intel Corporation Sub-second annealing lithography techniques
CN105118772B (zh) * 2015-10-14 2018-11-09 上海华力微电子有限公司 离子注入阻挡层的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890013708A (ko) 1988-02-27 1989-09-25 김지주 삼층레지스트구조에서의 상층레지스트 재작업 방법
KR950025901A (ko) 1994-02-28 1995-09-18 김주용 감광막 제거 방법
JP2002033257A (ja) 2000-07-17 2002-01-31 Fuji Photo Film Co Ltd シリコン含有2層レジストの剥離方法
KR101019331B1 (ko) 2001-04-17 2011-03-07 브레우어 사이언스 인코포레이션 개선된 스핀 보울 상화성을 갖는 반사 방지 코팅 조성물
KR20040067121A (ko) 2003-01-21 2004-07-30 삼성전자주식회사 잉크 젯 프린트 헤드의 제조방법
KR100599405B1 (ko) 2003-08-23 2006-07-12 한국과학기술원 다이아조 케토 구조를 함유하는 단량체, 상기 단량체를함유하는 중합체 및 상기 중합체를 포함하는 포토레지스트조성물
KR20050063319A (ko) 2003-12-22 2005-06-28 주식회사 하이닉스반도체 노광용 마스크의 제조 방법
KR100574349B1 (ko) 2004-02-03 2006-04-27 삼성전자주식회사 세정액 조성물 및 이를 이용한 반도체 장치의 세정방법
JP4597844B2 (ja) * 2005-11-21 2010-12-15 信越化学工業株式会社 フォトレジスト膜のリワーク方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375378A (zh) * 2013-08-14 2015-02-25 上海凸版光掩模有限公司 光掩模制造方法
CN113433792A (zh) * 2016-02-17 2021-09-24 三星电子株式会社 使用光掩模制造半导体器件的方法

Also Published As

Publication number Publication date
US7825041B2 (en) 2010-11-02
US20080194097A1 (en) 2008-08-14

Similar Documents

Publication Publication Date Title
CN101320683A (zh) 再加工半导体衬底的方法和形成半导体器件的图案的方法
JP2000299380A (ja) 半導体素子のコンタクト形成方法
CN102478763A (zh) 光刻方法
CN102201365B (zh) 用于制造半导体器件的方法
US20110164161A1 (en) Method of manufacturing cmos image sensor using double hard mask layer
US20120276745A1 (en) Method for fabricating hole pattern in semiconductor device
US6589712B1 (en) Method for forming a passivation layer using polyimide layer as a mask
US7550362B2 (en) Method for manufacturing semiconductor device
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
KR100373344B1 (ko) 반도체 소자의 캐패시터 제조 방법
TWI833601B (zh) 基底的處理方法
KR0161467B1 (ko) 반도체장치의 평탄화 방법
JP2003114534A (ja) フォトレジストパターンを利用した半導体素子の製造方法
CN102044414A (zh) 半导体结构及其制造方法
KR100498605B1 (ko) 반도체 소자의 이너 실린더 캐패시터 형성방법
KR100861188B1 (ko) 반도체소자의 제조방법
KR100570855B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20000045450A (ko) 반도체소자의 저장전극 형성방법
KR100390999B1 (ko) 반도체소자의 형성방법
KR100277875B1 (ko) 커패시터 제조방법
KR19980045163A (ko) 반도체장치의 제조방법
KR20050120297A (ko) Meel 소자 제조방법
KR20080060549A (ko) 반도체 소자의 트렌치 형성 방법
KR980005428A (ko) 반도체 장치의 이온주입 방법
KR19990003033A (ko) 반도체소자의 콘택홀 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081210