KR19990003033A - 반도체소자의 콘택홀 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 콘택홀 제조방법에 관한 것으로, 반도체기판 상부에 얇은 절연막을 형성한 후, 전하저장전극 콘택으로 예정되는 부분의 상기 절연막을 먼저 식각하고, 상기 절연막이 제거된 부분에 다결정실리콘으로 콘택 패드를 형성하여 하부의 소자분리 산화막을 보호함으로써 콘택홀을 형성하기 위한 식각공정시 상기 반도체기판이 손상되는 것을 방지하고, 상기 소자분리 산화막의 끝부분이 식각되어 누설전류가 발생하는 것을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.

Description

반도체소자의 콘택홀 제조방법

본 발명은 반도체소자의 콘택홀 제조방법에 관한 것으로서, 특히 소자분리 산화막을 형성하고, 상기 소자분리 산화막의 상부에 얇은 절연막을 증착한 후, 콘택이 형성될 부분의 절연막을 제거한 다음에 다결정실리콘으로 콘택 패드를 형성함으로써 콘택홀을 형성하기 위한 식각공정시 반도체기판이 손상되는 것을 방지하고, 상기 소자분리 산화막의 끝부분이 식각되어 누설전류가 발생되는 것을 방지하는 기술에 관한 것이다.

최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입공정 등의 마스크로 매우 폭넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.

상기 감광막 패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정 변수(k)에 비례하고, 노광장치의 렌즈 구경(numerical aperture : NA, 개구수)에 반비례한다.

[ R = k * λ / NA, R = 해상도, λ = 광원의 파장, NA = 개구수 ]

여기서, 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365nm인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이다. 그리고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet, DUV), 예를 들어 파장이 248nm인 KrF 레이저나 193 nm인 ArF 레이저를 광원으로 사용하는 노광장치를 이용하는 방법과, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer : 이하 CEL 이라 함)방법이나 두층의 감광막 사이에 에스.오.지(spin on glass : SOG) 등의 중간층을 개재시킨 삼층레지스트(Tri layer resister : 이하 TLR 이라 함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.

또한, 상하의 도전배선을 연결하는 콘택홀은 소자가 고집적화 되어감에 따라 자체의 크기와 주요 배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)가 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들 간의 정확하고 엄격한 정렬이 구되어 공정 유유도가 감소된다.

이러한 콘택홀은 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalignment tolerance), 노광공정시의 렌즈 왜곡(lensdistortion) 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration) 등과 같은 요인들을 고려하여 마스크를 형성한다.

종래의 기술에 따른 반도체소자의 콘택홀 제조방법에 대해 첨부도면을 참조하여 살펴보기로 한다.

도 1a 내지 도 1d는 종래기술의 실시예에 따른 반도체소자의 콘택홀 제조방법을 나타낸 단면도이다.

먼저, 반도체기판(11) 상부에 소자분리 산화막(12)을 형성하여, 활성영역과 소자분리 영역을 정의하고, 전체표면 상부에 제1절연막(13)을 형성한다.

그 다음, 전 표면을 평탄화하기 위해 제2절연막(15)을 형성한다.(도 1a)

그 후, 전체표면 상부에 감광막(17)을 코팅하고, 콘택홀이 되는 부위를 노출시키는 감광막(17) 패턴을 형성한다.(도 1b)

그리고, 상기 감광막(17) 패턴을 식각마스크로 사용하여 제1, 제2절연막을 식각하여 콘택홀(19)을 형성하고, 상기 감광막(17) 패턴을 제거한다.

이때, 식각깊이가 깊어 반도체기판(11)이 많이 손상이 되고, 상기 소자분리 산화막(12)의 끝부분이 식각되어 누설전류가 많이 발생하게 된다.(도 1c)

그 다음에, 전체표면 상부에 절연막(도시안됨)을 증착한다.

그런 후에, 상기 절연막(도시안됨)을 전면식각하여 상기 콘택홀(19)의 측벽에 절연막 스페이서(21)를 형성한다. 여기서, 상기 절연막 스페이서(21)는 상기 콘택홀(19)와 인접하는 워드라인 또는 비트라인과의 접촉을 방지하기 위하여 산화막 또는 질화막으로 형성한다.(도 1d)

그러나, 상기와 같은 종래기술에 따른 반도체소자의 콘택홀 제조방법은, 콘택홀을 형성하기 위하여 식각공정을 실시할 경우에, 식각깊이가 깊어 반도체기판이 많이 손상되고, 소자분리 산화막의 끝부분이 식각되어 누설전류가 많이 발생하는 문제점이 발생한다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 반도체기판 상부에 소자분리 산화막을 형성한 다음, 전체표면 상부에 일정 두께의 절연막을 형성하고, 콘택홀이 형성될 부분의 절연막을 제거한 후, 상기 절연막이 제거된 부분에 다결정 실리콘으로 콘택 패드를 형성하고, 이를 콘택홀 식각공정시 반도체기판의 손상을 방지하는 식각장벽층으로 이용하여 소자분리 산화막을 포함하는 반도체기판의 손상을 방지함으로써 누설전류의 발생을 방지하고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 콘택홀 제조방법을 제공하는 데 그 목적이 있다.

도 1a 내지 도 1d는 종래기술의 실시예에 따른 반도체소자의 콘택홀 제조방법을 도시한 단면도.

도 2a 내지 도 2f는 본 발명에 따른 반도체소자의 콘택홀 제조방법을 도시한 단면도.

* 도면의 주요부분에 대한 부호 설명

11,101 : 반도체기판, 12,102 : 소자분리 산화막, 13,103 : 제1절연막, 15,113 : 제2절연막, 17,105,115 : 감광막, 19,107 : 콘택홀, 21,117 : 절연막 스페이서, 111 : 다결정실리콘

이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 콘택홀 제조방법은,

반도체기판 상부에 소자분리 산화막을 형성하는 공정과,

전체표면 상부에 제1절연막을 형성하는 공정과,

상기 제1절연막을 사진식각하여 콘택홀로 예정되는 부분을 제거하는 제1콘택식각 공정과,

상기 제1절연막이 제거된 부분에 콘택 패드를 형성하는 공정과,

전체표면 상부에 제2절연막을 형성하여 평탄화하는 공정과,

상기 제2절연막 상부에 상기 콘택 패드를 노출시키는 제2콘택 식각공정으로 상기 제2절연막을 식각하여 콘택홀을 형성하는 공정과,

상기 콘택홀 측벽에 절연막 스페이서를 형성하는 공정을 포함하는 것을 특징으로 한다.

한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 반도체기판 상부에 소자분리 산화막을 형성한 다음, 전체표면 상부에 일정 두께의 절연막을 형성하고, 콘택홀이 형성될 부분의 절연막을 제거한 후, 상기 절연막이 제거된 부분에 다결정실리콘으로 콘택 패드를 형성하고, 이를 콘택홀 식각공정시 반도체기판의 손상을 방지하는 식각장벽층으로 이용하여 소자분리 산화막을 포함하는 반도체기판의 손상을 방지함으로써 누설전류의 발생을 방지하는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 상세한 설명을 하기로 한다.

도 2a 내지 도 2f는 본 발명에 따른 반도체소자의 콘택홀 제조방법을 도시한 단면도이다.

먼저, 반도체기판(101) 상부에 소자분리 산화막(102)을 형성하여, 활성영역과 소자분리 영역을 정의한다.(도 2a)

그리고, 전체표면 상부에 제1절연막(103)을 형성한다. 여기서, 상기 제1절연막(103)은 피.이-테오스(plasma enhanced tetra ethyle ortho silicate, 이하 PE-TEOS 이라 함), 피.에스.지(phosphosilicate glass, 이하 PSG 라 함), 비.피.에스.지(borophosp hosilicate glass, 이하 BPSG 라 함), 테오스(tetra ethyle ortho silicate, 이하 TEOS 라 함) 또는 중온 산화막(middle temperature oxide, 이하 MTO 라 함) 등을 화학기상증착(chemical vapor deposition, 이하 CVD 라 함) 방법으로 형성한다. 여기서, 상기 제1절연막(103)은 100 ~ 1000Å 정도의 두께를 갖는다.

그 다음에 상기 제1절연막(103) 상부에 제1감광막(105)을 코팅한다.

그 후, 제1절연막(103)을 노출시키는 제1감광막(105) 패턴을 형성한다. 이때, 상기 제1감광막(105) 패턴을 콘택마스크를 이용한 노광 및 현상공정으로 형성한다. 그리고, 상기 콘택마스크는 비트라인, 저장전극 또는 금속배선을 반도체기판에 접속시키기 위한 비트라인 마스크, 저장전극 마스크 또는 금속배선 마스크로 형성할 수 있다.(도 2b)

그리고, 상기 제1감광막(105) 패턴에 의해 노출되어 있는 제1절연막(103)을 습식식각하여 제거한다. 이때, 상기 제1절연막(103) 식각공정은 상기 콘택이 상기 소자분리 산화막(102)에 걸쳐서 형성되도록 실시한다.

그 다음에 상기 제1감광막(105) 패턴을 제거한다.(도 2c)

그리고, 전체표면 상부에 다결정실리콘(111)을 증착한다. 여기서, 상기 다결정 실리콘(111)은 불순물을 도핑한 다결정실리콘을 증착하거나, 다결정실리콘을 증착한 후 불순물을 도핑한 다결정실리콘으로 한다.(도 2d)

그 후, 상기 다결정실리콘(111) 상부에 제2감광막(도시안됨)을 코팅하고, 상기 도 2c의 콘택 마스크를 이용한 노광 및 현상공정으로 제2감광막 패턴을 형성한다.

그리고, 상기 제2감광막 패턴을 식각마스크로 하여 상기 다결정실리콘(111)을 식각한다.

그 다음, 전 표면을 평탄화하기 위해 제2절연막(113)을 형성한다.

그 후, 전체 표면 상부에 제3감광막(115)을 코팅하고, 콘택 마스크를 이용하여 콘택홀이 되는 부위를 노출시키는 제3감광막(115) 패턴을 형성한다.(도 2e)

그리고, 상기 제3감광막(115) 패턴을 식각마스크로 사용하여 제2절연막(113)을 식각함으로써 상기 다결정실리콘(111) 상부에 콘택홀(107)을 형성하고, 상기 제3감광막(115) 패턴을 제거한다.

그 다음에, 전체표면 상부에 절연막(도시안됨)을 증착한다.

그리고, 상기 절연막(도시안됨)을 전면식각하여 절연막 스페이서(117)를 형성한다. 여기서, 상기 절연막 스페이서(117)는 상기 콘택홀(107)과 인접하는 도전층과의 접촉을 방지하기 위하여 상기 콘택홀(107)의 측벽에 형성한다. 그리고, 상기 절연막 스페이서(117)는 산화막 또는 질화막으로 구성된다.(도 2f)

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 콘택홀 제조방법은, 반도체기판 상부에 일정 두께의 절연막을 형성한 후, 전하저장전극 콘택으로 예정되는 부분의 상기 절연막을 식각하고, 상기 절연막이 제거된 부분에 다결정실리콘으로 콘택 패드를 형성하여 하부의 소자분리 산화막을 보호함으로써 콘택홀을 형성하기 위한 식각공정시 상기 반도체기판이 손상되는 것을 방지하고, 상기 소자분리 산화막의 끝부분이 식각되어 누설전류가 발생하는 것을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 이점이 있다.

Claims (7)

1. 반도체기판 상부에 소자분리 산화막을 형성하는 공정과,

   전체표면 상부에 제1절연막을 형성하는 공정과,

   상기 제1절연막을 사진식각하여 콘택홀로 예정되는 부분을 제거하는 제1콘택식각 공정과,

   상기 제1절연막이 제거된 부분에 콘택 패드를 형성하는 공정과,

   전체표면 상부에 제2절연막을 형성하여 평탄화하는 공정과,

   상기 제2절연막 상부에 상기 콘택 패드를 노출시키는 제2콘택 식각공정으로 상기 제2절연막을 식각하여 콘택홀을 형성하는 공정과,

   상기 콘택홀 측벽에 절연막 스페이서를 형성하는 공정을 포함하는 반도체소자의 콘택홀 제조방법.
2. 청구항 1에 있어서,

   상기 제1절연막은 PE-TEOS, PSG, BPSG, TEOS 또는 MTO 등을 CVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.
3. 청구항 1 또는 청구항 2에 있어서,

   상기 제1절연막은 100 ~ 1000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.
4. 청구항 1에 있어서,

   상기 콘택패드는 다결정실리콘으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.
5. 청구항 1에 있어서,

   상기 콘택패드는 상기 제2절연막 식각공정시 식각장벽으로 사용하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.
6. 청구항 1에 있어서,

   상기 제2콘택 식각공정은 동일한 콘택 식각마스크를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.
7. 청구항 1에 있어서,

   상기 절연막 스페이서는 산화막 또는 질화막으로 구성되는 것을 특징으로 하는 반도체소자의 콘택홀 제조방법.