KR19990061110A - 반도체소자의 콘택 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 게이트 전극의 상부에 마스크 절연막 패턴 및 반사방지막이 적층되어 있는 구조로 형성하고, 전 표면에 식각방지막인 질화막을 형성하고, 층간 절연막으로 평탄화한 다음, 콘택으로 예정된 부분의 층간절연막을 상기 질화막이 노출될 때까지 식각하여 콘택홀을 형성한 후, 상기 콘택홀의 측벽에 도전체 스페이서를 형성하고, 상기 콘택홀의 하부에 노출된 질화막을 습식식각방법으로 제거한 다음, 콘택으로 예정되는 부분의 반도체기판과 접촉되는 콘택을 형성함으로써 콘택홀 형성시 워드라인 상부에 위치하는 절연막이 식각되어 게이트 전극을 구성하는 도전체가 노출되어 콘택을 구성하는 도전체와 브리지되는 것을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.

Description

반도체소자의 콘택 형성방법

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로서, 특히 콘택홀 형성후 콘택홀 측벽에 도전체 스페이서를 형성하고, 콘택홀 하부의 질화막을 제거한 다음 콘택을 형성하여 콘택홀 형성시 게이트 전극의 가장자리가 식각되는 것을 방지하는 기술에 관한 것이다.

최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.

상기 감광막 패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정 변수(k)에 비례하고, 노광장치의 렌즈 구경(numerical aperture : NA, 개구수) 에 반비례한다.

[ R = k * λ / NA , R = 해상도, λ = 광원의 파장, NA = 개구수 ]

여기서, 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365 ㎚ 인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5 ㎛ 정도가 한계이다. 그리고, 0.5 ㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet, DUV), 예를 들어 파장이 248 ㎚ 인 KrF 레이저나 193 ㎚ 인 ArF 레이저를 광원으로 사용하는 노광장치를 이용하는 방법과, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘.(contrast enhancement layer: 이하 CEL 이라 함)방법이나 두층의 감광막 사이에 에스.오.지.(spin on glass : SOG) 등의 중간층을 개재시킨 삼층레지스트(Tri layer resister : 이하 TLR 이라 함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.

또한, 상하의 도전배선을 연결하는 콘택홀은 소자가 고집적화 되어감에 따라 자체의 크기와 주요 배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)가 증가한다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들 간의 정확하고 엄격한 정렬이 요구되어 공정 여유도가 감소된다.

이러한 콘택홀은 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalignment tolerance), 노광공정시의 렌즈 왜곡(lensdistortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration) 등과 같은 요인들을 고려하여 마스크를 형성한다.

종래의 기술에 따른 반도체소자의 콘택 형성방법에 대해 첨부도면을 참조하여 살펴보기로 한다.

도 1 은 종래기술의 실시예에 따른 반도체소자의 콘택 형성방법을 나타낸 단면도이다.

먼저, 반도체기판(11)의 원하는 부분에 원하는 불순물의 종류를 이온주입하여 웰과 트랜지스터의 채널 부분 및 소자분리 영역의 아래 부분에 원하는 형태로 불순물이 존재하도록 한 후, 상기 반도체기판에서 소자분리 영역으로 예정되어 있는 부분 상에 소자분리 산화막(도시안됨)을 형성하고, 나머지 반도체기판(11)에 게이트 산화막(도시안됨)과 제1다결정실리콘층(13), 마스크 절연막(15) 및 반사방지막(17)을 순차적으로 형성한 후, 게이트 전극 패턴닝 마스크(도시안됨)를 사용하여 반사방지막(17)과 마스크 절연막(15) 및 제1다결정실리콘층(13)을 순차적으로 식각하여 게이트 산화막과 제1다결정실리콘층(13) 패턴으로 적층되어 있는 게이트 전극과 마스크 절연막(15) 패턴 및 반사방지막(17) 패턴을 형성한다.

그 다음, 상기 게이트 전극 양측의 반도체기판에 엘.디.디.(lightly doped drain : LDD) 영역이 되는 저농도 불순물층을 형성한 후, 상기 제1다결정실리콘층(13) 패턴과 마스크 절연막(15) 패턴 및 반사방지막(17) 패턴의 측벽에 제1절연막(19) 스페이서를 형성한다.

그 후, 상기 구조 전표면에 제2절연막(21)인 질화막을 형성하고, 층간 절연막(23)을 형성하여 평탄화시킨 다음, 상기 층간 절연막(23) 상부에 콘택으로 예정된 부분을 노출시키는 콘택 마스크(도시안됨)를 형성한다.

다음, 상기 콘택 마스크를 식각마스크로 사용하여 상기 층간 절연막(23)과 제2절연막(21)을 식각하여 콘택홀을 형성한다.

그 다음, 상기 구조 전면에 제2다결정실리콘층(25)을 형성한다.

그러나, 상기와 같은 종래기술에 따른 반도체소자의 콘택 형성방법은, 콘택홀을 형성하기 위한 식각공정에서 콘택 식각 방지막으로 사용되는 질화막을 제거하는 경우에 불소 성분을 갖는 식각 케미칼에 대한 산화막과 질화막의 식각선택비가 작아서 ⓐ 부분과 같이 제1다결정실리콘층이 노출되어 후속으로 형성되는 제2다결정실리콘층 간에 브리지(bridge)가 발생하는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 콘택으로 예정되어 있는 부분에 질화막이 드러날 때까지 층간 절연막을 제거하여 콘택홀을 형성한 다음, 상기 콘택홀 측벽에 다결정실리콘 스페이서를 형성하고, 상기 콘택홀 하부의 질화막을 제거한 후 콘택과 접촉되는 다결정실리콘을 형성함으로써 콘택홀 형성시 반도체기판의 손상을 방지하여 누설전류의 발생을 방지하고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 콘택 형성방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술의 실시예에 따른 반도체소자의 콘택 형성방법을 도시한 단면도.

도 2a 내지 도 2f 는 본 발명에 따른 반도체소자의 콘택 형성방법을 도시한 단면도.

도면의 주요부분에 대한 부호 설명

11, 12 : 반도체기판 13, 14 : 제1다결정실리콘

15, 16 : 마스크 절연막 17, 18 : 반사방지막

19, 20 : 제1절연막 21, 22 : 제2절연막

23, 24 : 층간 절연막 25, 28 : 제2다결정실리콘

26 : 감광막 패턴 30 : 제3다결정실리콘

이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 콘택 형성방법은,

반도체기판 상부에 게이트 산화막과 게이트 전극 형성용 제1다결정실리콘, 반사방지막 및 마스크 산화막을 차례로 형성한 후, 마스크 작업을 통해 게이트 전극을 형성하는 공정과,

상기 게이트 전극의 측벽에 절연막 스페이서를 형성하는 공정과,

전체 구조 상부에 질화막을 형성하는 공정과,

전체 상부에 평탄화 절연막을 형성하는 공정과,

상기 평탄화 절연막 상부에 콘택으로 예정된 부분을 노출시키는 콘택 마스크를 형성하는 공정과,

상기 콘택 마스크를 식각마스크로 사용하여 소정 두께의 질화막이 남을 때까지 식각하여 콘택홀을 형성하는 공정과,

상기 콘택 마스크를 제거하고, 상기 콘택홀의 측벽에 제2다결정실리콘을 사용하여 스페이서를 형성하는 공정과,

상기 콘택 하부의 질화막을 습식식각 공정으로 제거하는 공정과,

상기 구조 상부에 제3다결정실리콘을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 상세한 설명을 하기로 한다.

도 2a 내지 도 2f는 본 발명에 따른 반도체소자의 콘택 형성방법을 도시한 단면도이다.

먼저, 반도체기판(12)의 원하는 부분에 원하는 불순물의 종류를 이온주입하여 웰과 트랜지스터의 채널 부분 및 소자분리 영역의 아래 부분에 원하는 형태로 불순물이 존재하도록 한 후, 상기 반도체기판(12)에서 소자분리 영역으로 예정되어 있는 부분상에 소자분리 산화막(도시안됨)을 형성하고, 전표면에 게이트 산화막(도시안됨)과 제1다결정실리콘(14), 마스크 절연막(16) 및 반사방지막(18)을 순차적으로 형성한 후, 게이트 전극 패턴닝 마스크를 사용하여 반사방지막(18)과 마스크 절연막(16), 제1다결정실리콘(14)층 및 게이트 산화막을 순차적으로 식각하여 게이트 산화막, 제1다결정실리콘(14)층 패턴으로 형성된 게이트 전극과, 마스크 절연막(16) 패턴 및 반사방지막(18) 패턴을 형성한다.

이때, 상기 마스크 절연막(16)은 산화막으로 형성하고, 반사방지막(18)은 TiN 으로 형성한다.

그 다음, 상기 구조 전 표면에 제1절연막(20)을 형성하고, 전면식각하여 상기 게이트 전극과 마스크 절연막(16) 패턴 및 반사방지막(18) 패턴의 측벽에 제1절연막(20) 스페이서를 형성하고, 상기 제1절연막(20) 스페이서 양측의 반도체기판(12)에 소오스/드레인(도시안됨)을 형성한다.

그리고, 상기 구조의 전면에 제2절연막(22)으로 질화막을 형성하고, 층간 절연막(24)을 형성하여 전표면을 평탄화시킨다. 이때, 상기 층간 절연막(24)은 단차피복성이 우수한 산화막으로 형성한다. (도 2a참조)

다음, 상기 층간 절연막(24) 상부에 콘택으로 예정된 부분을 노출시키는 감광막 패턴(26)을 형성하고, 상기 감광막 패턴(26)을 식각마스크로 사용하여 상기 층간 절연막(24)을 식각하되 상기 제2절연막(22)이 노출될 때까지 실시하여 콘택홀을 형성한다. 이때, 상기 식각공정은 상기 제2절연막(22)의 증착된 두께의 50% 정도가 식각될 정도로 하여 과도식각으로 상기 게이트 전극의 가장자리 부분이 노출되는 것을 방지한다. (도 2b참조)

그 다음, 상기 감광막 패턴(26)을 제거하고 전면에 제2다결정실리콘(28)을 형성한다. 여기서, 상기 제2다결정실리콘(28)은 500 ∼ 1500 Å 두께를 CVD 방법으로 증착한 다음, 퍼니스에서 열처리한다. (도 2c참조)

다음, 전면식각공정으로 상기 콘택홀 측벽에 제2다결정실리콘(28) 스페이서를 형성한다. 이때, 상기 전면식각공정은 상기 콘택홀 하부의 질화막(22)이 노출될 때까지 실시한다. (도 2d참조)

그 다음, 상기 콘택홀 하부에 노출되어 있는 질화막(22)은 인산을 이용한 습식식각 공정으로 제거하고, 상기 질화막(22) 제거후 제1절연막(20) 스페이서는 상기 인산에 영향을 받지 않는다. 여기서, 상기 질화막(22)이 제거됨에 따라 후속으로 형성되는 제3다결정실리콘과 콘택홀 하부의 접촉면적이 증가하게 되어 콘택 저항이 감소된다. (도 2e참조)

다음, 상기 구조 전면에 제3다결정실리콘(30)을 형성하여 콘택을 형성한다. (도 2f참조)

상기와 같은 콘택 형성방법은 자기정렬콘택(self aligned contact : SAC)공정에 사용될 수 있다.

본 발명에 따른 반도체소자의 콘택 형성방법은, 게이트 전극의 상부에 마스크 절연막 패턴 및 반사방지막이 적층되어 있는 구조로 형성하고, 전 표면에 식각방지막인 질화막을 형성하고, 층간 절연막으로 평탄화한 다음, 콘택으로 예정된 부분의 층간절연막을 상기 질화막이 노출될 때까지 식각하여 콘택홀을 형성한 다음, 상기 콘택홀의 측벽에 도전체 스페이서를 형성하고, 상기 콘택홀의 하부에 노출된 질화막을 습식식각방법으로 제거한 다음, 콘택으로 예정되는 부분의 반도체기판과 접촉되는 콘택을 형성함으로써 콘택홀 형성시 워드라인 상부에 위치하는 절연막이 식각되어 게이트 전극을 구성하는 도전체가 노출되어 콘택을 구성하는 도전체와 브리지되는 것을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 이점이 있다.

Claims (4)

1. 반도체기판 상부에 게이트 산화막과 게이트 전극 형성용 제1다결정실리콘, 반사방지막 및 마스크 산화막을 차례로 형성한 후, 마스크 작업을 통해 게이트 전극을 형성하는 공정과,

   상기 게이트 전극의 측벽에 절연막 스페이서를 형성하는 공정과,

   전체 구조 상부에 질화막을 형성하는 공정과,

   전체 상부에 평탄화 절연막을 형성하는 공정과,

   상기 평탄화 절연막 상부에 콘택으로 예정된 부분을 노출시키는 콘택 마스크를 형성하는 공정과,

   상기 콘택 마스크를 식각마스크로 사용하여 소정 두께의 질화막이 남을 때까지 식각하여 콘택홀을 형성하는 공정과,

   상기 콘택 마스크를 제거하고, 상기 콘택홀의 측벽에 제2다결정실리콘을 사용하여 스페이서를 형성하는 공정과,

   상기 콘택 하부의 질화막을 습식식각 공정으로 제거하는 공정과,

   상기 구조 상부에 제3다결정실리콘을 형성하는 공정을 포함하는 반도체소자의 콘택 형성방법.
2. 제 1 에 있어서,

   상기 콘택홀을 형성하는 식각공정은 상기 질화막이 증착 두께의 40 ∼ 60 %가 남을 때까지 실시하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
3. 제 1 에 있어서,

   상기 제2다결정실리콘은 CVD 방법으로 500 ∼ 1500 Å 두께 증착한 다음, 퍼니스에서 열처리공정을 실시하여 형성하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
4. 제 1 에 있어서,

   상기 질화막을 제거하는 습식식각 공정은 인산을 이용하여 실시하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.