CN102270571B - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN102270571B
CN102270571B CN201110247681.8A CN201110247681A CN102270571B CN 102270571 B CN102270571 B CN 102270571B CN 201110247681 A CN201110247681 A CN 201110247681A CN 102270571 B CN102270571 B CN 102270571B
Authority
CN
China
Prior art keywords
layer
photoresist layer
etched
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110247681.8A
Other languages
English (en)
Other versions
CN102270571A (zh
Inventor
王红超
汪晨怿
殷冠华
孙军康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110247681.8A priority Critical patent/CN102270571B/zh
Publication of CN102270571A publication Critical patent/CN102270571A/zh
Application granted granted Critical
Publication of CN102270571B publication Critical patent/CN102270571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的制作方法，包括下列步骤：提供基底，所述基底具有待刻蚀层；在所述待刻蚀层上形成第一光刻胶层，所述第一光刻胶层上具有第一开口图形；以第一光刻胶层为掩膜，刻蚀部分厚度的待刻蚀层，形成第一开口；去除第一光刻胶层后，在所述待刻蚀层上形成第二光刻胶层，所述第二光刻胶层上具有第一开口图形；以第二光刻胶层为掩膜，刻蚀待刻蚀层，使第一开口达到预定深度。本发明有效保护被遮蔽器件，防止刻蚀载体对被遮蔽器件产生影响，保证了半导体器件的可靠性及良率。

Description

半导体器件的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及半导体器件的制作方法。
背景技术
半导体制造工艺中，光刻工艺一直被认为是集成电路制造中关键的步骤，在整个工艺过程中需要被多次使用，其稳定性及可靠性对产品的质量、良率和成本有着重要的影响。光刻工艺是一个复杂的过程，包括涂胶、曝光和显影等步骤；涂胶的目的是在半导体结构表面建立薄而均匀，并且没有缺陷的光掩模层；曝光的目的是利用曝光光源将掩模图形转移到光刻胶层中；显影是图案化光刻胶层，将光刻胶层进行曝光或者未曝光的区域去除，从而在半导体结构表面形成图案化的光刻胶层；之后在图案化的光刻胶层的掩蔽下对半导体结构进行刻蚀，就将掩模图形转移到半导体结构中，从而在半导体结构中形成电路图形；在刻蚀之后还需要将光刻胶层去除。美国专利申请US005174856A中提及了现有的光刻工艺。
在半导体器件制造技术中，光刻胶层的质量会直接影响到后面相关工艺的进行，如光刻胶层厚度超过预计厚度，可能造成曝光、显影不充分，得不到正常的光刻图形；而光刻胶层厚度小于预计厚度，除曝光显影不正常导致的图形变形外，还可能会造成光刻胶层对其他器件保护失败，造成半导体器件报废。
现有，在刻蚀形成预定器件过程中，刻蚀气体会对光刻胶层产生影响，造成光刻胶层的厚度减薄，进而使光刻胶层无法起到保护需要遮蔽的区域，影响半导体器件的可靠性及良率。
发明内容
本发明解决的问题是提供一种半导体器件的制作方法，避免刻蚀过程中造成光刻胶层的厚度减薄，进而使光刻胶层无法起到保护需要遮蔽的区域。
为解决上述问题，本发明提供一种半导体器件的制作方法，包括下列步骤：提供基底，所述基底具有待刻蚀层；在所述待刻蚀层上形成第一光刻胶层，所述第一光刻胶层上具有第一开口图形；以第一光刻胶层为掩膜，刻蚀部分厚度的待刻蚀层，形成第一开口；去除第一光刻胶层后，在所述待刻蚀层上形成第二光刻胶层，所述第二光刻胶层上具有第一开口图形；以第二光刻胶层为掩膜，刻蚀待刻蚀层，使第一开口达到预定深度。
可选的，所述待刻蚀层是介质层。
可选的，所述介质层的材料为氧化硅或氮氧化硅。
可选的，所述待刻蚀层是导电层。
可选的，所述金属层的材料为导电层的材料为铝或氮化钛或钛或氮化钽或钽。
可选的，所述待刻蚀层是半导体衬底。
可选的，所述第一光刻胶层的厚度3.5微米～4微米。
可选的，所述第二光刻胶层的厚度为4.5微米～5微米。
可选的，所述第一开口的深度是预定深度的1/4～1/3。
可选的，在形成第一光刻胶层之前，在待刻蚀层上形成器件。
可选的，所述器件为金属布线或晶体管或电容器。
与现有技术相比，本发明技术方案具有以下优点：先形成第一光刻胶层，以此为掩膜，刻蚀部分厚度的待刻蚀层，形成第一开口；在刻蚀载体影响光刻胶层厚度使之露出被遮蔽器件之前停止刻蚀；然后去除厚度变薄的第一光刻胶层，再重新涂覆完整的第二光刻胶层；再以第二光刻胶层为掩膜，继续刻蚀待刻蚀层，使第一开口深度达到预定深度；第二光刻胶层的厚度在刻蚀过程中也变薄，但是仍能有效保护被遮蔽器件，防止刻蚀载体对被遮蔽器件产生影响，保证了半导体器件的可靠性及良率。
附图说明
图1至图2是现有技术采用光刻刻蚀工艺形成半导体器件的示意图；
图3是本发明形成半导体器件的具体实施方式流程示意图；
图4至图9是本发明采用光刻刻蚀工艺形成半导体器件的示意图。
具体实施方式
发明人在现有制作半导体器件过程中，例如在后段工艺中，参考图1，提供一基底，所述基底上具有介质层10；在介质层10上形成有金属布线层20；于介质层10上涂覆光刻胶层30，所述光刻胶层30完全遮蔽金属布线层20；经过光刻显影工艺后，在光刻胶层30上定义出开口图形。如图2所示，以光刻胶层30为掩膜，沿开口图形刻蚀介质层10至预定深度，形成开口。由于刻蚀形成开口时，刻蚀气体会对光刻胶层产生影响，造成光刻胶层的厚度减薄，进而使光刻胶层无法起到保护需要遮蔽(金属布线层20)的区域，影响半导体器件的可靠性及良率。
针对上述问题发明人经过研究发现一种半导体器件的制作方法，具体制作流程如图3所示，执行步骤S11，提供基底，所述基底具有待刻蚀层；执行步骤S12，在所述待刻蚀层上形成第一光刻胶层，所述第一光刻胶层上具有第一开口图形；执行步骤S13，以第一光刻胶层为掩膜，刻蚀部分厚度的待刻蚀层，形成第一开口；执行步骤S14，去除第一光刻胶层后，在所述待刻蚀层上形成第二光刻胶层，所述第二光刻胶层上具有第一开口图形；执行步骤S15，以第二光刻胶层为掩膜，刻蚀待刻蚀层，使第一开口达到预定深度。
通过先形成第一光刻胶层，以此为掩膜，刻蚀部分厚度的待刻蚀层，形成第一开口；在刻蚀载体影响光刻胶层厚度使之露出被遮蔽器件之前停止刻蚀；然后去除厚度变薄的第一光刻胶层，再重新涂覆完整的第二光刻胶层；再以第二光刻胶层为掩膜，继续刻蚀待刻蚀层，使第一开口深度达到预定深度；第二光刻胶层的厚度在刻蚀过程中也变薄，但是仍能有效保护被遮蔽器件，防止刻蚀载体对被遮蔽器件产生影响，保证了半导体器件的可靠性及良率。
下面结合附图对本发明的具体实施方式做详细的说明。
图4至图9是本发明采用光刻刻蚀工艺形成半导体器件的示意图。以形成金属布线层为例，如图4所示，提供基底，所述基底包括半导体衬底100，其中半导体衬底100上通常经过前段工艺已形成有如晶体管、电容器、金属布线层等结构；所述基底还包括位于半导体衬底100上的待刻蚀层200。
本实施例中，所述待刻蚀层200为介质层，材料可以选择二氧化硅或氮氧化硅等；可通过化学气相沉积法形成。
在不同的工艺中，所述待刻蚀层200可以是不同的材质。因此，除上述实施例外，所述待刻蚀层200还可以是半导体衬底，可以于待刻蚀层200内形成沟槽。
除上述实施例外，所述待刻蚀层200还可以是金属层，如铝等。例如在形成焊盘过程中，刻蚀待刻蚀层200，形成独立的焊盘。
继续参考图4，在待刻蚀层200上形成金属布线层300。具体形成工艺如下：在所述待刻蚀层200上形成层间介质层；再于层间介质层表面旋涂光刻胶层；接着，对光刻胶层进行曝光及显影处理，形成开口图形；以光刻胶层为掩膜，沿开口图形用干法刻蚀法刻蚀层间介质层至露出待刻蚀层200，形成沟槽；用灰化法去除光刻胶层；在所述层间介质层上用溅射法形成金属层，且将所述金属层填充满沟槽；然后用化学机械抛光法(CMP)平坦化金属层至露出层间介质层，形成金属布线层300；去除层间介质层。
本实施例中，所述金属布线层300的材料为铜。
如图5所示，在待刻蚀层200上旋涂第一光刻胶层400；经过光刻工艺后，在第一光刻胶层400上定义出第一开口图形；第一开口图形以外的区域皆被第一光刻胶层400遮蔽，其中金属布线层300也被第一光刻胶层400遮蔽进行保护。
本实施例中，所述第一光刻胶层400的厚度为3.5微米～4微米。
如图6所示，以第一光刻胶层400为掩膜，沿第一开口图形刻蚀去除部分厚度的待刻蚀层200，形成第一开口500。
本实施例中，经过刻蚀后，形成了第一开口500，但第一开口500的深度未达到预定深度；刻蚀去除了1/4～1/3待刻蚀层200厚度。刻蚀气体对第一光刻胶层400也产生了刻蚀效果，使第一光刻胶层400的厚度相应减薄；但由于只刻蚀了部分厚度的待刻蚀层200，因此对第一光刻胶层400的厚度影响相对有限，不会将被遮蔽器件(金属布线层300)曝露出来。
本实施例中，第一开口500的深度不需要刻蚀得太深，是预定深度的1/4～1/3即可，太深会导致后续第二光刻胶层的曝光显影效果。
如图7所示，去除第一光刻胶层400。
其中，去除方法可以是灰化法或湿法刻蚀法。由于第一光刻胶层400的厚度受损，在后续刻蚀过程中无法很好地保护其它器件，因此需要将第一光刻胶层400去除。
继续参考图7，在待刻蚀层200上旋涂第二光刻胶层600；经过光刻工艺后，在第二光刻胶层600上定义出第一开口图形，所述第一开口图形位置与大小完全与第一开口重合；第一开口图形以外的区域皆被第二光刻胶层600遮蔽，其中金属布线层300也被第二光刻胶层600完全遮蔽进行保护。
本实施例中，所述第二光刻胶层600的厚度为4.5微米～5微米。
如图8所示，以第二光刻胶层600为掩膜，沿第一开口图形刻蚀待刻蚀层200至露出半导体衬底100，使第一开口500达到预定深度。
本实施例中，经过刻蚀后，第一开口500达到了预定深度。刻蚀气体对第二光刻胶层600也产生了刻蚀效果，使第二光刻胶层600的厚度相应减薄；但由于第一开口内的剩余待刻蚀层200的厚度为总厚度的1/2～2/3，因此刻蚀完待刻蚀层200后，对第二光刻胶层600的厚度影响相对有限，不会将被遮蔽器件(金属布线层300)曝露出来。
如图9所示，去除第二光刻胶层600。
其中，去除方法可以是灰化法或湿法刻蚀法。
由于有第一光刻胶层和第二光刻胶层的有效保护，金属布线层表面未被刻蚀载体腐蚀，保证了质量。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (8)

1.一种半导体器件的制作方法，其特征在于，包括下列步骤：
提供基底，所述基底具有待刻蚀层；
在所述待刻蚀层上形成第一光刻胶层，所述第一光刻胶层上具有第一开口图形；
以第一光刻胶层为掩膜，刻蚀部分厚度的待刻蚀层，形成第一开口；
去除第一光刻胶层后，在所述待刻蚀层上形成第二光刻胶层，所述第二光刻胶层上具有第一开口图形；
以第二光刻胶层为掩膜，刻蚀待刻蚀层，使第一开口达到预定深度；
其中，所述第一光刻胶层的厚度3.5微米～4微米，所述第二光刻胶层的厚度为4.5微米～5微米；所述第一开口的深度是预定深度的1/4～1/3。
2.根据权利要求1所述半导体器件的制作方法，其特征在于，所述待刻蚀层是介质层。
3.根据权利要求2所述半导体器件的制作方法，其特征在于，所述介质层的材料为氧化硅或氮氧化硅。
4.根据权利要求1所述半导体器件的制作方法，其特征在于，所述待刻蚀层是导电层。
5.根据权利要求4所述半导体器件的制作方法，其特征在于，所述导电层的材料为铝或氮化钛或钛或氮化钽或钽。
6.根据权利要求1所述半导体器件的制作方法，其特征在于，所述待刻蚀层是半导体衬底。
7.根据权利要求1所述半导体器件的制作方法，其特征在于，在形成第一光刻胶层之前，在待刻蚀层上形成器件。
8.根据权利要求1所述半导体器件的制作方法，其特征在于，所述器件为金属布线或晶体管或电容器。
CN201110247681.8A 2011-08-26 2011-08-26 半导体器件的制作方法 Active CN102270571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110247681.8A CN102270571B (zh) 2011-08-26 2011-08-26 半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110247681.8A CN102270571B (zh) 2011-08-26 2011-08-26 半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN102270571A CN102270571A (zh) 2011-12-07
CN102270571B true CN102270571B (zh) 2016-03-30

Family

ID=45052816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110247681.8A Active CN102270571B (zh) 2011-08-26 2011-08-26 半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN102270571B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111620297B (zh) * 2020-05-27 2023-02-28 瑞声声学科技(深圳)有限公司 一种深腔刻蚀方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466191A (zh) * 2002-07-02 2004-01-07 ����ʿ�뵼�����޹�˾ 形成多层导电线的方法
CN1467821A (zh) * 2002-06-10 2004-01-14 ��ʽ���綫֥ 半导体器件的制造方法和半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924221B2 (en) * 2002-12-03 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated process flow to improve copper filling in a damascene structure
KR100881517B1 (ko) * 2007-07-25 2009-02-05 주식회사 동부하이텍 반도체 소자의 구리배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467821A (zh) * 2002-06-10 2004-01-14 ��ʽ���綫֥ 半导体器件的制造方法和半导体器件
CN1466191A (zh) * 2002-07-02 2004-01-07 ����ʿ�뵼�����޹�˾ 形成多层导电线的方法

Also Published As

Publication number Publication date
CN102270571A (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
US7202174B1 (en) Method of forming micro pattern in semiconductor device
US7989355B2 (en) Method of pitch halving
US7427569B2 (en) Metal etching process and rework method thereof
KR102005640B1 (ko) 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법
CN108231663A (zh) 制作半导体装置的方法
US8524604B2 (en) Method for forming fine pattern of semiconductor device
US8697537B2 (en) Method of patterning for a semiconductor device
US6348398B1 (en) Method of forming pad openings and fuse openings
CN102270571B (zh) 半导体器件的制作方法
US20180019284A1 (en) Method of optimizing an interface for processing of an organic semiconductor
US10529667B1 (en) Method of forming overlay mark structure
KR100996314B1 (ko) 반도체 소자의 제조방법
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
US20080070415A1 (en) Method for burying resist and method for manufacturing semiconductor device
US6291329B1 (en) Protective oxide buffer layer for ARC removal
US6818524B1 (en) Method of improving alignment for semiconductor fabrication
WO2019229256A1 (en) Transistor arrays
US7371671B2 (en) System and method for photolithography in semiconductor manufacturing
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
CN104124150A (zh) 半导体器件的形成方法
US20040121264A1 (en) Pattern transfer in device fabrication
JP2000347422A (ja) 微細パターンの形成方法
KR100763099B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100827489B1 (ko) 반도체 소자의 제조방법
KR100755411B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140408

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140408

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant