CN111620297B - 一种深腔刻蚀方法 - Google Patents

一种深腔刻蚀方法 Download PDF

Info

Publication number
CN111620297B
CN111620297B CN202010464271.8A CN202010464271A CN111620297B CN 111620297 B CN111620297 B CN 111620297B CN 202010464271 A CN202010464271 A CN 202010464271A CN 111620297 B CN111620297 B CN 111620297B
Authority
CN
China
Prior art keywords
oxide layer
silicon substrate
cavity
photoresist
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010464271.8A
Other languages
English (en)
Other versions
CN111620297A (zh
Inventor
钟晓辉
洪燕
张睿
黎家健
屠兰兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AAC Technologies Holdings Shenzhen Co Ltd
Original Assignee
AAC Acoustic Technologies Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AAC Acoustic Technologies Shenzhen Co Ltd filed Critical AAC Acoustic Technologies Shenzhen Co Ltd
Priority to CN202010464271.8A priority Critical patent/CN111620297B/zh
Publication of CN111620297A publication Critical patent/CN111620297A/zh
Priority to US17/137,356 priority patent/US20210371274A1/en
Application granted granted Critical
Publication of CN111620297B publication Critical patent/CN111620297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Micromachines (AREA)

Abstract

一种深腔刻蚀方法，所述深腔包括大腔和与所述大腔形成台阶的小腔，其特征在于，该方法包括如下步骤：提供一至少包含上表面的硅基底；在所述硅基底的上表面形成氧化层；所述氧化层的厚度为a，在所述氧化层背离所述硅基底的一面旋涂涂布第一光刻胶并将其图案化；以图案化的所述第一光刻胶为掩膜刻蚀所述氧化层形成图案氧化层，所述图案氧化层包括贯通所述氧化层且与所述大腔具有相同形状的第一开口；通过在硅基底的上表面形成图案化的图案氧化层作为刻蚀硅基底的掩模，仅需两次旋涂涂布即可刻蚀形成具有台阶的深腔，避免成本更高效率更低的光刻胶喷涂工艺，降低了工艺成本，提高了产能。

Description

一种深腔刻蚀方法
技术领域
本发明涉及刻蚀技术领域，尤其涉及一种深腔刻蚀方法。
背景技术
在微机电系统(MEMS)器件成型工艺中，需要进行具有台阶的深腔刻蚀。刻蚀需要在基体表面涂覆光刻胶。该种深腔具有台阶深度差，若仅通过旋涂工艺涂布光刻胶，光刻胶在旋涂过程中受流动性和重力的影响，趋于聚集在基底表面的最低点，导致基底表面涂胶不均匀，故现有技术中具有台阶的深腔刻蚀通常采用旋转涂胶与喷胶相结合的方式，通过旋涂涂胶刻蚀出大腔，再通过喷涂涂胶刻蚀出小腔。喷涂涂胶方式虽然能保证在具有高度差的表面均匀涂布光刻胶，但相比于旋涂涂胶，效率低和成本高。因此，为了进一步降低刻蚀成本，提高产能，有必要提出一种仅通过旋涂涂胶即可实现具有台阶的深腔刻蚀的方法。
发明内容
本发明的目的在于提供一种仅通过旋涂涂胶即可实现具有台阶的深腔刻蚀的方法。
本发明的技术方案如下：一种深腔刻蚀方法，所述深腔包括大腔和与所述大腔形成台阶的小腔，该方法包括如下步骤：
提供一至少包含上表面的硅基底；
在所述硅基底的上表面形成氧化层；所述氧化层的厚度为a，且满足关系式：a≤10um；
在所述氧化层背离所述硅基底的一面旋涂涂布第一光刻胶并将其图案化；
以图案化的所述第一光刻胶为掩膜刻蚀所述氧化层形成图案氧化层，所述图案氧化层包括贯通所述氧化层且与所述大腔具有相同形状的第一开口；
在所述图案氧化层背离所述硅基底的一面旋涂涂布第二光刻胶并将其图案化；
以图案化的所述第二光刻胶为掩膜刻蚀所述硅基底以形成与所述小腔具有相同的形状第二开口；
以所述图案氧化层为掩模刻蚀所述硅基底以加深所述第一开口和所述第二开口，形成所述小腔和所述大腔。
更优地，满足关系式：
2um≤a≤4um。
更优地，所述大腔的深度为T，满足关系式：
50um＜T。
更优地，所述硅基底还包括与所述上表面相对设置的下表面，在所述下表面远离所述上表面的一面形成有截止层。
更优地，以所述图案氧化层为掩模刻蚀所述硅基底以加深所述第一开口和所述第二开口直至所述截止层停止，形成所述小腔和所述大腔。
更优地，所述截止层背离所述硅基底的一面设置有器件结构层。
更优地，所述硅基底为多晶硅。
更优地，所述截止层由所述下表面经热氧化形成。
更优地，所述第一开口和所述大腔的数量相等且数量为若干个。
更优地，所述第二开口和所述小腔的数量相等且数量为若干个。
本发明的有益效果在于：通过在硅基底的上表面形成图案化的图案氧化层作为刻蚀硅基底的掩模，仅需两次旋涂涂布即可刻蚀形成具有台阶的深腔，避免成本更高效率更低的光刻胶喷涂工艺，降低了工艺成本，提高了产能。
附图说明
图1为本发明的方法流程图；
图2为本发明步骤S10的断面结构示意图；
图3为本发明步骤S20至步骤S30的断面结构示意图；
图4为本发明步骤S30后去除第一光刻胶的断面结构示意图；
图5为本发明步骤S40至步骤S50的断面结构示意图；
图6为本发明步骤S60的断面结构示意图；
图7为本发明步骤S60后去除图案氧化层的断面结构示意图。
具体实施方式
下面结合附图和实施方式对本发明作进一步说明。
本实施例提供一种深腔刻蚀方法，所述深腔包括大腔73和与所述大腔73形成台阶75的小腔74，所述小腔74位于大腔73内，所述台阶75由大腔73与小腔74之间的高度差形成。
参见图1，该方法包括如下步骤：
步骤S10：提供一至少包含上表面31的硅基底30；在所述硅基底30的上表面31形成氧化层40。
更优地，参见图2，所述硅基底30包括上表面31和与上表面31相对的下表面32，所述上表面为图2中朝向上方的一面，所述下表面32为图2中朝向下方的一面。本实施例中，所述硅基底30的上表面31形成氧化层，所述硅基底30的下表面32形成截止层20，所述截止层20为下表面32经热氧化形成的二氧化硅，所述截止层20背离所述硅基底30的一面为器件结构层10，所述器件结构层10为单晶硅或多晶硅中的一种，本实施例中，所述器件结构层10为单晶硅。
具体地，提供一硅基底30作为的衬底，本实施例中，所述硅基底30采用多晶硅材料，所述多晶硅材料为晶体硅的一种，但不局限于晶体硅作为衬底材料。
更优地，所述上表面31和所述下表面32为平面，以便在上表面31进行旋涂涂布工艺。
具体地，所述氧化层40为硅基底上表面31的硅晶体经热氧化形成二氧化硅。
更优地，定义所述氧化层40的厚度为a，满足关系式：0um＜a≤10um，更优地，满足关系式：2um≤a≤4um，使得氧化层40作为掩模刻蚀硅基底30时，避免氧化层40与硅基底30之间高度差过大，而影响旋涂涂布光刻胶的均匀性。
步骤S20：在所述氧化层40背离所述硅基底30的一面旋涂涂布第一光刻胶50，并将其图案化；
更优地，所述氧化层40背离所述硅基底30的一面为平面，以提高旋涂涂布第一光刻胶50的均匀性。
更优地，参见图3，所述第一光刻胶50经旋涂涂布工艺涂覆于所述氧化层40背离所述硅基底30的一面。
更优地，参见图3，对所述第一光刻胶50进行图案化，定义所述第一光刻胶50的厚度为b，满足关系式：b＜10um，以作为掩模用于刻蚀氧化层40。
可以理解地，所述图案化为通过公知的曝光显影技术将预设的图案从光刻掩膜板转移至光刻胶上，本实施例对图案化的具体工序不作展开。
具体地，通过图案化将光刻掩膜板上大腔的平面轮廓形状转移至第一光刻胶上，以将图案化的第一光刻胶50作为掩模在氧化层40上刻蚀出与大腔73的平面轮廓形状相对应的第一开口71。
步骤S30：以图案化的所述第一光刻胶50为掩膜刻蚀所述氧化层40形成图案氧化层41，所述图案氧化层41包括贯通所述氧化层40且与所述大腔73具有相同形状的第一开口71；
具体地，参见图3，以图案化的所述第一光刻胶50为掩模刻蚀所述氧化层40，所述刻蚀液沿靠近所述硅基底30的方向刻蚀所述氧化层40，所述氧化层40经刻蚀形成图案氧化层41。
更优地，所述图案氧化层41包括第一开口71，所述第一开口71贯通所述氧化层40，所述第一开口71的平面轮廓形状与所述大腔73的平面轮廓形状相同。本实施例中，所述刻蚀液采用对应氧化层40刻蚀的刻蚀液，其具有较高的二氧化硅和硅的刻蚀选择比，当所述刻蚀液蚀穿氧化层40至硅基底30时自然停止，避免刻蚀液对硅基底30进行刻蚀。
更优地，参见图4，在形成第一开口71后清除所述第一光刻胶50，得到具有与所述大腔73形状相同的第一开口71的所述图案氧化层41。
具体地，本实施例中，所述刻蚀液完全蚀穿所述氧化层，使得所述第一开口的深度与所述氧化层厚度相等。本实施例中，由于所述氧化层40的厚度a为2um≤a≤4um，故所述第一开口71为高度差介于2um～4um之间的浅腔。由于所述第一开口71的高度差较小，在后续的光刻胶涂布中，有利于提高旋涂涂布的均匀性。
步骤S40：在所述图案氧化层41背离所述硅基底30的一面旋涂涂布第二光刻胶60并将其图案化；
具体地，参见图5，所述第二光刻胶60经旋涂工艺涂布于所述图案氧化层41，部分第二光刻胶60覆盖于所述图案氧化层41背离所述硅基底30的一面，另一部分第二光刻胶60通过第一开口71涂布于所述硅基底30上。
更优地，对所述第二光刻胶60进行图案化，定义所述第二光刻胶60的厚度为c，则满足关系式：c＜10um，以作为掩模用于刻蚀硅基底30。
具体地，通过图案化将光刻掩膜板上小腔74的平面轮廓形状转移至第二光刻胶60上，以将图案化的第二光刻胶60作为掩模在硅基底30上刻蚀出与小腔74的平面轮廓形状相对应的第二开口72。
步骤S50：以图案化的所述第二光刻胶60为掩膜刻蚀所述硅基底30以形成与所述小腔74具有相同的形状第二开口72；
更优地，参见图5，以图案化的所述第二光刻胶60为掩模刻蚀所述硅基底30，所述刻蚀液沿靠近所述截止层20的方向刻蚀所述硅基底30。
具体地，以图案化的所述第二光刻胶60为掩模刻蚀所述硅基底30，刻蚀液经过图案化的所述第二光刻胶60刻蚀所述硅基底30，所述刻蚀液刻蚀所述硅基底30形成第二开口72，所述第二开口72位于所述第一开口71内。所述第二开口72未贯穿所述硅基底30，所述第二开口72的平面轮廓形状与所述小腔74的平面轮廓形状相同。
更优地，参加图6，在形成第二开口72后清除第二光刻胶60以进行步骤S60。
步骤S60：以所述图案氧化层71为掩模刻蚀所述硅基底30以加深所述第一开口71和所述第二开口72，形成所述小腔74和所述大腔73；
具体地，参见图6，以所述图案氧化层41为掩模刻蚀所述硅基底30，刻蚀液经过所述第一开口71及所述第二开口72刻蚀所述硅基底30，所述刻蚀液在所述图案氧化层41的约束下刻蚀所述硅基底30，在第一开口71的基础上刻蚀所述硅基底30形成大腔73，同时，在第二开口72的基础上刻蚀所述硅基底30形成小腔74。
更优地，本实施例中，刻蚀液刻蚀所述硅基底30至截止层20停止，以形成大腔73和小腔74，此时，所述小腔74贯穿所述硅基底30。当然，在其它可选的实施方式中，可不设置截止层20，仅通过控制刻蚀液浓度或刻蚀时间等参数来控制刻蚀速度以及停止。
更优地，参见图7，步骤60之后清除所述图案氧化层41，得到包括形成台阶的大腔73和小腔74的预设深腔。
更优地，定义所述大腔的深度为T，且满足关系式：50um＜T时，由于大腔73和小腔74同时刻蚀成型，因此大腔为深度大于50um的深腔并不会影响到小腔成型时采用光刻胶旋涂涂布工艺。因此，仅通过步骤S20和步骤S40两次光刻胶旋涂涂布工艺即可实现包括大腔73和与所述大腔73形成台阶75的小腔74的深腔刻蚀。由于两次均采用了光刻胶旋涂涂布工艺，避免了采用光刻胶喷涂工艺，大大降低了工艺成本，提高了工艺效率。
更优地，所述第一开口51和大腔73的数量相等且数量为若干个；所述第二开口61和小腔74的数量相等且数量为若干个。本实施例中，所述第一开口61和大腔73的数量为一个。所述第二开口61和小腔74的数量为2个。
借此，本发明通过在硅基底30的上表面31形成图案化的图案氧化层41作为刻蚀硅基底30的掩模，仅需两次旋涂涂布即可刻蚀形成具有台阶75的深腔，避免成本更高效率更低的光刻胶喷涂工艺，降低了工艺成本，提高了产能。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (10)

1.一种深腔刻蚀方法，所述深腔包括大腔和与所述大腔形成台阶的小腔，其特征在于，该方法包括如下步骤：
提供一至少包含上表面的硅基底；
在所述硅基底的上表面形成氧化层；所述氧化层的厚度为a，且满足关系式：a≤10um；
在所述氧化层背离所述硅基底的一面旋涂涂布第一光刻胶并将其图案化；
以图案化的所述第一光刻胶为掩膜刻蚀所述氧化层形成图案氧化层，所述图案氧化层包括贯通所述氧化层且与所述大腔具有相同形状的第一开口；
在所述图案氧化层背离所述硅基底的一面旋涂涂布第二光刻胶并将其图案化；
以图案化的所述第二光刻胶为掩膜刻蚀所述硅基底以形成与所述小腔具有相同的形状第二开口；
以所述图案氧化层为掩模刻蚀所述硅基底以加深所述第一开口和所述第二开口，形成所述小腔和所述大腔。
2.根据权利要求1所述的深腔刻蚀方法，其特征在于，满足关系式：
2um≤a≤4um。
3.根据权利要求1所述的深腔刻蚀方法，其特征在于，所述大腔的深度为T，满足关系式：
50um＜T。
4.根据权利要求1所述的深腔刻蚀方法，其特征在于，所述硅基底还包括与所述上表面相对设置的下表面，在所述下表面远离所述上表面的一面形成有截止层。
5.根据权利要求4所述的深腔刻蚀方法，其特征在于，以所述图案氧化层为掩模刻蚀所述硅基底以加深所述第一开口和所述第二开口直至所述截止层停止，形成所述小腔和所述大腔。
6.根据权利要求5所述的深腔刻蚀方法，其特征在于，所述截止层背离所述硅基底的一面设置有器件结构层。
7.根据权利要求4所述的深腔刻蚀方法，其特征在于，所述硅基底为多晶硅。
8.根据权利要求7所述的深腔刻蚀方法，其特征在于，所述截止层由所述下表面经热氧化形成。
9.根据权利要求1所述的深腔刻蚀方法，其特征在于，所述第一开口和所述大腔的数量相等且数量为若干个。
10.根据权利要求1所述的深腔刻蚀方法，其特征在于，所述第二开口和所述小腔的数量相等且数量为若干个。
CN202010464271.8A 2020-05-27 2020-05-27 一种深腔刻蚀方法 Active CN111620297B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010464271.8A CN111620297B (zh) 2020-05-27 2020-05-27 一种深腔刻蚀方法
US17/137,356 US20210371274A1 (en) 2020-05-27 2020-12-30 Deep cavity etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010464271.8A CN111620297B (zh) 2020-05-27 2020-05-27 一种深腔刻蚀方法

Publications (2)

Publication Number Publication Date
CN111620297A CN111620297A (zh) 2020-09-04
CN111620297B true CN111620297B (zh) 2023-02-28

Family

ID=72257411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010464271.8A Active CN111620297B (zh) 2020-05-27 2020-05-27 一种深腔刻蚀方法

Country Status (2)

Country Link
US (1) US20210371274A1 (zh)
CN (1) CN111620297B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438544A (zh) * 2003-02-28 2003-08-27 北京大学 多层高深宽比硅台阶深刻蚀方法
CN102270571A (zh) * 2011-08-26 2011-12-07 上海宏力半导体制造有限公司 半导体器件的制作方法
CN102431965A (zh) * 2011-12-15 2012-05-02 上海先进半导体制造股份有限公司 凸柱结构的制造方法
CN103311092A (zh) * 2012-03-12 2013-09-18 中芯国际集成电路制造(上海)有限公司 沟槽的刻蚀方法
CN105225942A (zh) * 2014-06-27 2016-01-06 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN110517957A (zh) * 2019-09-10 2019-11-29 上海华虹宏力半导体制造有限公司 一种场氧化层及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1427011B1 (en) * 2002-12-04 2008-09-10 STMicroelectronics S.r.l. Method for realizing microchannels in an integrated structure
GB2533084A (en) * 2014-12-02 2016-06-15 Melexis Tech N V Relative and absolute pressure sensor combined on chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438544A (zh) * 2003-02-28 2003-08-27 北京大学 多层高深宽比硅台阶深刻蚀方法
CN102270571A (zh) * 2011-08-26 2011-12-07 上海宏力半导体制造有限公司 半导体器件的制作方法
CN102431965A (zh) * 2011-12-15 2012-05-02 上海先进半导体制造股份有限公司 凸柱结构的制造方法
CN103311092A (zh) * 2012-03-12 2013-09-18 中芯国际集成电路制造(上海)有限公司 沟槽的刻蚀方法
CN105225942A (zh) * 2014-06-27 2016-01-06 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN110517957A (zh) * 2019-09-10 2019-11-29 上海华虹宏力半导体制造有限公司 一种场氧化层及其形成方法

Also Published As

Publication number Publication date
CN111620297A (zh) 2020-09-04
US20210371274A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
KR100290852B1 (ko) 에칭 방법
JPS6376330A (ja) 半導体装置の製造方法
CN111620297B (zh) 一种深腔刻蚀方法
CN113651292B (zh) 在腔体内形成膜层的方法及电子器件的制备方法
WO2021237532A1 (zh) 一种深腔刻蚀方法
US20070284680A1 (en) Method for manufacturing semiconductor device and semiconductor device using the same
CN111204704B (zh) 一种台阶结构的制造方法
JP4994096B2 (ja) 半導体装置の製造方法およびこれを用いた半導体装置
CN112147848A (zh) 一种小尺寸沟槽的制备方法
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
JPH0621432A (ja) 半導体装置の製造方法
JPS58207652A (ja) 半導体装置の製造方法
KR100237797B1 (ko) 깊은 트랜치를 갖는 반도체 소자의 제조방법
KR940002438B1 (ko) 반도체 미세 소자 제조방법
KR100240271B1 (ko) 반도체 소자의 제조방법
KR100382548B1 (ko) 반도체 소자의 제조방법
JPS61184831A (ja) 半導体装置の製造方法
KR19980052493A (ko) 반도체 소자의 제조방법
JPH01206645A (ja) 半導体装置の製造方法
KR101384725B1 (ko) Ｓｏｉ 구조 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
KR100253586B1 (ko) 반도체 소자의 셀 애퍼처 마스크 제작방법
JPS61296722A (ja) 半導体装置の製造方法
JPH04364726A (ja) パターン形成方法
JPS59184531A (ja) 半導体装置の製造方法
JPH0294623A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant