KR100253586B1 - 반도체 소자의 셀 애퍼처 마스크 제작방법 - Google Patents

반도체 소자의 셀 애퍼처 마스크 제작방법 Download PDF

Info

Publication number
KR100253586B1
KR100253586B1 KR1019970015596A KR19970015596A KR100253586B1 KR 100253586 B1 KR100253586 B1 KR 100253586B1 KR 1019970015596 A KR1019970015596 A KR 1019970015596A KR 19970015596 A KR19970015596 A KR 19970015596A KR 100253586 B1 KR100253586 B1 KR 100253586B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
aperture mask
cell aperture
silicon
oxide film
Prior art date
Application number
KR1019970015596A
Other languages
English (en)
Other versions
KR19990000014A (ko
Inventor
허철
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970015596A priority Critical patent/KR100253586B1/ko
Publication of KR19990000014A publication Critical patent/KR19990000014A/ko
Application granted granted Critical
Publication of KR100253586B1 publication Critical patent/KR100253586B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Weting (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 반도체 소자의 셀 애퍼처 마스크 제작방법에 관한 것으로, 셀 애퍼처 마스크로 사용되는 SOI 웨이퍼에 있어서, 하부 실리콘 기판은 결정면이 (100)인 종래의 (100) 실리콘 기판으로 하되, 상기 실리콘 기판을 상기 하부 실리콘 기판과 그 결정면의 구조가 다른 (111) 실리콘 기판을 사용하고, 상기 상부 및 하부 실리콘 기판의 중간부에 실리콘 산화막을 개재시켜 상부 실리콘 기판과 하부 실리콘 기판을 결합시킨 새로운 구조로 형성하여, 20㎛ 정도의 두께를 갖는 상부 실리콘 기판을 습식식각에 의한 패터닝으로도 수직형상의 양호한 프로파일을 형성할 수 있도록 함으로써, 셀 애퍼처 마스크 제조 공정상의 효율 및 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 셀 애퍼처 마스크 제작방법
본 발명은 반도체 소자의 셀 애퍼처 마스크 제작방법에 관한 것으로, 특히 셀 애퍼처 마스크로 사용되는 SOI 웨이퍼를 서로 다른 결정면을 가지는 Si 층을 2개 이상 가진 구조로 하여 종래의 20에 이르는 비교적 두꺼운 Si 층을 수직하게 건식식각함에 따른 공정상의 여러 문제점을 해결하여 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 셀 애퍼처 마스크 제작방법에 관한 것이다.
반도체소자의 제조 공정 중 E-빔 리소그라피(Lithography) 공정에서 마스크로 사용되는 셀 애퍼처 마스크(Cell Aperture Mask)는 일반적으로 SOI(Silicon On Insulator) 웨이퍼로 제작된다. 이는 마스크 제작이 통상의 리소그래피 공정으로 이루어지므로 실리콘기판의 사용이 공정을 용이하게 하고, 실리콘의 식각정지층으로 산화막을 사용하기가 용이하여 SOI 웨이퍼를 사용하는 것이다.
상기 종래의 SOI 웨이퍼로 셀 애퍼처 마스크를 제조하기 위한 공정을 제1(a)도 내지 제1(g)도에 도시하였다.
제1(a)도는 셀 애퍼처 마스크를 제조하기 위한 종래의 SOI 웨이퍼의 단면도이다.
상기 종래의 SOI 웨이퍼(10)는 애퍼처 역할을 하는 상부 실리콘 기판(15)이 약18∼22㎛ 정도의 두꺼운 두께로 형성되어 있으며, 하부 실리콘기판(11)과의 사이에 실리콘 산화막(13)이 개재되어 있다. 상기 상부 및 하부 실리콘 기판(11,15)은 결정면이 동일한 (100) Si 기판을 일반적으로 사용하고 있다.
제1(b)도를 참조하면, 상기 상부 실리콘 기판(15) 상부에 소정두께의 실리콘 산화막(17)을 형성한다.
제1(c)도를 참조하면, 상기 웨이퍼(10)의 외측면부에 실리콘 질화막(19)을 증착하고, 하부 실리콘 기판(11)의 배면부에 증착된 실리콘 질화막(19)을 일부 식각하여 하부 실리콘 식각용 마스크 패턴(19′)을 형성한다. 이때 상기 실리콘 질화막(19)의 두께는 1800Å-2200Å 범위로 한다.
제1(d)도를 참조하면, 상기 마스크 패턴(19′)을 이용하여 노출된 하부 실리콘 기판(11)을 식각하되, 습식식각으로 하여 일정 각도 경사진 프로파일이 형성되게 한다.
제1(e)도를 참조하면, 잔류하는 실리콘 질화막(19)을 제거하고 상부의 실리콘 산화막(17)을 패터닝하여 실리콘 산화막 패턴(17′)을 형성한다.
제1(f)도를 참조하면, 상기 실리콘 산화막 패턴(17′)을 이용하여 노출된 상부 실리콘 기판(15)을 식각하되, 양호한 직각 형상의 프로파일을 얻기 위하여 건식식각으로 진행하며, 그 방법의 하나로 반응성 이온 식각(Reactive Ion Etching)을 이용할 수 있다.
제1(g)도를 참조하면, 계속하여 노출된 실리콘 산화막(13)을 식각한 뒤, 잔류한 실리콘 산화막(17′)을 제거하여 셀 애퍼처 마스크 제조공정을 완료한다.
제3도는 (100) 결정면을 가지는 기판을 습식식각하였을 때의 단면으로서, 형성되는 프로파일이 수직형상으로 이뤄지지 않고, 일정각도로 경사진 형상으로 이뤄지게 되므로, 종래 셀 애퍼처 마스크 형성을 위한 상부 실리콘 기판 식각을 건식으로 실시하여야 한다.
상기와 같이 종래 기술에 따른 셀 애퍼처 마스크 제조공정은, 상부 실리콘의 두께는 약 20㎛ 정도에 이르러 일반적으로 반도체소자 제조를 위한 건식 식각공정에 적용되는 두께의 수십배의 두께에 해당되므로 종래의 건식식각을 이용한 기술로는 장시간에 걸쳐 여러회 식각 공정을 반복해야 하고, 또한 식각 후 형성되는 프로파일이 완전한 수직형상으로 이뤄지기 용이하지 않아 실제 웨이퍼상에 노광을 하는 경우 원하는 패턴을 얻을 수 없게 되는 등의 식각에 따른 공정상의 많은 어려움이 따르는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 종래의 SOI 웨이퍼 대신 결정 구조면이 서로 다른 실리콘 기판을 본딩한 새로운 구조의 SOI 웨이퍼를 만들어 식각 선택도가 우수한 습식식각을 이용하여 식각하도록 함으로써, 수직형상의 양호한 프로파일을 얻을 수 있도록 한 셀 애퍼처 마스크 제작방법을 제공함에 그 목적이 있다.
제1(a)도 내지 제1(g)도는 종래의 기술에 따른 셀 애퍼처 마스크 제조공정단계를 도시한 단면도.
제2(a)도 내지 제2(g)도는 본 발명의 방법에 따른 셀 애퍼처 마스크 제작 공정단계를 도시한 단면도.
제3도는 결정면이 (100)인 상부 실리콘 기판을 습식 식각으로 식각하였을 경우 형성되는 프로파일을 도시한 단면도.
제4도는 결정면이 (111)인 상부 실리콘 기판을 습식식각으로 패터닝한 경우의 실리콘 기판 단면도.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : SOI 웨이퍼 11, 21 : 하부 실리콘 기판
13, 23 : 실리콘 산화막 15, 25 : 상부 실리콘 기판
17, 27 : 실리콘 산화막 19, 29 : 실리콘 질화막
상기 목적을 달성하기 위한 본 발명은, 하부 실리콘 기판, 실리콘 산화막, 상부 실리콘 기판이 하부에서 상부로 차례로 형성되어 이루어진 SOI 웨이퍼를 사용하여 셀 애퍼처 마스크를 제조하는 셀 애퍼처 마스크 제조방법에 있어서, 상기 하부 실리콘 기판과 상부 실리콘 기판이 서로 다른 구조의 결정면을 가지며, 실리콘 산화막이 중간에 개재되어 결합된 구조의 SOI 웨이퍼를 형성하고, 상기 상부 실리콘 기판 식각공정시 습식식각으로 하여 수직 형상의 양호한 프로파일을 얻는 것을 특징으로 하는 셀 애퍼처 마스크 제작방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 셀 애퍼처 마스크의 제조방법의 적합한 실시예에 대한 상세한 설명을 하기로 한다.
제2(a)도 내지 제2(g)도는 본 발명의 방법에 따른 셀 애퍼처 마스크 제조 공정단계를 도시한 단면도이다.
제2(a)도를 참조하면, 본 발명의 방법에 따른 SOI 웨이퍼(20)의 구조는 하부 실리콘 기판(21)이 종래의 (100) 결정면 구조를 가진 실리콘으로 하고, 상부 실리콘 기판(25)는 상기 하부 실리콘 기판(21)의 결정구조와 다른 (111) 결정면 구조를 가진 실리콘으로 한다.
즉, 도시된 본 발명의 SOI 웨이퍼 구조는 상부 실리콘 기판(25)과 하부 실리콘 기판(21)사이에 실리콘 산화막(23)이 개재되어 서로 결합된 구조를 이루고 있다.
이때 상기 도시된 SOI 웨이퍼(20)에서 실리콘 산화막(23)의 두께는 약 1㎛ 정도이고, 상부 실리콘 기판(25)의 두께는 약 20㎛ 정도, 또한 하부 실리콘 기판(20)은 500∼700㎛정도이다.
제2(b)도 내지 제2(d)도를 참조하며, 상기 공정단계는 앞에서 기 설명한 종래의 셀 애퍼처 제조공정단계(제1(b)도 내지 제1(d)도)로서, 상기 상부 실리콘 기판(25) 상부에 실리콘 산화막(27)을 형성하고, 상기 웨이퍼(20)의 외측면에 1800Å-2200Å 정도 두께의 실리콘 질화막(29) 패턴으로 된 하부 실리콘 식각용 마스크 패턴(29’)을 형성한 후, 상기 마스크 패턴(29’)에 의해 노출된 하부 실리콘 기판(21)을 습식식각하여 일정 각도 경사진 프로파일이 형성되게 한다.
제2(e)도 및 제2(f)도를 참조하면, 상기 마스크 패턴(29’)을 제거하고, 상기 상부 실리콘 기판(25) 상부에 실리콘 산화막 패턴(27’)을 형성하고, 이를 이용하여 노출된 상부 실리콘 기판(25)을 습식식각으로 식각하여 수직한 프로파일을 가지게 한다. 이때 상기 습식식각시 사용되는 용액으로 KOH 용액을 사용한다.
제2(g)도를 참조하며, 종래 제1(g)도의 공정과 마찬가지로 노출된 실리콘 산화막(23)을 식각한 뒤, 잔류한 실리콘 산화막(27’)을 제거하여 셀 애퍼처 마스크 제조공정을 완료한다.
제4도는 본 발명에 사용된 것과 같은 결정면이 (111)인 상부 실리콘 기판(25)을 습식식각으로 패터닝한 경우의 실리콘 기판(25’) 단면도로서, 하부 실리콘 기판(21)과 구조가 다른 (111) 실리콘 기판을 상부 실리콘(25)으로 하여 습식식각으로 패터닝하게 될 경우, 결정구조의 특성상 수직형상의 양호한 프로파일을 얻을 수 있음을 알 수 있다.
이상 상술한 바와 같이, 본 발명의 방법에 따라 셀 애퍼처 마스크의 상부 실리콘 기판을 종래의 (100) 결정 구조면을 가지는 하부 실리콘 기판과 결정 구조면이 다른 (111) 실리콘 기판을 결합한 구조로 함으로써, 약 18∼22㎛의 두께를 갖는 상부 실리콘 기판을 습식식각에 의해서도 수직형상의 양호한 프로파일을 용이하게 형성할 수 있도록 함으로써, 셀 애퍼처 마스크 제조공정상의 효율 및 소자의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 하부 실리콘 기판, 실리콘 산화막, 상부 실리콘 기판이 하부에서 상부로 차례로 형성되어 이루어진 SOI 웨이퍼를 사용한 셀 애퍼처 마스크 제조방법에 있어서, 상기 하부 실리콘 기판의 결정면이 (100)이고, 상기 상부 실리콘 기판은 (111) 결정면을 가지며, 실리콘 산화막이 중간에 개재되어 있는 SOI 웨이퍼를 형성하는 공정과, 상기 하부 실리콘 기판의 오픈될 부분을 실리콘 질화막 패턴을 사용한 습식식각 방법으로 제거하는 공정과, 상기 상부 실리콘 기판의 오픈될 부분을 실리콘 산화막 패턴을 사용한 습식식각 방법으로 식각하여 수직 형상의 양호한 프로파일을 얻는 것을 특징으로 하는 반도체 소자의 셀 애퍼처 마스크 제조방법.
  2. 제1항에 있어서, 상기 상부 실리콘 기판의 두께는 18∼22㎛인 것을 특징으로 하는 반도체 소자의 셀 애퍼처 마스크 제작방법.
  3. 제1항에 있어서, 상기 하부 실리콘 기판의 두께는 500∼700㎛인 것을 특징으로 하는 반도체 소자의 셀 애퍼처 마스크 제작방법.
  4. 제1항에 있어서, 상기 상부 실리콘 기판 식각시 KOH 용액을 식각용액으로 사용하는 것을 특징으로 하는 반도체 소자의 셀 애퍼처 마스크 제작방법.
KR1019970015596A 1997-04-25 1997-04-25 반도체 소자의 셀 애퍼처 마스크 제작방법 KR100253586B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970015596A KR100253586B1 (ko) 1997-04-25 1997-04-25 반도체 소자의 셀 애퍼처 마스크 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970015596A KR100253586B1 (ko) 1997-04-25 1997-04-25 반도체 소자의 셀 애퍼처 마스크 제작방법

Publications (2)

Publication Number Publication Date
KR19990000014A KR19990000014A (ko) 1999-01-15
KR100253586B1 true KR100253586B1 (ko) 2000-06-01

Family

ID=19503936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015596A KR100253586B1 (ko) 1997-04-25 1997-04-25 반도체 소자의 셀 애퍼처 마스크 제작방법

Country Status (1)

Country Link
KR (1) KR100253586B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627114A (ja) * 1985-07-03 1987-01-14 Agency Of Ind Science & Technol ビ−ムアニ−ル方法
JPH04234144A (ja) * 1990-12-28 1992-08-21 Nippon Steel Corp 半導体積層基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627114A (ja) * 1985-07-03 1987-01-14 Agency Of Ind Science & Technol ビ−ムアニ−ル方法
JPH04234144A (ja) * 1990-12-28 1992-08-21 Nippon Steel Corp 半導体積層基板の製造方法

Also Published As

Publication number Publication date
KR19990000014A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US5322816A (en) Method for forming deep conductive feedthroughs
KR100253586B1 (ko) 반도체 소자의 셀 애퍼처 마스크 제작방법
US6469361B2 (en) Semiconductor wafer
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
KR100435974B1 (ko) 마스크 부재의 제조방법
US6346429B1 (en) Method for fabricating integrated sensors
US7030454B2 (en) Semiconductor devices and methods of forming a trench in a semiconductor device
KR100343457B1 (ko) 스텐실 마스크 제조방법
US6355384B1 (en) Mask, its method of formation, and a semiconductor device made thereby
JPH0346977B2 (ko)
JPS6258541B2 (ko)
CN113314404B (zh) 键合方法
KR100532979B1 (ko) 엑스레이 마스크 제조방법
KR100499622B1 (ko) 반도체소자의셀투사형마스크제조방법
JP2671359B2 (ja) 半導体装置の製造方法
JPS60210851A (ja) 半導体装置とその製造方法
JPH11162845A (ja) 半導体素子のマスク製造方法
KR100242634B1 (ko) 반도체 장치의 패드 구조 및 그 제조방법
KR980003794A (ko) 셀 어퍼처 마스크 제조방법
KR100286291B1 (ko) 이층구조소자의 본딩패드 형성방법
US4693783A (en) Method of producing interconnections in a semiconductor integrated circuit structure
JPH06124944A (ja) 半導体装置
KR100697785B1 (ko) 웨이퍼 접합 기술을 이용한 프로브 구조물 제조 방법
KR100240271B1 (ko) 반도체 소자의 제조방법
KR940002438B1 (ko) 반도체 미세 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970425

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970425

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990728

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041220

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051219

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20091210