KR100286291B1 - 이층구조소자의 본딩패드 형성방법 - Google Patents
이층구조소자의 본딩패드 형성방법 Download PDFInfo
- Publication number
- KR100286291B1 KR100286291B1 KR1019930022138A KR930022138A KR100286291B1 KR 100286291 B1 KR100286291 B1 KR 100286291B1 KR 1019930022138 A KR1019930022138 A KR 1019930022138A KR 930022138 A KR930022138 A KR 930022138A KR 100286291 B1 KR100286291 B1 KR 100286291B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- pad
- contact window
- etching
- protective film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000009977 dual effect Effects 0.000 title 1
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 230000001681 protective effect Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000004091 panning Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 claims 1
- 238000009736 wetting Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 이층구조소자의 본딩패드 형성방법에 관한 것으로, 종래에는 이층구조소자의 본딩 패드(bonding pad)를 형성할 경우 제1소자(2)가 제2소자(4) 보다 아래층에 위치하기 때문에 제1패드(7') 의 접촉창 깊이가 제2패드(7)의 접촉창 보다 깊게 되어 패드 물질을 증착할 때 제2패드(7)쪽이 보호막(5)으로부터 상당히 높은 두께로 증착된다. 따라서 리드선 본딩(lead wire bonding)시 제2패드(7)가 쉽게 부서지며, 패드 자체가 쉽게 떨어지는 단점이 있다. 본 발명은 이러한 단점을 해결하기 위하여 접촉창(contact hole)을 2차에 걸쳐 형성하여 패드 금속 일부를 보호막내에 삽입시킴으로써 종래의 방법보다 패드두께를 감소시킬 수 있었으며, 패드 금속 자체의 스트레스(stress)를 보호막으로 보상해 줌으로써 후속되는 리드선 본딩시 패드가 부서지는 단점을 보완할 수 있게된다.
Description
제1도의 (a) 내지 (d)는 종래 이층구조소자의 본딩패드 제조공정도.
제2도의 (a) 내지 (e)는 본 발명 이층구조소자의 본딩패드 제조공정도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 기판 2 : 제1소자
3 : 절연막 4 : 제2소자
5 : 보호막 6, 8 : 접촉창
7, 7′: 패드
본 발명은 본딩패드(bonding pad)형성에 관한 것으로, 특히 이층구조를 갖는 소자의 경우 접촉창(contact hole)이 깊기 때문에 발생하는 패드형성물질의 두께 증가를 줄이고, 리드선(lead wire) 본딩시 패드의 부서짐을 방지토록하는 이층구조소자의 본딩패드 형성방법에 관한 것이다.
일반적으로, 실리콘을 위시한 많은 반도체 공정에서는 여러 층에 걸친 소자 패턴이 형성되며, 최종적으로는 형성된 소자들을 외부회로와 연결하는 본딩 패드(bonding pad)가 필수적이다.
따라서 소자의 특성을 결정짓는 요인으로는 소자자체를 형성하는 공정도 매우 중요하지만, 형성된 소자들을 특성을 저하시키지 않고 어떻게 외부회로와 연결시키는가도 상당히 중요한 요인이 된다.
이와같은 이유로하여 종래 이층구조소자의 본딩패드 형성방법을 첨부한 제1도를 참조하여 설명하면 다음과 같다.
제1도의 (a) 내지 (d)는 종래 이층구조소자의 본딩패드 제조공정도로서, 제1도의 (a)에 도시된 바와같이 기판(1) 위에 전자빔(E-beam)을 이용하여 알루미늄을 증착한 후 패터닝하여 제1소자(2)를 형성하고, 상기 제1소자(2)가 형성된 결과물위에 다른 소자와의 절연을 위한 절연막(3)으로 실리콘 산화막이나 실리콘 질화막을 형성한다. 다음으로, 제1도의 (b)와같이 상기 절연막(3)위에 알루미늄을 증착한 후 패터닝하여 제2소자(4)를 형성한 다음 그 제2소자(4)가 형성된 결과물 위에 외부환경 (온도, 습도, 기계적 충격 등)으로 인하여 소자가 열화되는 것을 방지하기 위하여 보호막(passivation film)(5)으로 실리콘 산화막 또는 실리콘 질화막을 형성한다. 그리고, 제1도의 (c)와같이 이미 형성된 상기 제1소자(2)와 상기 제2소자(4)를 외부 회로와 연결시키기 위하여 건식식각(dry etching)이나 습식식각(wet etching)방법을 사용하여 상기 절연막(3)과 보호막(5)을 소정의 형상으로 식각하여 접촉창(contact hole)(6)을 형성한 다음 제1도의 (d)와같이 상기 접촉창(6)에 알루미늄(Al), 금(Au) 도는 백금(Pt) 등의 금속중 하나를 이용해 제1패드(71) 및 제2패드 (7)를 동시에 형성한다.
그러나, 상기와 같은 방법에 의해 종래 이층구조소자의 본딩 패드(bonding pad)를 형성할 경우 제1소자(2)가 제2소자(4) 보다 아래층에 위치하기 때문에 제1패드(71) 의 접촉창 깊이가 제2패드(7)의 접촉창 보다 깊게 되어 패드 물질을 증착할 때 제2패드(7)쪽이 보호막(5)으로부터 상당히 높은 두께로 증착된다.
따라서 리드선 본딩(lead wire bonding)시 제2패드(7)가 쉽게 부서지며, 패드 자체가 쉽게 떨어지는 단점이 있었다.
본 발명은 이러한 단점을 해결하기 위하여, 접촉창(contact hole)을 2차에 걸쳐 형성하여 외부회로와 연결하기 위한 본딩패드물질의 두께를 줄이도록 하는 이층구조소자의 본딩패드 형성방법을 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도의 (a) 내지 (e)는 본 발명 이층구조소자의 본딩패드 제조공정도로서, 제2도의 (a)에 도시한 바와같이 p형 〈100〉 실리콘 웨이퍼인 기판(1)상에 전자빔(E-beam)을 이용하여 알루미늄을 3,000Å 정도 증착한 후 패터닝하여 제1소자(2)를 형성한 후 그 제1소자(2)가 형성된 결과물위에 다른 소자와의 절연을 위한 절연막(3)을 플라즈마화학기상증착(PECVD)방법으로 3,500Å 정도 증착한다. 이때 상기 절연막(3)으로 실리콘 산화막이나 실리콘 질화막을 사용한다. 다음으로, 제2도의 (b)와같이 상기 절연막(3)위에 알루미늄을 3,000Å 정도 증착한 후 패터닝하여 제2소자(4)를 형성한 다음 그 제2소자(4)가 형성된 결과물 위에 외부환경(온도, 습도, 기계적 충격 등) 으로 인하여 소자가 열화되는 것을 방지하기 위하여 상기와 동일한 플라즈마화학기상증착(PECVD)방법으로 보호막(passivation film)(5)을 3,500Å정도 증착한다. 이때 상기 보호막(5)으로 실리콘 산화막 또는 실리콘 질화막을 사용한다.
이후, 제2도의 (c)에 도시한 바와같이 반응성 이온에칭(Reactive lon Etching:RIE)방법을 사용하여 상기 제1소자(2)위의 절연막(3)과 보호막(5) 및 상기 제2소자(4)위의 보호막(5)을 식각하여 패드 형성용 접촉창(contact hole)(6)을 형성하는데, 이때 제2소자(4)쪽은 보호막(5)만이 식각되고 금속층이 노출되어, 제1소자(2)쪽의 절연막(3)이 식각되는 동안 식각이 멈추게 된다.
이어서 포토리소그라피(photo-lithography)에 의해 리프트 오프(lift-off)용 패턴을 형성한 다음 BHF(buffered 불산)에서 약 1분간 담가 상기 제1소자(2)측 절연막(3)위의 보호막(5)과 제2소자(4)위의 보호막(5)을 습식식각(wet etching)하여 제2도의 (d)와같은 접촉창(8)패턴을 형성한다. 이때, 습식식각법을 선택한 이유는 만약 건식식각(dry etching)을 할 경우 건식식각용 플라즈마(plasma)에 의해 포토레지스트(photo-resist:PR)가 상하게 되어 리프트 오프 패턴이 망가지게 되므로, 어쩔 수 없이 포토리소그라피 공정을 다시 행해야 하기 때문이다.
결국, 리프트 오프용 패턴에 손상을 입히지 않고 습식 식각을 행한 다음 곧 바로 제2도의 (e)에 도시한 바와같이 접촉창(8)상에 알루미늄(Al), 금(Au), 또는 백금(Pt) 등의 금속중 하나를 전자빔(E-beam)을 이용해 증착한 다음 패터닝하여 제1패드(71) 및 제2패드(7)를 동시에 형성하여 본 발명 이층구조소자의 본딩패드를 형성한다.
따라서, 제2도의 (e)에서 볼 수 있는 바와 같이 패드 금속 일부를 보호막내에 삽입시킴으로써 종래의 방법보다 패드두께를 감소시킬 수 있었으며, 패드 금속 자체의 스트레스(stress)를 보호막으로 보상해 줌으로써 후속되는 리드선 본딩 시 패드가 부서지는 단점을 보완할 수 있다.
상기에서 설명한 바와같이 본 발명은 접촉창(contact hole)을 2차에 걸쳐 형성함으로써 1차의 접촉창만을 형성하는 종래의 공정 보다 하나의 공정이 더 추가되기는 하지만 패드 물질의 두께를 감소시킬 수 있어 재료비를 줄일 수 있으며, 또한 패드부가 보호막 중에 형성되므로 종래 리드선 본딩(lead wire bonding)시 발생하는 패드부의 부서짐을 방지할 수 있는 효과가 있다.
Claims (2)
- 기판위에 알루미늄을 증착하고 패너닝하여 제1소자를 형성하는 공정과, 상기 제1소자가 형성된 결과물 위에 플라즈마 화학기상증착법으로 실리콘 산화막인 절연막을 형성하는 공정과, 상기 절연막위에 알루미늄을 증착하고 패터닝하여 제2소자를 형성하는 공정과, 상기 제2소자가 형성된 결과물 위에 플라즈마 화학기상증착법으로 실리콘 산화막인 보호막을 형성하는 공정과, 상기 제2소자 위의 보호막과 제1소자 위의 절연막 및 보호막을 반응성 이온에칭(RIE)으로 식각하여 제1소자 및 제2소자의 상부 일부를 노출시키는 제1접촉창을 형성하는 공정과, 상기 제1소자의 상부를 노출시키는 제1접촉창 주변부의 보호막 일부를 습식 식각하여 제2접촉창을 형성하는 공정과, 상기 제1접촉창 및 제2접촉창을 통해 패드용 금속을 증착하는 공정으로 이루어지는 것을 특징으로 하는 이층구조소자의 본딩패드 형성방법.
- 제1항에 있어서, 제2접촉창을 형성하는 공정은 상기 제1 접촉창이 형성된 보호막의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각마스크로 사용하는 습식식각(wet etching)으로 상기 제1소자의 상부를 노출시키는 제1접촉창 주변부의 보호막을 식각하는 단계로 이루어진 것을 특징으로 하는 이층구조소자의 본딩패드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930022138A KR100286291B1 (ko) | 1993-10-23 | 1993-10-23 | 이층구조소자의 본딩패드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930022138A KR100286291B1 (ko) | 1993-10-23 | 1993-10-23 | 이층구조소자의 본딩패드 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012655A KR950012655A (ko) | 1995-05-16 |
| KR100286291B1 true KR100286291B1 (ko) | 2001-04-16 |
Family
ID=37514693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930022138A KR100286291B1 (ko) | 1993-10-23 | 1993-10-23 | 이층구조소자의 본딩패드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100286291B1 (ko) |
-
1993
- 1993-10-23 KR KR1019930022138A patent/KR100286291B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012655A (ko) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6632700B1 (en) | Method to form a color image sensor cell while protecting the bonding pad structure from damage | |
| US7728396B2 (en) | Semiconductor structures | |
| US20080197377A1 (en) | Photonic semiconductor device and manufacturing method | |
| US5719087A (en) | Process for bonding pad protection from damage | |
| KR100286291B1 (ko) | 이층구조소자의 본딩패드 형성방법 | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| JPS5933833A (ja) | 半導体装置の製造方法 | |
| KR100734250B1 (ko) | 단차를 구비하는 반도체 장치의 본딩 패드 및 이를제조하는 방법 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| KR100267778B1 (ko) | 반도체소자의 패드 형성방법 | |
| KR100244755B1 (ko) | 입출력 패드의 오픈 방법 | |
| KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
| KR100245249B1 (ko) | 반도체장치의 제조방법 | |
| KR0172773B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPH07273097A (ja) | ドライエッチング方法 | |
| KR100247698B1 (ko) | 입출력 패드부의 오픈 방법 | |
| KR960002998B1 (ko) | 반도체소자의 패드 제조방법 | |
| JP3292081B2 (ja) | 半導体式加速度センサの製造方法 | |
| KR19990015556A (ko) | 반도체 장치의 패드 보호막 형성방법 | |
| KR920022419A (ko) | 반도체 장치의 보호막 제조방법 | |
| JPH0461340A (ja) | 半導体装置の製造方法 | |
| JPS6054468A (ja) | 半導体集積回路装置の製造方法 | |
| KR19990000376A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051201 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |