KR920022419A - 반도체 장치의 보호막 제조방법 - Google Patents

반도체 장치의 보호막 제조방법 Download PDF

Info

Publication number
KR920022419A
KR920022419A KR1019910007364A KR910007364A KR920022419A KR 920022419 A KR920022419 A KR 920022419A KR 1019910007364 A KR1019910007364 A KR 1019910007364A KR 910007364 A KR910007364 A KR 910007364A KR 920022419 A KR920022419 A KR 920022419A
Authority
KR
South Korea
Prior art keywords
film
layer
region
pad
fuse
Prior art date
Application number
KR1019910007364A
Other languages
English (en)
Other versions
KR940000919B1 (ko
Inventor
전준영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910007364A priority Critical patent/KR940000919B1/ko
Publication of KR920022419A publication Critical patent/KR920022419A/ko
Application granted granted Critical
Publication of KR940000919B1 publication Critical patent/KR940000919B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

반도체 장치의 보호막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도(A), 본 발명에 따른 패드 영역의 보호막 제조공정도,
제5도(B), 본 발명에 따른 퓨즈 영역의 보호막 제조공정도.

Claims (3)

  1. 반도체 장치의 보호막 제조방법에 있어서, 통상의 공정으로 실리콘 기판의 상부에 형성된 절연산화막(1)의 상부에 폴리사이드(polycide)층을 침적한 후 상기 폴리사이드층의 소정영역을 식각하여 퓨즈(2)를 형성하고 BPSG막(3)을 침적한 후 상기 BPSG막(3)상의 소정영역에 금속층의 패드(4)를 형성하고 PSG막(5)과 제1질화막(12)을 순차적으로 침적하는 제1공정과, 상기 제1질화막(12)상에도 도포한 감광막(6d)의 소정영역을 제거하여 창을 형성한 후 제1질화막(12), PSG막(5)과 BPSG막(3)을 순차적으로 식각하는 제2공정과, 상기 감광막(6d)을 제거한 후 퓨즈(2)를 절단하고 제2질화막(15)을 침적하는 제3공정과, 상기 제2질화막(15)을 반응성 이온식각(RIE)법으로 식각하여 질화막 스페이서(spacer : 16)를 형성하는 제4공정과 폴리이미드(polyimide;10)층을 침적하고 상기 폴리이미드층(10)상에 도포한 감광막(6e)의 소정영역을 제거한 후 패드 영역의 상부에 침적한 폴리이미드층을 식각하는 제5공정과, 상기 패드영역의 패드(4)에 본딩와이어(bonding wire;11)를 접속하는 제6공정을 구비하여 상기 공정이 연속으로 이루어짐을 특징으로 하는 반도체 장치의 보호막 제조방법.
  2. 제1항에 있어서, 질화막 스페이서(16)는 패드영역과 퓨즈영역위에 있는 PSG막(5)의 측면을 둘러싸게 하여 금속(A1)층의 패드(4)와 폴리사이드층의 퓨즈(2)를 보호하게 됨을 특징으로 하는 반도체 장치의 보호막 제조방법.
  3. 제1항에 있어서, 퓨즈(2)의 절단된 영역은 질화막 스페이서(16)와 폴리이미드층(10)으로 채워지게 됨을 특징으로 하는 반도체 장치의 보호막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910007364A 1991-05-07 1991-05-07 반도체 장치의 보호막 제조방법 KR940000919B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910007364A KR940000919B1 (ko) 1991-05-07 1991-05-07 반도체 장치의 보호막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007364A KR940000919B1 (ko) 1991-05-07 1991-05-07 반도체 장치의 보호막 제조방법

Publications (2)

Publication Number Publication Date
KR920022419A true KR920022419A (ko) 1992-12-19
KR940000919B1 KR940000919B1 (ko) 1994-02-04

Family

ID=19314193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007364A KR940000919B1 (ko) 1991-05-07 1991-05-07 반도체 장치의 보호막 제조방법

Country Status (1)

Country Link
KR (1) KR940000919B1 (ko)

Also Published As

Publication number Publication date
KR940000919B1 (ko) 1994-02-04

Similar Documents

Publication Publication Date Title
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
JPS55163860A (en) Manufacture of semiconductor device
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR960032686A (ko) 플러그를 갖춘 반도체 디바이스 제조방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
JPH0936166A (ja) ボンディングパッド及び半導体装置
US5488009A (en) Post-titanium nitride mask ROM programming method
US6348414B1 (en) Method for forming fine metal patterns by using damascene technique
KR920022419A (ko) 반도체 장치의 보호막 제조방법
JP2929820B2 (ja) 半導体装置の製造方法
JP2926790B2 (ja) 半導体装置
JPS613431A (ja) 多層配線を有する半導体装置およびその製造方法
KR100286291B1 (ko) 이층구조소자의 본딩패드 형성방법
KR930001396A (ko) 금속 배선 제조 방법
KR940008047A (ko) 반도체장치의 금속라인에 금속공백을 제거하는 방법 및 장치
KR0146066B1 (ko) 반도체 소자의 패드 보호막 형성방법
KR970052280A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR930005119A (ko) 반도체 장치의 접촉플러그 제조방법
KR930011114A (ko) 반도체장치의 제조방법
KR970052515A (ko) 반도체 소자의 제조방법
KR970052299A (ko) 반도체 소자의 비아콘택 형성방법
KR960005847A (ko) 금속배선간 절연막 형성방법
JPH04171835A (ja) 樹脂封止型半導体装置
JPS60113944A (ja) 半導体集積回路装置
KR950025937A (ko) 반도체 소자의 패드 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060105

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee