JPH07273097A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH07273097A
JPH07273097A JP8108594A JP8108594A JPH07273097A JP H07273097 A JPH07273097 A JP H07273097A JP 8108594 A JP8108594 A JP 8108594A JP 8108594 A JP8108594 A JP 8108594A JP H07273097 A JPH07273097 A JP H07273097A
Authority
JP
Japan
Prior art keywords
etching
dry etching
dry
dummy
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8108594A
Other languages
English (en)
Other versions
JP3371529B2 (ja
Inventor
Shigeru Morikawa
茂 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13736557&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07273097(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP08108594A priority Critical patent/JP3371529B2/ja
Publication of JPH07273097A publication Critical patent/JPH07273097A/ja
Application granted granted Critical
Publication of JP3371529B2 publication Critical patent/JP3371529B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 小面積のエッチングの場合であっても、容易
にエッチングポイントを見いだすことができるドライエ
ッチング方法を提供することである。 【構成】 透明基板11上にエッチング対象層15を形
成する。エッチング対象層15上にマスク層17を形成
する。マスク層17をパターンニングし、エッチング対
象層15の本来のエッチング対象領域23及びダミーの
エッチング対象領域25を露出する。本来のエッチング
対象領域23は、所期の回路構成を得るために必要なエ
ッチング領域であり、ダミーのエッチング対象領域25
は本来は必要とされないが、エッチング対象領域の総面
積を増加するために配置されたものである。その後、ド
ライエッチングを実行する。ドライエッチングの間、ス
ペクトル光の強度をモニタリングし、それが所定レベル
まで低下した時、エッチングエンドポイントに達したと
判断し、ドライエッチング工程を終了する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はドライエッチング方法
に関し、特に、エッチングの終了時点を簡単かつ正確に
検出する方法に関する。
【0002】
【従来の技術】半導体装置、液晶表示装置、マイクロデ
バイス等の製造工程等において実行されるドライエッチ
ングにおいては、エッチングが終了したか否かの判断
を、エッチングにより発生する光のレベルをモニタリン
グすることにより行っている。即ち、ドライエッチング
を実行する際には、エッチング対象層の材質と反応ガス
により定まる特定のスペクトルの光が発生する。エッチ
ングがエンドポイントに達すると、この光が非常に弱く
なり、エッチングがエンドポイントに達したことが検出
される。
【0003】
【発明が解決しようとする課題】しかし、例えば、エッ
チング部分がコンタクトやパッドのような小面積の場
合、エッチング時の発光量が少なく、発光スペクトルの
変化からエッチングエンドポイントを確認することが困
難である。
【0004】この発明は上記実状に鑑みてなされたもの
で、小面積のエッチングの場合であっても、容易にエッ
チングポイントを見いだすことができるドライエッチン
グ方法を提供することを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかるドライエッチング方法は、基体上
にエッチング対象層を形成する工程と、前記エッチング
対象層上にマスク層を形成する工程と、前記マスク層を
パターンニングし、前記エッチング対象層の所定のパタ
ーンが形成されるエッチング対象領域及びダミーのエッ
チング対象領域を露出する工程と、前記マスク層を用い
て、前記エッチング対象層をドライエッチングするドラ
イエッチング工程と、前記ドライエッチング工程におい
て発生する所定のスペクトル光の強度をモニタリングす
るモニタリング工程と、前記モニタリング工程において
得られた強度に基づいて、前記ドライエッチングのエッ
チングエンドポイントを検出する工程、を備えることを
特徴とする。
【0006】
【作用】上記構成によれば、基板上に回路パターン等を
作成するために必要とされるエッチング対象領域に加え
て、本来は必要とされない(あっても害とならない)ダ
ミーのエッチング対象領域を配置し、エッチング対象領
域の総面積を大きくする。このため、ドライエッチング
に伴う特定のスペクトル光の発光量が多くなる。従っ
て、この特性スペクトルの強度変化に基づいて、エッチ
ングエンドポイントが容易に検出できる。
【0007】
【実施例】以下、図面を参照してこの発明の実施例にか
かるドライエッチング方法を説明する。図1はこの発明
の一実施例に係るエッチング対象基板の平面図、図2は
図1の2−2線での断面図である。図1、図2に示す基
板は、ガラス等からなる透明基板11上に導電パターン
13等を形成し、その上に基板全面にわたって本実施例
のエッチング対象であるシリコン窒化膜15が形成され
ている。シリコン窒化膜15の上には、フォトレジスト
層17が形成されており、フォトレジスト層17のう
ち、図1にハッチングを付して示されるエッチング対象
領域23、25上の部分が露光及び現像されて除去され
ている。
【0008】図1に示すエッチング対象領域のうち、符
号21で示される最大パターン領域(その内部に回路パ
ターンが形成される領域)内のエッチング対象領域23
は回路パターン等を形成するためにエッチングが必要な
領域であり、本実施例では、導電パターン13の端子部
を露出するために必要な領域であるとする。一方、最大
パターン領域21の外のエッチング対象領域25は回路
パターン等を形成するためには必要とされない領域であ
り、本来であれば、非エッチング対象領域として、図3
に示すようにフォトレジスト層17により覆われている
領域である。換言すれば、エッチング対象領域25は、
シリコン窒化膜15をドライエッチングする際に、エッ
チングエンドポイントを明確化するために配置されたダ
ミーのエッチング対象領域である。
【0009】図4に示すように、チャンバー31内の載
置台33上に図1、図2に示す構成を有する素子35を
載置し、6フッ化イオウ(SF6−O2)等の反応ガスを
用いてシリコン窒化膜15をドライエッチングする。こ
の際、分光器37を用いて、エッチングの間に発光す
る、波長335nmを中心にした光(反応ガスが6フッ化
イオウで、エッチング対象がシリコン窒化膜の場合に特
有のスペクトル光)の強度をモニタリングする。
【0010】図1及び図3から明らかなように、本来の
エッチング対象領域23の面積は非常に小さく、通常で
あれば、図5に破線で示すように、スペクトル光の強度
は非常に弱い。しかし、本実施例では、ダミーのエッチ
ング対象領域25が配置されているので、総エッチング
面積は十分に大きくなり、該スペクトル光の強度は図5
に実線で示すように十分に大きな値となる。
【0011】エッチングがエッチングエンドポイントの
近傍に達すると、スペクトル光の強度は図5に示すよう
に急激に低下する。この急激な強度変化により、エッチ
ングエンドポイントに達したことが判別でき、エッチン
グ処理を終了する。これにより、ジャストエッチングの
状態でエッチングを終了することができ、アンダーエッ
チングやオーバーエッチングを防止できる。その後、素
子35をチャンバー31から取り出され、後工程を行
う。
【0012】以上説明したように、本実施例によれば、
ダミーのエッチング対象領域25が配置されているの
で、ドライエッチングの際に、十分な面積のエッチング
対象領域を確保でき、ドライエッチング時の発光量が多
くなり、その強度変化をモニタリングすることによりエ
ッチングエンドポイントを確実に検出できる。
【0013】ドライエッチングでは、基板のエッジ部か
ら中心部に向かってエッチングが進行する傾向がある。
この実施例では、透明基板11の周辺部にダミーのエッ
チング対象領域25を設けているので、基板上の片寄っ
た部分のみをエッチングするような場合でも、安定した
エッチングレートで、エッチングを行うことができる。
【0014】透明基板11の四辺端部は半導体素子完成
時に切断等して除去してもよく、特に害がない場合に
は、そのまま維持してもよい。また、ダミーのエッチン
グ対象領域25のエッチングにより導電層等が露出しな
いよう、予めこの領域の導電層をパターンニングしてお
くか、或いは、露出した導電層を後工程で絶縁被覆する
ことが望ましい。
【0015】この発明は上記実施例に限定されない。例
えば、上記実施例では、透明基板11の4辺全てにダミ
ーのエッチング対象領域25を配置したが、一辺のみに
ダミーのエッチング対象領域を配置してもよい。また、
上記実施例では、最大パターン領域21の外にダミーの
エッチング対象領域25を配置したが、最大パターン領
域21内の回路構成に無関係な部分にダミーのエッチン
グパターンを配置してもよい。
【0016】エッチングを用いて形成される素子・回路
の種類は限定されない。例えば、図6に示すように、1
枚のガラス基板上に形成された複数の画素表示基板(ア
クティブマトリクス液晶表示素子の能動素子が形成され
た基板)の端子部T上の絶縁膜をエッチングして端子部
Tを露出させるような場合にも、この発明を適用でき
る。また、図6に示す画素表示基板のように、1つの基
板上に複数の素子或いは回路を形成し、形成終了後、個
々のパーツに分離するような場合には、基板の周辺部だ
けでなく破線で示す切断ライン(ダイシングライン)及
びその近傍等にダミーのエッチング対象領域を配置して
もよい。基板内にダミーのエッチング対象領域を確保で
きない場合には、例えば、別個の基板上に同一条件で形
成したエッチング対象領域を設け、2つの基板をチャン
バー31の載置台33上に隣接して載置し、エッチング
するようにしてもよい。
【0017】エッチングの対象もシリコン窒化膜(Si
N)に限定されず、シリコン酸化膜(SiO)等の他の
絶縁膜、アルミニウム、クロムなどの金属膜、シリコン
等の半導体層等でもよい。エッチング対象物の種類に応
じた反応ガスが使用され、エッチングエンドポイントを
検出するための発光スペクトルはエッチングの対象と反
応ガスに応じて適宜選択する。基板もガラス等からなる
透明基板に限定されず、光非透過性の基板、半導体基
板、絶縁基板等いずれでもよい。
【0018】
【発明の効果】この発明によれば、ダミーのエッチング
対象領域を設けたので、回路構成上必要なエッチング対
象領域の面積が小さい場合であっても、エッチング時に
発生するスペクトル光を安定且つ所望の強度で発光させ
ることができる。従って、この特定スペクトル光の強度
からエッチングエンドポイントを検出できる。
【図面の簡単な説明】
【図1】この発明の一実施例にかかるドライエッチング
法を実施する基板の平面構成を示す図である。
【図2】図1における2−2線での断面図である。
【図3】図1に示す基板を通常の手法でエッチングする
場合の基板の平面構成を示す図である。
【図4】エッチング工程、及びエッチングが終了したか
否かを判別する工程を説明するための図である。
【図5】エッチング時の特性スペクトルの強度の変化を
示す図である。
【図6】製造過程にある表示画素基板の平面構成を示す
図である。
【符号の説明】 11・・・透明基板、13・・・導電パターン、15・・・シリ
コン窒化膜、17・・・フォトレジスト層、21・・・最大パ
ターン領域、23・・・エッチング対象領域、25・・・エッ
チング対象領域、31・・・チャンバー、33・・・載置台、
35・・・エッチング対象の素子、37・・・分光器

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基体上にエッチング対象層を形成する工程
    と、 前記エッチング対象層上にマスク層を形成する工程と、 前記マスク層をパターンニングし、前記エッチング対象
    層の所定のパターンが形成されるエッチング対象領域及
    びダミーのエッチング対象領域を露出する工程と、 前記マスク層を用いて、前記エッチング対象層をドライ
    エッチングするドライエッチング工程と、 前記ドライエッチング工程において発生する所定のスペ
    クトル光の強度をモニタリングするモニタリング工程
    と、 前記モニタリング工程において得られた強度に基づい
    て、前記ドライエッチングのエッチングエンドポイント
    を検出する工程、 を備えることを特徴とするドライエッチング方法。
  2. 【請求項2】前記ダミーのエッチング対象領域を前記基
    体の辺部に配置することを特徴とする請求項1記載のド
    ライエッチング方法。
  3. 【請求項3】基板上に、エッチングにより所定のパター
    ンが形成されるパターンエッチング領域と、この領域と
    は異なるダミーのエッチング領域を配置することによ
    り、エッチング対象領域の総面積を前記パターンエッチ
    ング領域の面積より大きくしてエッチング時に発生する
    スペクトル光を強くし、該発光スペクトルを用いてエッ
    チングのエンドポイントを検出することを特徴とするド
    ライエッチング方法。
JP08108594A 1994-03-29 1994-03-29 ドライエッチング方法 Expired - Lifetime JP3371529B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08108594A JP3371529B2 (ja) 1994-03-29 1994-03-29 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08108594A JP3371529B2 (ja) 1994-03-29 1994-03-29 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH07273097A true JPH07273097A (ja) 1995-10-20
JP3371529B2 JP3371529B2 (ja) 2003-01-27

Family

ID=13736557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08108594A Expired - Lifetime JP3371529B2 (ja) 1994-03-29 1994-03-29 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3371529B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005427A (ja) * 2003-06-11 2005-01-06 Fuji Electric Holdings Co Ltd 半導体デバイスの製造方法
JP2006196735A (ja) * 2005-01-14 2006-07-27 Yamaha Corp サイドスペーサ形成法
CN112951803A (zh) * 2019-11-26 2021-06-11 华邦电子股份有限公司 微影制程的关键尺寸的监控结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005427A (ja) * 2003-06-11 2005-01-06 Fuji Electric Holdings Co Ltd 半導体デバイスの製造方法
JP2006196735A (ja) * 2005-01-14 2006-07-27 Yamaha Corp サイドスペーサ形成法
US7611952B2 (en) 2005-01-14 2009-11-03 Yamaha Corporation Method of manufacturing semiconductor device having side wall spacers
CN112951803A (zh) * 2019-11-26 2021-06-11 华邦电子股份有限公司 微影制程的关键尺寸的监控结构
CN112951803B (zh) * 2019-11-26 2023-12-01 华邦电子股份有限公司 微影制程的关键尺寸的监控结构

Also Published As

Publication number Publication date
JP3371529B2 (ja) 2003-01-27

Similar Documents

Publication Publication Date Title
KR100199368B1 (ko) 반도체 소자 제조용 콘택 마스크
US6110797A (en) Process for fabricating trench isolation structure for integrated circuits
US6023319A (en) Method for manufacturing a display device utilizing an etching end point detection part
JP3371529B2 (ja) ドライエッチング方法
US6181018B1 (en) Semiconductor device
JP3430290B2 (ja) 半導体装置の製造方法
US6200886B1 (en) Fabricating process for polysilicon gate
JP2007513493A (ja) ウエハのエッチング技術
JP3067327B2 (ja) メサ型集積素子およびその製造方法
JPH08186174A (ja) 配線構造およびその形成方法
KR100286291B1 (ko) 이층구조소자의 본딩패드 형성방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
JP2004311520A (ja) 表示装置の製造方法
JPH01272133A (ja) 半導体装置
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법
JPH05136130A (ja) 半導体装置の製造方法
JP2002246363A (ja) 半導体装置の製造方法
JPH0430518A (ja) 半導体装置の製造方法
JPH06283416A (ja) 半導体装置の製造方法
JPH05251383A (ja) 半導体装置の製造方法
KR20000014109A (ko) 반도체소자의 식각방법
KR19990057080A (ko) 반도체소자의 제조방법
KR19980045163A (ko) 반도체장치의 제조방법
KR19990070955A (ko) 반도체소자의 보호막을 재작업하는 방법
KR19990051848A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20071122

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081122

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20081122

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20101122

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20111122

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20111122

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20131122

EXPY Cancellation because of completion of term