KR20000014109A - 반도체소자의 식각방법 - Google Patents
반도체소자의 식각방법 Download PDFInfo
- Publication number
- KR20000014109A KR20000014109A KR1019980033321A KR19980033321A KR20000014109A KR 20000014109 A KR20000014109 A KR 20000014109A KR 1019980033321 A KR1019980033321 A KR 1019980033321A KR 19980033321 A KR19980033321 A KR 19980033321A KR 20000014109 A KR20000014109 A KR 20000014109A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- semiconductor device
- thin film
- etching method
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 75
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 2
- 238000005259 measurement Methods 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 다층구조로 이루어지진 박막구조에 대한 반도체소자의 식각방법에 관한 것이다.
본 발명은 다층으로 이루어진 반도체소자 제조용 박막을 연속적으로 식각하기 위한 반도체소자의 식각방법에 있어서, 상기 박막 식각시 반복적으로 이피디를 실시하여 식각을 수행하는 것을 특징으로 한다.
본 발명의 일 실시예로 반도체기판상에 제1산화막/제1질화막/제2산화막/제2질화막/폴리막의 순서로 형성된 박막구조의 식각을 위한 반도체소자의 식각방법에 있어서, 상기 폴리막을 식각하는 단계, 질소기를 측정할 수 있는 파장을 사용하여 제1이피디를 수행하는 단계, 상기 제2질화막 및 제2산화막을 연속하여 식각하는 제1오버식각하는 단계, 질소기를 측정할 수 있는 파장을 사용하여 제2이피디를 수행하는 단계, 상기 제1질화막을 식각하는 단계 및 상기 제1질화막을 식각하는 제2오버식각하는 단계를 구비하여 이루어진다.
따라서, 다층박막의 구조에서 각각의 박막에 대한 식각제어를 용이하게 할 수 있는 효과가 있다.
Description
본 발명은 반도체소자의 식각방법에 관한 것으로서, 보다 상세하게는 다층구조로 이루어지진 박막구조에 대한 반도체소자의 식각방법에 관한 것이다.
일반적으로, 반도체소자 제조공정은, 반도체 웨이퍼 상에 이온주입공정, 사진공정, 식각공정, 확산공정 및 금속공정 등의 제조공정을 반복 진행하여 완성한다.
상기 공정중 식각공정은 사진공정에서 형성시킨 포토레지스트 패턴을 식각 마스크로 하여 하부막질을 제거하여 소정의 패턴을 형성할 수 있으며, 또한 웨이퍼 전면에 일정 두께의 박막을 형성시켜 소정 두께를 제거하여 원하는 두께를 얻도록한다.
상기 식각공정에 사용되는 식각방법은 습식식각과 건식식각으로 나눌 수 있다. 상기 습식식각은 소자의 최소선폭이 수백 내지 수십 ㎛ 대의 식각에 사용되었으나 등방성 식각이 보이는 집적도의 한계 때문에 거의 사용되지 않고 있다. 현재 일반적으로 사용되는 반도체 식각방법은 상기 건식식각이다. 상기 건식식각은 활성미립자와 대상물질과의 화학반응에 의하여 대상물질을 제거하는 방법과 대상물질을 물리적 이온충격으로 파괴하여 제거하는 방법 등 두 가지로 나눌 수 있다.
현재 반도체소자의 고집적화로 반도체소자를 형성시키기 위한 박막은 다층구조를 이루고있다. 따라서 하부박막에 대하여 상부박막의 정확한 식각을 위하여 엔드 포인트 디텍션(End Point Detection)을 실시하여 식각을 수행하고 있다.
일례로 반도체기판상에 BPSG막/SiON막/HTO막/SiN막/Poly막의 순서로 형성된 다층 박막구조를 식각하는 경우를 살펴보면, 먼저 폴리막 식각 후, 한번의 폴리 엔드 포인트 디텍션을 실시하고, 오버식각으로 전환하여 식각시간을 제어하여 나머지 박막을 제거한다.
상기와 같이 종래의 식각방법은 상기 HTO막의 형성시 두께변화가 심하여 오버식각시 기존의 식각시간으로는 정확히 SiON막이 제거되지 않아 상기 BPSG막상에 상기 SiON막의 일부분이 잔존하는 문제점이 발생한다.
따라서 상기 식각 후, 경계금속막의 형성시 상기 SiON막에 응력이 발생하여 크렉(Crack)이 발생하는 문제점이 있었다.
상기 크렉은 반도체소자의 신뢰성과 생산성을 감소시키고 수율을 하락시킨다. 그러므로 상기와 같은 다층구조를 갖는 박막의 새로운 식각방법이 절실히 필요하다.
본 발명의 목적은, 다층으로 이루어지는 박막구조를 효과적으로 식각할 수 있도록 하는 반도체소자의 식각방법을 제공하는 데 있다.
도1은 본 발명에 의한 반도체소자의 식각방법의 일 실시예를 나타내는 공정순서도이다.
도2 내지 도5는 도1의 공정순서도에 의한 반도체소자의 식각방법을 설명하기 위한 공정단면도들이다.
※도면의 주요부분에 대한 부호의 설명
2 ; 반도체기판 4 ; BPSG막
6 ; SiON막 8 ; HTO막
10 ; SiN막 12 ; Poly막
14 ; 포토레지스트패턴
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 식각방법은 다층으로 이루어진 반도체소자 제조용 박막을 연속적으로 식각하기 위한 반도체소자의 식각방법에 있어서, 상기 박막 식각시 반복적으로 이피디(EPD : End Point Detection)를 실시하여 식각을 수행하는 것을 특징으로 한다.
본 발명에 따른 일 실시예로서 반도체소자의 식각방법은 반도체기판상에 제1산화막/제1질화막/제2산화막/제2질화막/폴리막의 순서로 형성된 박막구조의 식각을 위한 반도체소자의 식각방법에 있어서, 상기 폴리막을 식각하는 단계, 질소기를 측정할 수 있는 파장을 사용하여 제1이피디를 수행하는 단계, 상기 제2질화막 및 제2산화막을 연속하여 식각하는 제1오버식각하는 단계, 질소기를 측정할 수 있는 파장을 사용하여 제2이피디를 수행하는 단계, 상기 제1질화막을 식각하는 단계 및 상기 제1질화막을 식각하는 제2오버식각하는 단계를 구비하여 이루어진다.
상기 오버식각의 시간은 25 내지 35초일 수 있다.
상기 제1산화막은 BPSG막이며, 상기 제1질화막은 SiON막이며, 상기 제2산화막은 HTO막일 수 있으며, 또한 상기 제2질화막은 SiN막인 것이 바람직하다.
본 발명은 다층구조를 갖는 박막을 효과적으로 식각할 수 있도록 하는 반도체소자의 식각방법을 제공하는 데 있다.
이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 따른 다층구조로 이루어진 반도체소자 제조용 박막을 연속적으로 식각하기 위한 반도체소자의 식각방법은 상기 박막 식각시 반복적으로 이피디를 실시하여 식각을 수행하여 이루어진다. 즉, 상기 다층구조를 이루는 각각의 박막의 식각시 매번 이피디를 실시하여 정확히 해당박막을 제거하여 후속막에 대한 식각시간을 용이하게 제어할 수 있다.
도1은 본 발명에 의한 반도체소자의 식각방법의 일 실시예를 나타내는 공정순서도이며, 도2 내지 도5는 도1의 공정순서도에 의한 반도체소자의 식각방법을 설명하기 위한 공정단면도들이다.
이하 상기 도면들을 참조하여 본 발명의 일 실시예를 설명하면 도2를 참조하면 반도체기판상(2)에 상기 제1산화막으로 BPSG막(4), 상기 제1질화막으로 SiON막(6), 상기 제2산화막으로 HTO막(8), 상기 제2질화막으로 SiN막(10) 및 폴리막(12)의 순서로 형성된 박막구조의 식각을 위한 반도체소자의 식각방법은 먼저 상기 폴리막(12)을 식각하는 단계로서, 도3을 참조하면 상기 폴리막(12)상에 형성된 포토레지스트패턴(14)을 식각마스크로 하여 건식식각을 수행하여 상기 폴리막(10)을 식각한다.
계속하여 제1이피디를 수행하는 단계로서, 질소기를 측정할 수 있는 파장을 사용하여 제1이피디를 수행한다.
계속하여 SiN막(10) 및 HTO막(8)을 식각하는 단계로서, 도4를 참조하면 제1이피디가 완료된 후, 오버식각으로 건식식각을 수행하여 상기 SiN막(10) 및 HTO막(8)을 식각한다.
계속하여 제2이피디를 수행하는 단계로서, 질소기를 측정할 수 있는 파장을 사용하여 제2이피디를 수행한다.
계속하여 SiON막(6)을 식각하는 단계로서, 도5를 참조하면 오버식각으로 건식식각을 수행하여 상기 SiON막(6)을 식각한다. 상기 오버식각의 시간은 25 내지 35초일 수 있다. 이때 상기 오버식각으로 상기 BPSG막(4) 표면일부분이 식각되어 상기 SiON막(6)은 전혀 잔류하지 않는다. 또한 상기 포토레지스트패턴(14)를 제거하여 원하는 식각패턴을 얻는다. 즉, 이피디를 반복하여 수행함으로서 다층박막의 구조에서 각각의 박막에 대한 식각제어를 용이하게 하므로서 상기 BPSG막(4)상에 상기 SiON막(6)이 잔존되는 것을 방지하여 후속공정에서 크렉이 발생되는 것을 최소화하여 생산수율 및 소자의 신뢰성 향상을 증가시킬 수 있다.
따라서, 다층박막의 구조에서 각각의 박막에 대한 식각제어를 용이하게 할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (4)
- 다층으로 이루어진 반도체소자 제조용 박막을 연속적으로 식각하기 위한 반도체소자의 식각방법에 있어서,상기 박막 식각시 반복적으로 이피디(EPD : End Point Detection)를 실시하여 식각을 수행하는 것을 특징으로 하는 반도체소자의 식각방법.
- 반도체기판상에 제1산화막/제1질화막/제2산화막/제2질화막/폴리막의 순서로 형성된 박막구조의 식각을 위한 반도체소자의 식각방법에 있어서,상기 폴리막을 식각하는 단계;질소기를 측정할 수 있는 파장을 사용하여 제1이피디를 수행하는 단계;상기 제2질화막 및 제2산화막을 연속하여 식각하는 제1오버식각하는 단계;질소기를 측정할 수 있는 파장을 사용하여 제2이피디를 수행하는 단계;상기 제1질화막을 식각하는 단계; 및상기 제1질화막을 식각하는 제2오버식각하는 단계;를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 식각방법.
- 제 2 항에 있어서,상기 제2오버식각의 시간은 25 내지 35초인 것을 특징으로 하는 상기 반도체소자의 식각방법.
- 제 1 항에 있어서,상기 제1산화막은 BPSG막이며, 상기 제1질화막은 SiON막이며, 상기 제2산화막은 HTO막이며, 또한 상기 제2질화막은 SiN막인 것을 특징으로 하는 상기 반도체소자의 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033321A KR20000014109A (ko) | 1998-08-17 | 1998-08-17 | 반도체소자의 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033321A KR20000014109A (ko) | 1998-08-17 | 1998-08-17 | 반도체소자의 식각방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000014109A true KR20000014109A (ko) | 2000-03-06 |
Family
ID=19547456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980033321A KR20000014109A (ko) | 1998-08-17 | 1998-08-17 | 반도체소자의 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000014109A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9847266B2 (en) | 2015-06-29 | 2017-12-19 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
-
1998
- 1998-08-17 KR KR1019980033321A patent/KR20000014109A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9847266B2 (en) | 2015-06-29 | 2017-12-19 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100476890B1 (ko) | 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법 | |
| KR20000014109A (ko) | 반도체소자의 식각방법 | |
| JP2000114244A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100972674B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100505414B1 (ko) | 정렬 키 형성 방법 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR0156172B1 (ko) | 반도체 소자의 테스트패턴 형성방법 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR20040080673A (ko) | 반도체 장치의 패턴형성방법 | |
| KR100191464B1 (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100460801B1 (ko) | 반도체소자제조방법 | |
| KR0186086B1 (ko) | 반도체 소자 제조방법 | |
| JPH11340193A (ja) | 限界寸法制御装置のモニタパターン及びその使用方法 | |
| KR100562317B1 (ko) | 반도체 소자의 트렌치 프로파일 모니터링 방법 | |
| KR0172293B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100868634B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR100281270B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR20000074199A (ko) | 반도체 소자의 제조 방법 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
| KR20060075100A (ko) | 반도체 소자 제조 방법 | |
| KR20020085227A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20050072316A (ko) | 반도체 장치의 게이트 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |