KR100476890B1 - 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법 - Google Patents

검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법 Download PDF

Info

Publication number
KR100476890B1
KR100476890B1 KR10-2002-0019670A KR20020019670A KR100476890B1 KR 100476890 B1 KR100476890 B1 KR 100476890B1 KR 20020019670 A KR20020019670 A KR 20020019670A KR 100476890 B1 KR100476890 B1 KR 100476890B1
Authority
KR
South Korea
Prior art keywords
pattern
chemical mechanical
main
inspection pattern
mechanical polishing
Prior art date
Application number
KR10-2002-0019670A
Other languages
English (en)
Other versions
KR20030080841A (ko
Inventor
박정헌
윤보언
이재동
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0019670A priority Critical patent/KR100476890B1/ko
Priority to US10/396,595 priority patent/US6875997B2/en
Publication of KR20030080841A publication Critical patent/KR20030080841A/ko
Priority to US11/055,505 priority patent/US7294516B2/en
Application granted granted Critical
Publication of KR100476890B1 publication Critical patent/KR100476890B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법을 제공한다. 이 검사패턴은 주영역 및 모니터링 영역이 구비된 반도체 기판의 모니터링 영역 상에 배치된다. 검사패턴은 평판영역(planar region) 및 패턴영역(pattern region)으로 구성된다. 이 검사패턴을 사용한 공정 제어방법은, 검사패턴 및 주패턴을 갖는 반도체 기판에 화학적기계적 연마공정을 적용하기 위하여 검사패턴의 단차와 주패턴의 식각두께 사이의 상관관계를 먼저 설정하고, 반도체 기판에 소정의 시간동안 화학적기계적 연마공정을 적용한다. 검사패턴의 단차를 측정하고, 검사패턴의 단차에 대응하는 주패턴의 식각두께를 검출한다. 검출된 주패턴의 식각두께를 기준값과 비교하여 연마시간을 보정하여 보정된 연마시간을 후속 로트 또는 후속기판에 적용한다.

Description

검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법{TEST PATTERN AND METHOD OF CMP PROCESS CONTROL USING THE SAME}
본 발명은 검사패턴 및 이를 이용한 화학기계적 연마공정 시간제어방법에 관한 것이다.
반도체 소자의 집적도가 증가하고, 동시에 다층 배선 공정(multilayer interconnection process)이 적용됨에 따라 층간 절연막의 글로벌 평탄화(global planarization)가 반드시 필요하다. 상기 글로벌 평탄화를 위해 다양한 기술이 사용되고 있으나, 최근에는 여러가지 잇점을 가지는 화학적기계적연마(CMP;chemical mechanical polishing)공정이 널리 사용되고 있다.
CMP 공정은 패드, 슬러리, 헤드 등의 소모성 자재의 특성변화에 의해 공정 산포가 발생하게된다. CMP공정에서 발생하는 산포 특성이 나쁘면 이는 곧 제품의 성능 및 수율에 나쁜 영향을 초래하게된다. 이러한 이유 때문에, 종래의 CMP 공정에서는 샘플 로트에 대한 CMP 공정을 먼저 수행하고, 이 때 산정된 공정시간을 이후의 메인-로트에 대한 CMP 공정을 진행할 때 적용하는방식을 채용하였다. 그러나, 이 같은 방식은 선험적인 요소가 많은 영향을 미치기때문에 작업자의 경험이나 능력에 따라 설정된 공정시간의 정확도가 결정되는 경향이 있었다. 이러한 문제를 극복하기 위하여 비록 CMP 장비의 특성이 시간에 따라 변하더라도 가장 최근의 특성에 근거하여 CMP 시간을 적용하는 공정시간 제어방법이 "CMP 시간제어 방법"이라는 제목으로 대한민국특허공개번호 2001-55689에 제안되어 있다.
도 1 내지 도 4는 통상적인 화학적기계적 연마공정을 설명하기 위한 공정단면도들이다.
전형적인 화학적기계적 연마공정은 절연막 평탄화 공정과 패턴형성공정으로 나누어진다. 여기서 패턴형성공정은 콘택플러그, 커패시터전극 또는 금속배선을 형성하기 위하여 패터닝된 절연막 상부에 연마대상막(polishing target layer)를 형 성한 후, 상기 연마대상막을 연마하여 상기 절연막을 노출시키는 과정을 거친다. 화학적기계적 연마공정을 사용하여 패턴을 형성할 때의 중요과제 중 하나는 상기 절연막 상에 상기 연마대상막이 잔존하지 않도록 하는 것이다. 통상적으로 상기 절연막의 상부를 과식각(over-etching)함으로써 연마대상막이 잔존하는 것을 방지한다. 이를 위하여 연마공정 전,후의 상기 절연막의 두께로 부터 과식각두께를 측정하고 기준값과 비교함으로써 연마시간을 보정할 수 있고, 보정된 연마시간을 후속 기판에 적용함으로써 화학적기계적연마공정의 공정편차를 줄일 수 있다.
도 1을 참조하면, 반도체 기판(1)은 회로 또는 소자들이 형성될 주영역(b)에 주패턴(8)들이 배치되고, 상기 주영역(b)의 공정상태를 모니터링하기 위한 검사패턴(2)들이 반도체 기판의 소정영역에 배치된다. 통상적으로 상기 검사패턴들(2)은 상기 주영역들(b) 사이의 스크라이브 라인에 위치하는 모니터링 영역(a)에 배치된다. 상기 검사패턴들(2)의 각각은 모니터링하기 위한 공정에 따라서 다양한 형태로 형성된다.
도 2 및 3을 참조하면, 상기 검사패턴(2) 및 상기 주패턴(8)이 형성된 반도체 기판(1)의 전면에 연마대상막(CMP target layer; 10)을 형성한다. 이어서, 상기 연마대상막(10)을 연마하여 상기 주패턴(8) 및 상기 검사패턴(2)을 노출시킨다. 이에 따라 상기 주패턴들(8) 사이에 매립된 배선(12)이 형성된다. 일반적으로, 상기 주영역(b)에는 패턴밀도가 높은 영역(8a)과 패턴 밀도가 낮은 영역(8b)이 존재한다. 또한, 종래의 검사패턴(2)은 두께 측정을 목적으로 형성되었기 때문에 상기 주패턴(8)과 달리 평판으로 형성된다. CMP공정은 상기 연마대상막(10)에 높은 식각선택비(etch selectivity)를 갖는 슬러리를 공급하여 상기 연마대상막(10)을 연마하기 때문에 화학적기계적 연마공정이 진행되면 패턴밀도에 따라서 그 연마정도가 달라진다.
도 4에 도시된 것과 같이, 화학적기계적 연마공정 실시후 상기 검사패턴(2)과 상기 주패턴(8)의 식각두께가 서로다르다. 통상적으로, 공정을 모니터링하기 위하여 상기 검사패턴(2)에서 연마전,후의 두께를 측정하기 때문에 측정된 식각두께가 적절하여도 상기 주영역의 공정상태를 신뢰할 수 없다. 즉, 상기 주영역(b)의 영역별 패턴밀도에 따라 상기 주 패턴(8)이 불필요하게 과식각(16)되거나, 상기 연마대상막(10)이 상기 주 패턴(8) 상에 잔존할 수도 있다(14).
또한, 금속배선공정과 같이 상기 연마대상막(10)이 금속일 경우, 연마직전에 상기 연마대상막(10)이 덮여진 상기 검사패턴(2)의 두께를 측정할 수 없기 때문에 상기 연마대상막(10)을 형성하기 전에 상기 검사패턴(2)의 두께를 측정하여야 한다. 그러나, 상기 연마대상막(10)을 형성하기 전에 실시되는 세정공정에 의해 상기 검사패턴(2)의 두께가 변하여, 상기 검사패턴(2)에서 측정된 과식각 두께의 신뢰성이 떨어진다.
본 발명이 이루고자 하는 기술적 과제는, 화학적기계적 연마공정을 모니터하기 위한 검사패턴을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 화학적기계적 연마공정에서 주 패턴의 식각두께를 측정할 수 있는 검사패턴을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 공정산포를 감소시킬 수 있는 화학적기계적 연마공정 제어방법을 제공하는데 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 화학적기계적 연마공정을 모니터하기 위한 검사패턴 및 상기 검사패턴을 사용한 화학적기계적 연마공정 제어방법을 제공한다. 이 검사패턴은 주영역 및 모니터링 영역이 구비된 반도체 기판의 상기 모니터링 영역 상에 배치된다. 상기 검사패턴은 평판영역(planar region) 및 패턴영역(pattern region)으로 구성된다. 상기 패턴영역은 상기 주영역의 패턴과 동일한 구조를 갖는다.
상술한 다른 기술적 과제를 달성하기 위하여 본 발명은 화학적기계적 연마공정 제어방법을 제공한다. 이 방법은, 검사패턴 및 주패턴을 갖는 반도체 기판에 화학적기계적 연마공정을 적용하기 위하여 상기 검사패턴의 단차와 상기 주패턴의 식각두께 사이의 상관관계를 설정하는 것을 포함한다. 이어서, 상기 반도체 기판에 소정의 시간동안 화학적기계적 연마공정을 적용하고, 상기 검사패턴의 단차를 측정한다. 상기 검사패턴의 단차에 대응하는 상기 주패턴의 식각두께를 검출하고, 상기 검출된 주패턴의 식각두께를 기준값과 비교하여 연마시간을 보정한다. 마지막으로, 상기 보정된 연마시간을 후속 로트에 적용한다.
구체적으로 이 방법은, 먼저 기준값을 설정하고, 복수개의 반도체 기판들을 준비한다. 이 반도체 기판들은 각각 주 패턴(main pattern) 및 검사 패턴(test pattern)을 갖는다. 상기 반도체 기판들 중 하나를 선택하여 소정의 연마시간 동안 화학적기계적 연마공정을 실시한다. 이어서, 상기 검사패턴의 단차를 측정한다. 상기 측정된 단차를 상기 기준값과 비교하여 상기 연마시간을 보정한다. 상기 보정된 연마시간을 적용하여 다른 반도체 기판에 화학적기계적 연마공정을 적용한다.
본 발명에서, 상기 측정된 단차가 상기 기준값보다 클경우, 연마시간을 감소시키고, 상기 측정된 단차가 상기 기준값보다 작을 경우, 연마시간을 증가시킬 수 있다. 이 때, 상기 연마시간은 상기 측정된 단차 및 상기 기준값의 차이와, 실험적으로 얻어진 검사패턴의 단차증가속도에 의해 정해질 수 있다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하도록 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 5는 전형적인 반도체 기판을 개략적으로 나타낸 평면도이다.
도 5를 참조하면, 반도체 기판은 반도체 소자가 형성될 주 영역들(main region; b)이 메트릭스 형태로 배열되어 있다. 소자의 제조공정이 완료된 후 상기 주영역들을 각각 분리시키기 위하여 상기 주영역들은 일정간격 이격되어 배치된다. 반도체 소자의 제조공정에 있어서, 각 공정을 모니터하기 위하여 시험패턴들이 필요하다. 상기 시험패턴들은 각각의 단위공정에 대응하여 다양한 형태로 형성되고, 상기 시험패턴들은 상기 주영역들(b) 사이의 영역에 배치된다. 즉, 상기 주영역들(b) 사이의 영역은 상기 시험패턴들이 배치되는 모니터링 영역(a)에 해당한다.
도 6 및 도 7은 본 발명의 바람직한 실시예에 따른 검사패턴의 평면도들이다.
도 6 및 도 7에 도시된 것과 같이, 본 발명의 검사패턴(52a)은 패턴밀도가 서로다른 두 영역으로 구분된다. 예컨대, 상기 검사패턴(52a)은 패턴이 형성되지 않은 평판영역(planar region;56a) 및 패턴이 형성된 패턴영역(pattern region;54a)으로 구성된다. 상기 패턴영역(54a)은 주영역(도 5의 b)과 같은 패턴밀도를 갖도록 할 수 있다. 바람직하게 상기 패턴영역(54a)에는 상기 주영역에 배치된 주 패턴(main pattern)과 같은 구조를 갖는 패턴들이 배치될 수 있다. 도 6에 예시된 것과 같이 상기 주 영역(도 5의 b)에 콘택플러그를 형성하기 위하여 상기 패턴영역(54a)에는 상기 주영역(b)에 형성된 콘택홀과 같은 패턴밀도를 갖는 콘택홀들이 존재할 수 있다. 즉, 상기 패턴영역(54a)은 상기 콘택홀을 형성하는 동안 함께 형성할 수 있다. 또다른 예로써, 다마신 금속배선 형성공정(damascene metalization process)에서 상기 패턴영역(54b)에는 도 7에 도시된 것과 같이 주영역에 형성될 금속배선을 위한 그루브와 같은 패턴밀도를 갖는 그루브가 존재할 수 있다.
도 8 내지 도 10은 본 발명의 바람직한 실시예에 따른 화학적기계적 연마공정 제어방법을 설명하기 위한 공정단면도들이다. 참조부호 a로 표시된 부분은 모니터링 영역을 나타내고, 참조부호 b로 표시된 부분은 주 영역을 나타낸다.
도 8를 참조하면, 반도체 기판(50)의 모니터링 영역(a) 상에 검사패턴(test pattern; 52)을 형성하고, 주 영역(main pattern; b) 상에 주 패턴(main pattern; 58)을 형성한다. 상기 주 패턴(58) 및 상기 검사패턴(52)은 반도체 기판(50) 상에 제1 물질막을 형성한 후, 상기 제1 물질막을 패터닝하여 형성할 수 있다. 상기 검사패턴(52)은 서로다른 패턴밀도를 갖는 두영역, 예컨대 평판영역(56) 및 패턴영역(54)으로 이루어진다. 상기 패턴영역(54)은 상기 주영역(58)과 같은 패턴밀도를 갖도록 형성한다. 바람직하게, 상기 패턴영역(54)에 상기 주 패턴(58)과 동일한 구조를 갖는 패턴들을 형성할 수 있다.
도 9 및 10을 참조하면, 상기 주패턴(58) 및 상기 검사패턴(52)이 형성된 결과물 전면에 매립 물질막(60)을 형성한다. 종래기술과는 달리 본 발명에서는 상기 검사패턴(52)에서 초기두께(initial thickness)를 측정하는 단계가 생략된다. 이어서, 상기 매립 물질막(60)이 형성된 반도체 기판(50)에 화학적 기계적 연마공정을 적용하여 상기 검사패턴(52) 및 상기 주 패턴(58)이 노출되도록 상기 매립물질막(60)을 연마하여 매립패턴(62a)를 형성한다. 도시된 것과 같이, 상기 검사패턴(52)은 서로다른 패턴밀도를 갖는 두영역으로 구분되어 있기 때문에 상기 패턴영역(54) 및 상기 평판영역(56)의 식각속도는 연마선택비(removal selectivity)에 의해 서로다르다. 즉, 화학적기계적 연마공정에서 상기 매립물질막(60)에 대하여 빠른 연마속도를 갖는 슬러리를 사용하기 때문에 상기 패턴영역(54)이 상대적으로 더 빨리 연마되어 상기 검사패턴(52)은 단차(t1)를 가지게 된다. 통상적으로 상기 주패턴(58)의 상부에 상기 매립물질막(60)이 잔존하는 것을 방지하기 위하여 상기 화학적기계적 연마공정은 상기 주패턴(58)이 과식각되도록 실시한다. 상기 매립 물질막(60)이 연마되어 상기 검사패턴(52) 및 상기 주패턴(58)이 노출되면, 상기 주패턴(58)이 과식각됨과 동시에 연마선택비에 의해 상기 검사패턴(52)에 단차(t1)가 발생한다. 계속해서 화학적기계적 연마공정이 진행되면, 상기 주패턴(58)의 과식각 두께(t2)에 비례하여 상기 검사패턴(52)의 단차(t1)가 증가한다. 따라서, 상기 검사패턴(52)의 단차(t1)와 상기 주패턴(58)의 과식각두께(t2)는 서로 상관관계를 가진다. 다시말해서, 상기 검사패턴의 단차(t1)를 측정함으로써 상기 주패턴(58)의 과식각 두께(t2)를 측정할 수 있다.
본 발명에 따르면, 화학적기계적 연마공정을 적용한 후 상기 검사패턴(52)의 단차를 측정하기 때문에 화학적기계적 연마공정을 실시하기 전에 상기 검사패턴(52)의 두께를 측정하는 단계를 생략할 수 있다. 또한, 종래기술과 같이 상기 매립 물질막(60)이 금속일 경우 세정공정에 의해 유발되는 공정전 두께의 변화에 영향을 받지 않고 공정을 제어할 수 있다.
도 11 및 도 12는 각각 상기 검사패턴의 단차와 상기 주패턴의 식각두께 사이의 상관관계를 사용하여 화학적기계적 연마공정 제어방법을 설명하기 위한 흐름도이다.
도 11은 로트(lot)별 연마시간 보정방법을 설명하기 위한 흐름도이다.
도 11의 102 단계를 참조하면, 메인 로트(lot)에 화학적기게적 연마공정을 적용하기 전에 메인 로트(lot)와 동일한 조건의 시험 로트(lot)에서 검사패턴의 단차와 주패턴의 식각두께를 측정하여 상관관계(correlation)를 설정한다(102). 상기 상관관계는 시험 로트의 각 기판에서 화학적 기계적 연마공정을 실시하고, 각 기판에 형성된 검사패턴의 단차와 주 패턴의 식각 두께를 측정하여 얻어질 수 있다. 도 10에서 설명한 것과 같이, 상기 검사패턴의 단차와 상기 주 패턴의 과식각은 상기 매립 물질막이 식각되어 상기 검사패턴 및 상기 주 패턴이 노출되는 시점부터 발생되기 시작한다. 따라서, 상기 주 패턴의 식각두께와 상기 검사패턴의 단차는 비례하여 증가한다. 이 때, 주 패턴이 적정 과식각 두께를 기준값으로 설정한다. 또한, 상기 검사패턴의 단차는 연마시간에 대한 함수관계(functional relation)를 가지기 때문에 상기 검사패턴의 단차 데이타를 사용하여 상기 검사패턴의 단차 증가속도를 산출할 수 있다. 상기 단차 증가속도는 메인 로트에서 연마시간을 보정할 때 적용할 수 있다.
도 11의 104 및 106을 참조하면, 화학적기계적 공정을 적용할 로트(lot)를 준비한다. 상기 로트(lot)는 통상적으로 40장 또는 50장의 기판이 하나의 그룹을 이루어 제조공정을 수행하는 단위이다. 상기 로트(lot) 중 하나의 기판에 화학적기계적 연마공정을 적용한다. 다량의 기판을 연마하는 동안 화학적기계적 연마공정의 공정요소가 변경되어 초기 공정조건을 적용할 경우 공정산포가 발생하게 된다. 따라서, 각 로트(lot)에서 하나의 기판을 선택하여 화학적기계적 연마공정을 실시한 후 연마시간을 보정하여 나머지 기판에 적용할 수 있다.
도 11의 108 내지 112를 참조하면, 화학적기계적 연마공정이 적용된 기판에서 검사패턴의 단차를 측정한다(108). 상기 검사패턴의 단차는 프로파일러를 사용하여 패턴영역과 평판영역 사이의 단차를 측정하거나, 패턴영역과 평판영역 각각의 두께를 측정하여 산출할 수 있다. 상기 측정된 검사패턴의 단차에 대응하는 주 패턴의 식각두께를 검출한다(110). 상기 주 패턴의 식각 두께는 시험로트(lot)에서 미리 설정된 상관관계에 상기 검사패턴의 단차를 적용함으로써 얻어질 수 있다. 이어서, 상기 주패턴의 식각두께를 기준값과 비교하여 화학적기계적 연마공정의 연마시간을 보정한다(112). 상기 연마시간은 상기 기준값에 해당하는 검사패턴의 단차와 상기 측정된 검사패턴의 단차의 차이값을 산출하고, 상기 시험로트에서 산출된 단차증가속도를 적용함으로써 보정할 수 있다.
도 11의 114를 참조하면, 보정된 연마시간을 채택하여 상기 로트(lot)의 나머지 기판에 화학적기계적 연마공정을 적용한다. 만약 상기 주패턴의 식각두께가 기준값보다 두꺼울 경우, 연마시간을 단축하고, 상기 주패턴의 식각두께가 기준값보다 얇을 경우 연마시간을 연장하여 나머지 기판에 적용할 수 있다.
상술한 것과 같은 로트별 연마시간 보정방법을 사용하면, 로트를 구성하는 기판별로 공정산포가 발생할 수 있지만, 로트별로 하나의 기판을 사용하여 연마시간을 보정함으로써 공정시간을 단축시킬 수 있다. 즉, 상기 로트별 연마시간 보정방법은 화학적기계적 연마공정 장비의 공정요소가 안정된 초기상태에 적용하기에 적합한 방법이다.
도 12는 기판별 연마시간 보정방법을 설명하기 위한 흐름도이다.
도 12를 참조하면, 상기 로트별 연마시간 보정방법과 마찬가지로 검사패턴의 단차와 주패턴의 식각량 사이의 상관관계를 설정하고(122), 메인 로트를 준비한다(124). 상기 메인 로트는 n개의 기판으로 이루어진다. 상술한 것과 같이 상기 로트는 40개 또는 50개의 기판으로 이루어질 수 있다. 상기 로트에서 하나의 기판을 선택하고 상기 선택된 기판에 화학적기계적 연마공정을 적용한다(128). 도 12의 132 단계는 상기 화학적기계적 연마공정이 적용된 기판을 사용하여 연마시간을 보정하는 단계를 나타낸다. 상기 연마공정이 진행된 기판에서 검사패턴의 단차를 측정하고(134), 상기 측정된 단차를 미리 설정된 상관관계에 적용하여 주패턴의 식각두께를 검출한다(136). 이어서, 상기 주패턴의 식각두께를 기준값과 비교하여 연마시간을 보정한다(138). 상기 보정된 연마시간을 후속기판에 적용하여 화학적기계적 연마공정을 실시하고, 연마시간 보정단계(132)를 거쳐 연마시간을 보정하여 그 다음 기판에 적용하는 과정을 반복하여 n개의 기판에 연마공정을 실시한다.
상술한 것과 같이 기판별 연마시간 보정방법을 사용하면, 상기 로트별 연마시간 보정방법에 비하여 기판별 공정산포를 줄일 수 있는 장점이 있다. 마지막 기판을 제외한 모든 기판에서 검사패턴의 단차를 측정하기 때문에 상기 로트별 연마시간 보정방법에 비하여 공정시간이 길어지는 단점이 있다. 그러나, 연마공정 전, 후의 두께를 측정하는 종래기술에 비하여 공정시간을 현저히 줄일 수 있다. 상기 기판별 연마시간 보정방법은 공정요소의 변동이 우려되는 시기에 적용하기 적합하다.
상술한 것과 같이 본 발명에 따르면, 연마공정 전, 후에 검사패턴의 두께를 측정하여 연마시간을 제어하는 종래기술에 비하여 공정시간을 단축시킬 수 있고, 연마공정 직전의 두께 측정이 불가능한 금속연마공정에도 신뢰성 있는 공정제어방법을 제공할 수 있다.
도 1 내지 도 4는 통상적인 화학적기계적 연마공정을 설명하기 위한 공정단면도들이다.
도 5는 전형적인 반도체 기판을 개략적으로 나타낸 평면도이다.
도 6 및 도 7은 본 발명의 바람직한 실시예에 따른 검사패턴의 평면도들이다.
도 8 내지 도 10은 본 발명의 바람직한 실시예에 따른 화학적기계적 연마공정 제어방법을 설명하기 위한 공정단면도들이다.
도 11 및 도 12는 각각 상기 검사패턴의 단차와 상기 주패턴의 식각두께 사이의 상관관계를 사용하여 화학적기계적 연마공정 제어방법을 설명하기 위한 흐름도이다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 검사패턴 및 주패턴을 갖는 반도체 기판에 화학적기계적 연마공정을 적용함에 있어서,
    복수개의 시험로트에 화학적기계적 연마공정을 연마시료를 변경하면서 적용하여, 상기 검사패턴의 단차와 상기 주패턴의 식각두께 사이의 상관관계를 설정하는 단계;
    상기 반도체 기판에 소정의 시간동안 화학적기계적 연마공정을 적용하는 단계;
    상기 검사패턴의 단차를 측정하는 단계;
    상기 상관관계로 부터 상기 검사패턴의 단차에 대응하는 상기 주패턴의 식각두께를 검출하는 단계;및
    상기 검출된 주패턴의 식각두께를 기준값과 비교하여 연마시간을 보정하는 단계를 포함하되, 상기 보정된 연마시간을 후속 로트에 적용하는 것을 특징으로 하는 화학적기계적연마공정 제어방법.
  6. 제5 항에 있어서,
    상기 화학적기계적 연마공정을 적용하는 단계는,
    상기 검사패턴 및 상기 주 패턴을 갖는 반도체 기판 전면에 연마대상막(CMP object layer)를 형성하는 단계;및
    상기 연마대상막을 연마하여 상기 검사패턴 및 상기 주패턴을 노출시키는 단계를 포함하되, 상기 검사패턴 및 상기 주패턴의 상부의 일부가 과식각(over-etch)되도록 연마하는 것을 특징으로 하는 화학적기계적 연마공정 제어방법.
  7. 제6 항에 있어서,
    상기 매립 물질막은 상기 검사패턴 및 상기 주 패턴과 식각선택비를 갖는 물 질로 형성하는 것을 특징으로 하는 화학적기계적 연마공정 제어방법.
  8. 제7 항에 있어서,
    상기 검사패턴 및 상기 주 패턴은 실리콘 산화막이고,
    상기 매립 물질막은 금속막인 것을 특징으로 하는 화학적기계적 연마공정 제어방법.
  9. 제5 항에 있어서,
    상기 검사패턴은 패턴영역(pattern region) 및 평판 영역(planar region)을 갖도록 형성하되, 상기 패턴영역은 상기 주 영역 패턴과 같은 패턴밀도를 가지도록 형성하는 것을 특징으로 하는 화학적기계적 연마공정 제어방법.
  10. 제9 항에 있어서,
    상기 검사패턴의 단차는,
    상기 화학적기계적 연마공정이 적용된 상기 패턴영역의 두께 및 상기 비패턴영역의 두께 차이를 측정하는 것을 특징으로 하는 화학적기계적 연마공정 제어방법.
  11. 제9 항에 있어서,
    상기 검사패턴의 단차는,
    프로파일러를 사용하여 측정하는 것을 특징으로 하는 화학적기계적 연마공정 제어방법.
  12. 삭제
  13. 제5 항에 있어서,
    상기 연마시간을 보정하는 단계는,
    상기 검사패턴의 단차가 기준값에 비해 클 경우 연마시간을 줄이고, 상기 검사패턴의 단차가 기준값에 비해 작을 경우 연마시간을 증가시키는 것을 특징으로 하는 화학적기계적 연마공정 제어방법.
  14. 제5 항에 있어서,
    상기 단차측정단계, 상기 식각두께 검출단계 및 상기 연마시간 보정단계는, 화학적기계적 연마공정이 적용된 각 웨이퍼에서 실시하여 후속 웨이퍼에 적용하는 것을 특징으로 하는 하는 화학적기계적 연마공정 제어방법.
  15. 제5 항에 있어서,
    상기 단차측정단계, 상기 식각두께 검출단계 및 상기 연마시간보정단계는 복수의 웨이퍼마다 주기적으로 실시하는 것을 특징으로 하는 화학적 기계적 연마공정 제어방법.
KR10-2002-0019670A 2002-04-11 2002-04-11 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법 KR100476890B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0019670A KR100476890B1 (ko) 2002-04-11 2002-04-11 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법
US10/396,595 US6875997B2 (en) 2002-04-11 2003-03-25 Test patterns and methods of controlling CMP process using the same
US11/055,505 US7294516B2 (en) 2002-04-11 2005-02-10 Test patterns and methods of controlling CMP process using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019670A KR100476890B1 (ko) 2002-04-11 2002-04-11 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법

Publications (2)

Publication Number Publication Date
KR20030080841A KR20030080841A (ko) 2003-10-17
KR100476890B1 true KR100476890B1 (ko) 2005-03-17

Family

ID=28786924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019670A KR100476890B1 (ko) 2002-04-11 2002-04-11 검사패턴 및 이를 이용한 화학적기계적 연마공정 제어방법

Country Status (2)

Country Link
US (2) US6875997B2 (ko)
KR (1) KR100476890B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6857938B1 (en) * 2002-12-16 2005-02-22 Cypress Semiconductor Corporation Lot-to-lot feed forward CMP process
KR100546330B1 (ko) * 2003-06-03 2006-01-26 삼성전자주식회사 측정의 신뢰도를 향상시킬 수 있는 측정용 패턴을구비하는 반도체장치 및 측정용 패턴을 이용한반도체장치의 측정방법
US7240322B2 (en) * 2005-04-04 2007-07-03 International Business Machines Corporation Method of adding fabrication monitors to integrated circuit chips
US7864642B2 (en) * 2005-05-09 2011-01-04 Samsung Electronics Co., Ltd. Method of optimizing a write strategy based on an adaptive write strategy study and optical recording apparatus using the same
KR100640667B1 (ko) * 2005-11-22 2006-11-01 삼성전자주식회사 반도체소자 제조공정 제어방법 및 그 제어시스템
US20070227902A1 (en) * 2006-03-29 2007-10-04 Applied Materials, Inc. Removal profile tuning by adjusting conditioning sweep profile on a conductive pad
TW200905794A (en) * 2007-07-20 2009-02-01 Nanya Technology Corp Method of forming shallow trench isolation and planarization method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045929A (ko) * 1998-12-30 2000-07-25 김영환 테스트 패턴을 이용한 화학-기계적연마 공정의 모니터방법
KR20000046956A (ko) * 1998-12-31 2000-07-25 김영환 화학기계적 연마공정의 모니터링 박스의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
US6309900B1 (en) * 2000-01-11 2001-10-30 Agere Systems Guardian Corp. Test structures for testing planarization systems and methods for using same
US6506623B2 (en) * 2000-09-28 2003-01-14 Canon Kabushiki Kaisha Microstructure array, mold for forming a microstructure array, and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045929A (ko) * 1998-12-30 2000-07-25 김영환 테스트 패턴을 이용한 화학-기계적연마 공정의 모니터방법
KR20000046956A (ko) * 1998-12-31 2000-07-25 김영환 화학기계적 연마공정의 모니터링 박스의 제조방법

Also Published As

Publication number Publication date
KR20030080841A (ko) 2003-10-17
US7294516B2 (en) 2007-11-13
US20030193050A1 (en) 2003-10-16
US20050145602A1 (en) 2005-07-07
US6875997B2 (en) 2005-04-05

Similar Documents

Publication Publication Date Title
US5747380A (en) Robust end-point detection for contact and via etching
US5705435A (en) Chemical-mechanical polishing (CMP) apparatus
US5321304A (en) Detecting the endpoint of chem-mech polishing, and resulting semiconductor device
JPH07335613A (ja) 材料層のエッチング方法
US7294516B2 (en) Test patterns and methods of controlling CMP process using the same
CN1520348A (zh) 用于化学机械抛光的端点检测系统
KR100298822B1 (ko) 연마장치및연마방법
US5834375A (en) Chemical-mechanical polishing planarization monitor
US20090267240A1 (en) Method of manufacturing an overlay mark
US8697455B2 (en) Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same
US20070093063A1 (en) Method of chemical mechanical polishing and method of fabricating semiconductor device using the same
US20050026543A1 (en) Apparatus and method for chemical mechanical polishing process
US6514858B1 (en) Test structure for providing depth of polish feedback
JPH08213369A (ja) 半導体装置の製造方法
US6531387B1 (en) Polishing of conductive layers in fabrication of integrated circuits
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
KR100331283B1 (ko) 디슁 및 부식을 방지한 화학기계적연마법
JP3556154B2 (ja) 半導体装置の製造方法
KR100412136B1 (ko) 반도체 소자의 산화막 식각방법
KR19990084257A (ko) 반도체 소자 제조방법
KR20000014109A (ko) 반도체소자의 식각방법
KR100499555B1 (ko) 반도체 소자의 제조방법
KR20040067722A (ko) 더미 패턴을 갖는 화학기계적 연마 공정 모니터링 패턴
JPH11145091A (ja) Ｃｍｐ装置およびそれを用いた研磨方法ならびに半導体装置の製造方法
KR20010038378A (ko) 반도체 웨이퍼의 정렬마크 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee