KR100412136B1 - 반도체 소자의 산화막 식각방법 - Google Patents

반도체 소자의 산화막 식각방법 Download PDF

Info

Publication number
KR100412136B1
KR100412136B1 KR10-2001-0076176A KR20010076176A KR100412136B1 KR 100412136 B1 KR100412136 B1 KR 100412136B1 KR 20010076176 A KR20010076176 A KR 20010076176A KR 100412136 B1 KR100412136 B1 KR 100412136B1
Authority
KR
South Korea
Prior art keywords
etching
oxide film
thickness
measuring
wafer
Prior art date
Application number
KR10-2001-0076176A
Other languages
English (en)
Other versions
KR20030045452A (ko
Inventor
조진연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0076176A priority Critical patent/KR100412136B1/ko
Publication of KR20030045452A publication Critical patent/KR20030045452A/ko
Application granted granted Critical
Publication of KR100412136B1 publication Critical patent/KR100412136B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

본 발명은 산화막의 두께 차이에도 불구하고 균일한 식각 특성을 확보할 수 있는 반도체 소자의 산화막 식각방법을 개시하며, 개시된 본 발명의 방법은, 금속배선을 덮으면서 위치별로 상이한 두께를 갖도록 형성된 산화막의 식각량을 적정하게 제어하기 위한 반도체 소자의 산화막 식각방법에 있어서, 산화막 두께 측정용 측정장치가 내장된 식각 장비를 마련하고, 식각하고자 하는 산화막의 특정 식각속도를 상기 식각 장비에 참조값으로 입력하는 제1단계와, 상기 식각 장비 내에 위치별로 상이한 두께로 산화막이 형성된 수 개의 웨이퍼로 구성된 로트(Lot)를 로딩시키는 제2단계와, 상기 로딩된 로트의 첫번째 웨이퍼의 플랫존(flat zone)을 설정하고, 상기 측정장치를 이용하여 상기 첫번째 웨이퍼의 위치별 산화막 두께를 측정하는 제3단계와, 상기 측정된 산화막의 평균 두께와 상기 식각 장비에 입력된 참조 식각속도간의 산술적 계산을 통해 상기 산화막의 식각시간을 설정하고, 상기 설정된 식각시간에 따라 산화막을 식각하는 제4단계와, 상기 측정장치에서 첫번째 웨이퍼에서의 산화막의 식각량을 측정하고, 상기 측정된 값으로부터 식각 속도를 산출하여 상기 식각 장비에 입력된 참조 식각속도를 보정하는 제5단계와, 상기 제3단계로부터 제5단계를 반복 수행하여 로트의 n번째 웨이퍼의 산화막까지 식각하는 제6단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 산화막 식각방법{METHOD FOR ETCHING OXIDE LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 산화막의 두께 차이에도 불구하고 균일한 식각 특성을 확보할 수 있는 반도체 소자의 산화막 식각방법에 관한 것이다.
주지된 바와 같이, 통상의 반도체 소자는 적층(stack) 구조로 제조되고 있다. 이러한 적층 구조의 반도체 소자에 있어서, 하층 패턴과 상층 패턴간의 전기적 절연은 그들 사이에 개재되는 산화막 재질의 층간절연막에 의해 이루어지며, 아울러, 상기 하층 패턴과 상층 패턴간의 전기적 연결은 상기 층간절연막의 국부적 식각을 통해 형성시키는 콘택홀을 의해 이루어진다.
여기서, 상기 산화막의 식각은 그 식각시에 식각되는 양이 실리콘이나 금속에 비해 상대적으로 매우 적기 때문에 종점 검출법을 이용할 수 없으며, 따라서, 산화막 식각을 위한 기존의 반도체 공정에서는 실리콘이나 금속 식각과는 달리 산화막별로 식각 속도를 산출한 후, 산화막 두께를 측정하여 식각 시간을 계산하여 식각 공정을 진행한다.
그런데, 전술한 산화막 식각방법은 다음과 같은 문제점이 있다.
첫째, 전술한 산화막 식각방법은 산화막 증착 및 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 등으로 인하여 웨이퍼 및 로트(Lot)별 산화막 두께 차이가 있는 바, 과도 식각량의 차이가 존재하게 되고, 그래서, 정확한 콘택홀, 바람직하게 비아홀의 크기 제어가 용이하지 못하다.
둘째, 전술한 산화막 식각방법은 하지막인 금속배선이 과도식각됨에 따라 발생되는 다량의 금속성 폴리머(metallic polymer)로 인해 소자의 신뢰성을 확보할 수 없다. 여기서, 상기 금속성 폴리머는 금속배선 공정에서 실질적인 배선 재료의 상부에 형성되는 Ti/TiN의 반사방지막이 비아홀의 형성시에 그대로 노출되어 유발되는 것이다.
셋째, 전술한 산화막 식각방법은, 도 1에 도시된 바와 같이, 산화막 재질인 SOG(4a)와 PE-TEOS(4b)의 적층 구조의 층간절연막(4)을 식각할 때, 도 1에 도시된 바와 같이, 과도식각이 진행될수록 금속배선(2)으로부터 금속성 폴리머(6)가 다량으로 발생하게 되는데, 이렇게 발생된 금속성 폴리머(6)가 비아홀(5)의 측벽 하단부에 쌓이게 되어 극심한 슬로프(slope)가 형성되는 바, 소망하는 비아홀 크기를 확보할 수 없게 된다. 미설명된 도면부호 1은 반도체 기판을 나타낸다.
한편, 제조수율을 높이면서 소자의 신뢰성을 확보하기 위해서는 두께 차이가 존재하는 산화막을 균일하게 식각하는 방법이 필수적이기 때문에, 이를 위해 종래에는, 도 2에 도시된 바와 같이, 금속배선(2) 상에 식각정지층(etch stop layer : 3)를 삽입시키는 구조를 이용하기도 한다.
이 경우, 하지층인 금속배선(2)을 노출시키기 위한 층간절연막(4)의 식각시에는 식각정지층(3)까지 1차 식각을 수행하고, 그런다음, 2차 식각을 통해 식각정지층(3)을 식각한다.
이와 같이 식각정지층이 적용된 구조에 있어서는 웨이퍼 및 로트(Lot)별 층간절연막의 두께 차이에 대한 공정 마진을 확보할 수 있으며, 그래서, 소자의 신뢰성을 확보할 수 있다.
그러나, 식각정지층이 적용된 구조의 경우, 식각정지층을 포함한 층간절연막의 적층 공정이 복잡할 뿐만 아니라, 플라즈마 데미지가 발생될 수 있고, 특히, 식각정지층에 의한 금속배선간의 선폭이 좁아짐에 따라 층간절연막의 매립(gap fill) 능력의 저하 및 RC 지연 현상 등이 발생되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 산화막의 두께 차이에도 불구하고 균일한 식각 특성을 확보할 수 있는 반도체 소자의 산화막 식각방법을 제공함에 그 목적이 있다.
도 1은 종래의 산화막에 대한 과도 식각의 문제점을 설명하기 위한 도면.
도 2는 종래 식각정지층이 적용된 기판 구조를 도시한 도면.
도 3은 본 발명의 실시예에 따른 산화막 식각방법을 설명하기 위한 흐름도.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 금속배선을 덮으면서 위치별로 상이한 두께를 갖도록 형성된 산화막의 식각량을 적정하게 제어하기 위한 반도체 소자의 산화막 식각방법에 있어서, 산화막 두께 측정용 측정장치가 내장된 식각 장비를 마련하고, 식각하고자 하는 산화막의 특정 식각속도를 상기 식각 장비에 참조값으로 입력하는 제1단계와, 상기 식각 장비 내에 위치별로 상이한 두께로 산화막이 형성된 수 개의 웨이퍼로 구성된 로트(Lot)를 로딩시키는 제2단계와, 상기 로딩된 로트의 첫번째 웨이퍼의 플랫존(flat zone)을 설정하고, 상기 측정장치를 이용하여 상기 첫번째 웨이퍼의 위치별 산화막 두께를 측정하는 제3단계와, 상기 측정된 산화막의 평균 두께와 상기 식각 장비에 입력된 참조 식각속도간의 산술적 계산을 통해 상기 산화막의 식각시간을 설정하고, 상기 설정된 식각시간에 따라 산화막을 식각하는 제4단계와, 상기 측정장치에서 첫번째 웨이퍼에서의 산화막의 식각량을 측정하고, 상기 측정된 값으로부터 식각 속도를 산출하여 상기 식각 장비에 입력된 참조 식각속도를 보정하는 제5단계와, 상기 제3단계로부터 제5단계를 반복 수행하여 로트의 n번째 웨이퍼의 산화막까지 식각하는 제6단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 산화막의 적정한 식각량을 산출할 수 있는 바, 산화막의 과도식각시에 금속배선에서의 금속성 폴리머 발생을 최소화시킬 수 있으며, 그래서, 공정 마진을 확보할 수 있음은 물론, 소자의 신뢰성을 확보할 수 있다.
(실시예)
이하, 첨부된 도면을 참조해서 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
본 발명은 산화막 식각방법은, 로트(Lot)별 특정 웨이퍼를 선정하여 산화막 두께를 측정한 후에 로트 전체의 식각량의 기준을 정하는 종래의 방식 대신에, 식각 장비 내에 측정장치를 내장시켜 각 웨이퍼에 대한 산화막 식각이 시작되기 전에 산화막의 두께를 측정하고, 이렇게 측정된 값으로부터 산술적인 계산을 통해 식각량을 결정한다.
자세하게, 도 3은 본 발명의 실시예에 따른 산화막 식각방법을 설명하기 위한 흐름도로서, 이를 설명하면 다음과 같다.
먼저, 1단계로서 산화막의 두께 측정이 가능한 측정장치가 추가 내장된 식각 장비를 마련한 상태에서, 식각하고자 하는 산화막에 대한 특정 식각속도를 상기 식각 장비에 입력하고, 이를 참조값(reference)으로 설정한다.(ST1)
그런다음, 2단계로서 금속배선을 덮으면서 위치별로 상이한 두께로 산화막이 형성되어진 수 개의 웨이퍼들로 구성된 로트(Lot) 전체를 상기 식각 장비에 로딩(loading)시키고, 로딩된 로트에서 첫번째 웨이퍼의 플랫존(flat zone)을 설정한다.(ST2)
이어서, 3단계로서 상기 식각 장비에 추가 내장시킨 측정장치를 이용하여 상기 첫번째 웨이퍼의 위치별 산화막 두께를 측정한다.(ST3)
그리고나서, 4단계로서 상기 3단계에서 측정된 산화막의 위치별 두께의 평균값과 식각 장비에 참조값으로 입력된 식각속도에 의거한 산술적 계산을 통해 해당 산화막의 식각 시간을 설정하고, 이렇게 설정된 식각 시간에 따라 해당 산화막을 건식 식각한다.(ST4)
다음으로, 5단계로서 장비 사용시점에서의 정확한 산화막의 식각속도를 검증하기 위해, 측정장치에서 첫번째 웨이퍼의 식각 정도, 즉, 식각량을 측정하고, 이에 의거해서 식각 속도를 산출한 후, 이 값에 준해서 식각 장비에 사전에 입력된 참조 식각속도를 보정한다.(ST5)
이후, 6단계로서 두번째 웨이퍼부터는 상기 3단계(ST3)에서부터 5단계(ST5)까지를 반복하여 보정된 식각속도로부터 식각 시간을 자동을 설정한 상태로 산화막에 대한 식각을 수행한다.(ST6)
이와 같은 방법으로 산화막, 즉, 층간절연막의 식각을 수행할 경우에는 웨이퍼의 산화막 두께를 측정한 후에 적정한 식각량을 인-시튜(in-situ)로 설정할 수 있기 때문에 웨이퍼 및 로트별 산화막 두께의 차이와 무관하게 적절한 식각량을 설정할 수 있게 된다.
따라서, 정해진 식각량으로 모든 웨이퍼 및 로트별로 식각을 수행하는 종래의 방식에 비해, 금속배선의 과도식각량을 조절할 수 있어, 금속성 폴리머의 발생을 최소화시킬 수 있게 되며, 특히, 비아홀 크기의 제어가 용이해진다.
이상에서와 같이, 본 발명은 식각 장비 내에 산화막 두께를 측정할 수 있는 측정장치를 내장시키고, 이렇게 내장된 측정장치로부터 산화막의 두께를 측정하여 적정한 식각량이 설정되도록 함으로써, 두께 차이에 기인하는 산화막의 식각량 차이를 최소화시킬 수 있다.
따라서, 공정 마진, 즉, 적정한 산화막의 식각량을 설정할 수 있으므로, 과도식각에 의해 발생할 수 있는 금속성 폴리머를 최소화시킬 수 있으며, 특히, 산화막의 식각을 신뢰성있게 수행할 수 있는 바, 제조수율은 물론 소자의 신뢰성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서, 다양하게 변경하여 실시할 수 있다.

Claims (1)

  1. 금속배선을 덮으면서 위치별로 상이한 두께를 갖도록 형성된 산화막의 식각량을 적정하게 제어하기 위한 반도체 소자의 산화막 식각방법에 있어서,
    산화막 두께 측정용 측정장치가 내장된 식각 장비를 마련하고, 식각하고자 하는 산화막의 특정 식각속도를 상기 식각 장비에 참조값으로 입력하는 제1단계와,
    상기 식각 장비 내에 위치별로 상이한 두께로 산화막이 형성된 수 개의 웨이퍼로 구성된 로트(Lot)를 로딩시키는 제2단계와,
    상기 로딩된 로트의 첫번째 웨이퍼의 플랫존을 설정하고, 상기 측정장치를 이용하여 상기 첫번째 웨이퍼의 위치별 산화막 두께를 측정하는 제3단계와,
    상기 측정된 산화막의 평균 두께와 상기 식각 장비에 입력된 참조 식각속도간의 산술적 계산을 통해 상기 산화막의 식각시간을 설정하고, 상기 설정된 식각시간에 따라 산화막을 식각하는 제4단계와,
    상기 측정장치에서 첫번째 웨이퍼에서의 산화막의 식각량을 측정하고, 상기 측정된 값으로부터 식각 속도를 산출하여 상기 식각 장비에 입력된 참조 식각속도를 보정하는 제5단계와,
    상기 제3단계로부터 제5단계를 반복 수행하여 로트의 n번째 웨이퍼의 산화막까지 식각하는 제6단계를 포함하는 것을 특징으로 하는 반도체 소자의 산화막 식각방법.
KR10-2001-0076176A 2001-12-04 2001-12-04 반도체 소자의 산화막 식각방법 KR100412136B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076176A KR100412136B1 (ko) 2001-12-04 2001-12-04 반도체 소자의 산화막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076176A KR100412136B1 (ko) 2001-12-04 2001-12-04 반도체 소자의 산화막 식각방법

Publications (2)

Publication Number Publication Date
KR20030045452A KR20030045452A (ko) 2003-06-11
KR100412136B1 true KR100412136B1 (ko) 2003-12-31

Family

ID=29572882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0076176A KR100412136B1 (ko) 2001-12-04 2001-12-04 반도체 소자의 산화막 식각방법

Country Status (1)

Country Link
KR (1) KR100412136B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587391B1 (ko) * 2004-12-21 2006-06-08 동부일렉트로닉스 주식회사 고전압 소자의 게이트 절연막 식각방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067203A (ko) * 1997-01-31 1998-10-15 김광호 반도체 장치의 스페이서 형성방법
KR100237596B1 (ko) * 1996-11-16 2000-01-15 김덕중 반도체 제조 장치 및 제조 방법
JP2000286232A (ja) * 1999-03-30 2000-10-13 Sony Corp ドライエッチング特性評価装置およびこれを備えたドライエッチング装置
KR100342882B1 (ko) * 1996-09-24 2002-10-25 동경 엘렉트론 주식회사 박막의습식에칭방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342882B1 (ko) * 1996-09-24 2002-10-25 동경 엘렉트론 주식회사 박막의습식에칭방법
KR100237596B1 (ko) * 1996-11-16 2000-01-15 김덕중 반도체 제조 장치 및 제조 방법
KR19980067203A (ko) * 1997-01-31 1998-10-15 김광호 반도체 장치의 스페이서 형성방법
JP2000286232A (ja) * 1999-03-30 2000-10-13 Sony Corp ドライエッチング特性評価装置およびこれを備えたドライエッチング装置

Also Published As

Publication number Publication date
KR20030045452A (ko) 2003-06-11

Similar Documents

Publication Publication Date Title
TWI718323B (zh) 具互連結構半導體裝置與其製作方法
US11670543B2 (en) Method for forming lead wires in hybrid-bonded semiconductor devices
US7611991B2 (en) Technique for increasing adhesion of metallization layers by providing dummy vias
US8888947B2 (en) Method and system for advanced process control in an etch system by gas flow control on the basis of CD measurements
JP2003133415A (ja) 半導体素子の導電配線形成方法
US8956972B2 (en) Method for manufacturing semiconductor thick metal structure
US10832946B1 (en) Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations
US20030129825A1 (en) Method for forming multi-layer metal line of semiconductor device
US8697455B2 (en) Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same
US6486036B1 (en) Method and apparatus for process control of alignment in dual damascene processes
KR100412136B1 (ko) 반도체 소자의 산화막 식각방법
US6638777B2 (en) Apparatus for and method of etching
US7851234B2 (en) System and method for enhanced control of copper trench sheet resistance uniformity
US7279415B2 (en) Method for forming a metallization layer stack to reduce the roughness of metal lines
US20130288474A1 (en) Methods for fabricating dual damascene interconnect structures
US6861329B2 (en) Method of manufacturing capacitor in semiconductor devices
CN101459123B (zh) 通孔及双镶嵌结构的形成方法
CN112185814A (zh) 半导体结构的刻蚀方法
KR100591179B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2001044202A (ja) 半導体装置及びその製造方法
CN104752327A (zh) 互连结构的形成方法
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
KR100854209B1 (ko) 반도체 장치 제조 방법
CN102044488A (zh) 双镶嵌结构及其制作方法
JP2000269328A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee