CN102044488A

CN102044488A - 双镶嵌结构及其制作方法

Info

Publication number: CN102044488A
Application number: CN2009102060843A
Authority: CN
Inventors: 李文明
Original assignee: CSMC Technologies Corp; Wuxi CSMC Semiconductor Co Ltd
Current assignee: CSMC Technologies Corp; Wuxi CSMC Semiconductor Co Ltd
Priority date: 2009-10-20
Filing date: 2009-10-20
Publication date: 2011-05-04

Abstract

一种双镶嵌结构及其制作方法。其中双镶嵌结构及其制作方法包括：在半导体衬底上形成金属布线层；在金属布线层上依次形成第一刻蚀终止层、第一介质层、第二刻蚀终止层和第二介质层；刻蚀第二介质层、第二刻蚀终止层和第一介质层至露出第一刻蚀终止层，形成通孔；刻蚀第二介质层至露出第二刻蚀终止层，形成沟槽，所述沟槽的位置与接触孔的位置对应并连通；向沟槽和通孔内填充满导电物质层，经过研磨工艺形成双镶嵌结构。本发明能很好的控制沟槽的深度，使沟槽的深度均匀一致，进而使研磨后的沟槽和通孔内的导电物质层的均匀性提高。

Description

双镶嵌结构及其制作方法

技术领域

本发明涉及半导体制作技术领域，尤其涉及双镶嵌结构及其制作方法。

背景技术

随着半导体器件制作技术的飞速发展，半导体器件已经具有深亚微米结构。由于集成电路中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，器件之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和接触孔(via)，然后用导电材料填充所述沟槽和接触孔。例如申请号为02106882.8的中国专利申请文件提供的双镶嵌结构制作工艺，因为双镶嵌结构能避免重叠误差以及解决习知金属工艺的限制，双镶嵌工艺便被广泛地应用在半导体制作过程中而提升器件可靠度。因此，双镶嵌工艺已成为现今金属导线连结技术的主流。

现有制作双镶嵌结构的方法参考图1至图3。如图1所示，提供半导体衬底100，所述半导体衬底100上已形成有MOS晶体管(未图示)等器件；在半导体衬底100上形成金属布线层102；在金属布线层102上形成刻蚀终止层104，所述刻蚀终止层104的材料为氮氧化硅，用以后续刻蚀过程中保护金属布线层102不受影响；在刻蚀终止层104上形成介质层106，所述介质层106为低介电常数材料，例如黑钻石；在介质层106上形成第一光刻胶层107，经过曝光显影工艺后，定义出通孔图形；以第一光刻胶层107为掩膜，沿通孔图形刻蚀介质层106至露出刻蚀终止层104，形成通孔108。

如图2所示，去除第一光刻胶层；在介质层106上以及通孔108中形成第二光刻胶层109，经过曝光显影工艺后，定义出沟槽图形；以第二光刻胶层109为掩膜，沿沟槽图形刻蚀介质层106，形成沟槽110，所述沟槽110与通孔108连通。

如图3所示，在沟槽110和通孔108内填充满导电物质层112，所述导电物质层112的材料为铜。具体工艺步骤如下：在介质层106上形成导电物质层112，且所述导电物质层112填充满沟槽110和通孔108；用化学机械抛光法平坦化导电物质层112至露出介质层106，形成双镶嵌结构。

随着半导体器件的集成度不断提高，为了控制方块电阻的均匀性，在工艺生产中对于后续导电物质层研磨后的均匀性要求也不断提高，现有通常通过对刻蚀参数的调整来改善沟槽深浅的不均，从而减小对导电物质研磨后均匀性的影响。但是，通过上述方法不能很有效得改善沟槽深浅不均的问题。

发明内容

本发明解决的问题是提供一种双镶嵌结构及其制作方法，防止刻蚀形成的沟槽深浅不均。

为解决上述问题，本发明一种双镶嵌结构的制作方法，包括下列步骤：在半导体衬底上形成金属布线层；在金属布线层上依次形成第一刻蚀终止层、第一介质层、第二刻蚀终止层和第二介质层；刻蚀第二介质层、第二刻蚀终止层和第一介质层至露出第一刻蚀终止层，形成通孔；刻蚀第二介质层至露出第二刻蚀终止层，形成沟槽，所述沟槽的位置与接触孔的位置对应并连通；向沟槽和通孔内填充满导电物质层，经过研磨工艺形成双镶嵌结构。

可选的，所述第一刻蚀终止层和第二刻蚀终止层的材料为氮氧化硅。

可选的，所述第一刻蚀终止层和第二刻蚀终止层的厚度为3000埃～5000埃。

可选的，形成所述第一刻蚀终止层和第二刻蚀终止层的方法为化学气相沉积法。

可选的，所述第一介质层和第二介质层的材料为低介电常数绝缘物质。

可选的，所述低介电常数绝缘物质为黑钻石。

可选的，形成所述第一介质层和第二介质层的方法为化学气相沉积法。

可选的，所述导电物质层的材料为铜。

可选的，所述形成导电物质层的方法为电镀法。

可选的，所述研磨工艺为化学机械研磨法。

本发明还提供一种双镶嵌结构，包括：半导体衬底；位于半导体衬底上的金属布线层；位于金属布线层上的第一刻蚀终止层；位于第一刻蚀终止层上的第一介质层；位于第一介质层上的第二刻蚀终止层；位于第二刻蚀终止层上的第二介质层；位于第一介质层和第二刻蚀终止层中的通孔；位于第二介质层中的沟槽，所述沟槽的位置与通孔的位置对应并连通；填充满沟槽和通孔的导电物质层。

可选的，所述低介电常数绝缘物质为黑钻石。

可选的，所述导电物质层的材料为铜。

与现有技术相比，本发明具有以下优点：在制作双镶嵌结构的沟槽和通孔过程中，形成间隔形成双层刻蚀终止层和双层介质层。在刻蚀形成通孔时，以第一刻蚀终止层作为终点层，而在形成沟槽时则以第二刻蚀终止层作为终点层，这样能很好的控制沟槽的深度，使沟槽的深度均匀一致，进而使研磨后的沟槽和通孔内的导电物质层的均匀性提高，晶圆的质量相应得到提高。

附图说明

图1至图3是现有技术形成双镶嵌结构的示意图；

图4是本发明形成双镶嵌结构的具体实施方式流程图；

图5至图8是本发明形成双镶嵌结构的实施例示意图。

具体实施方式

本发明形成双镶嵌结构的具体实施方式流程如图4所示，执行步骤S11，在半导体衬底上形成金属布线层；执行步骤S12，在金属布线层上依次形成第一刻蚀终止层、第一介质层、第二刻蚀终止层和第二介质层；执行步骤S13，刻蚀第二介质层、第二刻蚀终止层和第一介质层至露出第一刻蚀终止层，形成通孔；执行步骤S14，刻蚀第二介质层至露出第二刻蚀终止层，形成沟槽，所述沟槽的位置与接触孔的位置对应并连通；执行步骤S15，向沟槽和通孔内填充满导电物质层，经过研磨工艺形成双镶嵌结构。

基于上述实施方式形成的双镶嵌结构，包括：半导体衬底；位于半导体衬底上的金属布线层；位于金属布线层上的第一刻蚀终止层；位于第一刻蚀终止层上的第一介质层；位于第一介质层上的第二刻蚀终止层；位于第二刻蚀终止层上的第二介质层；位于第一介质层和第二刻蚀终止层中的通孔；位于第二介质层中的沟槽，所述沟槽的位置与通孔的位置对应并连通；填充满沟槽和通孔的导电物质层。

本发明的本质在于在制作双镶嵌结构的沟槽和通孔过程中，形成间隔形成双层刻蚀终止层和双层介质层。在刻蚀形成通孔时，以第一刻蚀终止层作为终点层，而在形成沟槽时则以第二刻蚀终止层作为终点层，这样能很好的控制沟槽的深度，使沟槽的深度均匀一致，进而使研磨后的沟槽和通孔内的导电物质层的均匀性提高，晶圆的质量相应得到提高。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

图5至图8是本发明形成双镶嵌结构的实施例示意图。如图5所示，提供半导体衬底200，所述半导体衬底内含有诸如MOS晶体管等半导体器件；在半导体衬底200上形成金属布线层202，所述金属布线层202的材料可以是铜；用化学气相沉积方法在金属布线层202上形成第一刻蚀终止层204，所述第一刻蚀终止层204的厚度为3000埃～5000埃，具体厚度可根据工艺需要而定；然后，用化学气相沉积法在第一刻蚀终止层204上形成第一介质层206，第一介质层206的厚度可以是3000埃，具体度可根据工艺需要而定；用化学气相沉积方法在第一介质层206上形成第二刻蚀终止层208，所述第二刻蚀终止层208的厚度为3000埃～5000埃，具体厚度可根据工艺需要而定；用化学气相沉积法在第二刻蚀终止层208上形成第二介质层210，第二介质层210的厚度为3000埃，具体厚度可根据工艺需要而定。

本实施例中，所述第一刻蚀终止层204的材料可以是氮氧化硅(SiON)等，可防止半导体衬底200上的金属布线层202扩散到第一介质层206中，亦可作为刻蚀停止层，防止后续刻蚀过程中半导体衬底200上的金属布线层202被刻蚀。所述第一介质层206的材料可以是低介电常数材料，例如黑钻石等，起到绝缘的作用。

本实施例中，所述第二刻蚀终止层208的材料可以是氮氧化硅(SiON)等，作为刻蚀停止层，防止后续刻蚀过程中第一介质层206被刻蚀而导致沟槽深浅不一。所述第二介质层210的材料可以是低介电常数材料，例如黑钻石等，起到绝缘的作用。

参考图6，在第二介质层210上形成第一光刻胶层211，经过曝光显影工艺后，在第一光刻胶层211上形成通孔图形，所述通孔图形位置即为后续需要形成双镶嵌结构中通孔的位置。

继续参考图6，以第一光刻胶层211为掩膜，沿通孔图形用干法刻蚀法刻蚀第二介质层210、第二刻蚀终止层208和第一介质层206直至暴露出第一刻蚀终止层202，形成通孔212。

参考附图7所示，灰化法或湿法刻蚀层去除第一光刻胶层后，在第二介质层210上及通孔内旋涂第二光刻胶层213，对第二光刻胶层213进行曝光显影工艺，形成沟槽图形，所述沟槽图形即为后续需要形成双镶嵌结构中沟槽的位置，沟槽图形的宽度大于通孔212的宽度。

以第二光刻胶层213为掩膜，沿沟槽图形用干法刻蚀法刻蚀第二介质层210至曝露出第二刻蚀终止层208，形成沟槽214，所述沟槽214的位置与通孔212的位置对应并连通。

如图8所示，灰化法或湿法刻蚀层去除第一光刻胶层。在沟槽和通孔内填充满导电物质层216，形成在双镶嵌结构，所述的导电物质层216例如铜等。具体形成工艺如下：用电镀方法在第二介质层210上形成导电物质层216，且导电物质层216填充满沟槽和通孔；然后，采用化学机械抛光法研磨导电物质层216至露出第二介质层210。

基于上述实施例形成的双镶嵌结构包括：半导体衬底200；金属布线层202，位于半导体衬底200上；第一刻蚀终止层204，位于金属布线层202上，可防止半导体衬底200上的金属布线层202扩散到后续第一介质层中，亦可作为刻蚀停止层，防止后续刻蚀过程中半导体衬底200上的金属布线层202被刻蚀；第一介质层206，位于第一刻蚀终止层204上，可对器件或金属连线间的进行绝缘；第二刻蚀终止层208，位于第一介质层206上，作为刻蚀停止层，防止后续刻蚀过程中第一介质层206被刻蚀而导致沟槽深浅不一；第二介质层210，位于第二刻蚀终止层208上，用于对器件或金属连线间进行隔离绝缘；通孔212，位于第一介质层206和第二刻蚀终止层208，且露出第一刻蚀终止层204；沟槽214，位于第二介质层210中，所述沟槽214的位置与通孔212的位置对应并连通；导电物质层216，填充满沟槽214和通孔212。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种双镶嵌结构的制作方法，其特征在于，包括下列步骤：

在半导体衬底上形成金属布线层；

在金属布线层上依次形成第一刻蚀终止层、第一介质层、第二刻蚀终止层和第二介质层；

刻蚀第二介质层、第二刻蚀终止层和第一介质层至露出第一刻蚀终止层，形成通孔；

刻蚀第二介质层至露出第二刻蚀终止层，形成沟槽，所述沟槽的位置与接触孔的位置对应并连通；

向沟槽和通孔内填充满导电物质层，经过研磨工艺形成双镶嵌结构。

2.根据权利要求1所述双镶嵌结构的制作方法，其特征在于，所述第一刻蚀终止层和第二刻蚀终止层的材料为氮氧化硅。

3.根据权利要求2所述双镶嵌结构的制作方法，其特征在于，所述第一刻蚀终止层和第二刻蚀终止层的厚度为3000埃～5000埃。

4.根据权利要求3所述双镶嵌结构的制作方法，其特征在于，形成所述第一刻蚀终止层和第二刻蚀终止层的方法为化学气相沉积法。

5.根据权利要求1所述双镶嵌结构的制作方法，其特征在于，所述第一介质层和第二介质层的材料为低介电常数绝缘物质。

6.根据权利要求5所述双镶嵌结构的制作方法，其特征在于，所述低介电常数绝缘物质为黑钻石。

7.根据权利要求5所述双镶嵌结构的制作方法，其特征在于，形成所述第一介质层和第二介质层的方法为化学气相沉积法。

8.根据权利要求1所述双镶嵌结构的制作方法，其特征在于，所述导电物质层的材料为铜。

9.根据权利要求8所述双镶嵌结构的制作方法，其特征在于，所述形成导电物质层的方法为电镀法。

10.根据权利要求1所述双镶嵌结构的制作方法，其特征在于，所述研磨工艺为化学机械研磨法。

11.一种双镶嵌结构，包括：半导体衬底；位于半导体衬底上的金属布线层；位于金属布线层上的第一刻蚀终止层；位于第一刻蚀终止层上的第一介质层；位于第一介质层上的第二刻蚀终止层；位于第二刻蚀终止层上的第二介质层；位于第一介质层和第二刻蚀终止层中的通孔；位于第二介质层中的沟槽，所述沟槽的位置与通孔的位置对应并连通；填充满沟槽和通孔的导电物质层。

12.根据权利要求11所述双镶嵌结构，其特征在于，所述第一刻蚀终止层和第二刻蚀终止层的材料为氮氧化硅。

13.根据权利要求12所述双镶嵌结构，其特征在于，所述第一刻蚀终止层和第二刻蚀终止层的厚度为3000埃～5000埃。

14.根据权利要求11所述双镶嵌结构，其特征在于，所述第一介质层和第二介质层的材料为低介电常数绝缘物质。

15.根据权利要求14所述双镶嵌结构，其特征在于，所述低介电常数绝缘物质为黑钻石。

16.根据权利要求11所述双镶嵌结构，其特征在于，所述导电物质层的材料为铜。