KR100587391B1 - 고전압 소자의 게이트 절연막 식각방법 - Google Patents

고전압 소자의 게이트 절연막 식각방법 Download PDF

Info

Publication number
KR100587391B1
KR100587391B1 KR1020040109609A KR20040109609A KR100587391B1 KR 100587391 B1 KR100587391 B1 KR 100587391B1 KR 1020040109609 A KR1020040109609 A KR 1020040109609A KR 20040109609 A KR20040109609 A KR 20040109609A KR 100587391 B1 KR100587391 B1 KR 100587391B1
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating film
high voltage
etching
photoresist
Prior art date
Application number
KR1020040109609A
Other languages
English (en)
Inventor
정순욱
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040109609A priority Critical patent/KR100587391B1/ko
Application granted granted Critical
Publication of KR100587391B1 publication Critical patent/KR100587391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 게이트 절연막의 식각된 면을 수직한 프로파일을 갖도록 함으로써 임플랜트 도핑 공정에서 소자 영역의 도핑특성에 영향을 방지하도록 한 고전압 소자의 게이트 절연막 식각방법에 관한 것으로서, 반도체 기판상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 폴리 실리콘층을 형성하는 단계와, 상기 폴리 실리콘층상에 포토레지스트를 도포하고 노광 및 현상 공정으로 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리 실리콘층을 선택적으로 식각하는 단계와, 상기 잔류하는 게이트 절연막의 두께를 측정하는 단계와, 상기 포토레지스트를 마스크로 이용하여 상기 측정된 결과에 따라 상기 게이트 절연막을 원하는 만큼 선택적으로 식각하는 단계를 포함하여 형성함을 특징으로 한다.
게이트 절연막, 고전압, 저전압, 경사, 프로파일

Description

고전압 소자의 게이트 절연막 식각방법{method for etching gate insulate film of high voltage device}
도 1a 내지 도 1b는 종래 기술에 의한 고전압 소자의 게이트 절연막 식각방법을 나타낸 공정단면도
도 2는 종래 기술에서 게이트 절연막의 식각된 면을 나타낸 도면
도 3a 내지 도 3c는 본 발명에 의한 고전압 소자의 게이트 절연막 식각방법을 나타낸 공정단면도
도 4는 본 발명에 의한 게이트 절연막의 식각된 면을 나타낸 도면
도면의 주요 부분에 대한 부호의 설명
100 : 반도체 기판 101 : 게이트 절연막
102 : 폴리 실리콘층 103 : 포토레지스트
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 식각 프로파일(etch profile)을 향상시키도록 한 고전압 소자의 게이트 절연막 식각방법에 관한 것이다.
일반적으로, 모스형 전계효과 트랜지스터는 반도체기판에 필드산화막을 형성한 후에 그 전면에 게이트 산화막 및 폴리 실리콘층을 활성영역(Active Region)에 형성하고서 마스킹식각으로 트랜지스터의 전극역할을 하는 게이트전극을 형성하여 이 게이트 전극의 측면부분에 있는 반도체기판에 이온을 주입하여 소오스/드레인 영역을 형성하므로 트랜지스터로서 사용될 수 있게 된다.
이러한 트랜지스터에서 게이트 산화막은 상부와 하부사이를 전기적으로 차단하는 절연역할을 하게 되는 것으로서, 반도체소자에서 전기적으로 전압이 높은 고전압영역과 전압이 낮은 저전압영역이 동시에 사용되는 듀얼 게이트 산화막(Dual Gate Oxide)을 갖는 트랜지스터에서는 고전압영역의 게이트 산화막의 두께는 두껍게 형성하고, 저전압영역에서는 게이트 산화막의 두께를 얇게 형성하여서 전기적으로 절연이 적절하게 이루어지도록 구성되어져 있다.
한편, 상기 반도체 소자에서 행하는 게이트 식각(Gate Etch)의 경우 고전압용 게이트 산화막과 저전압용 게이트 산화막의 두께 차가 50 ~ 150Å 정도이다.
하지만, 일부 고전압 소자로 동작하는 소자의 경우 저전압용 게이트 산화막과 고전압용 게이트 산화막의 두께 차이가 400 ~ 700Å에 이른다. 이런 제품들의 경우 고전압용 게이트 산화막 타겟(Gate Oxide Target)을 맞추기 위해 게이트 식각을 진행하다보면 상대적으로 산화막의 두께가 얇은 저전압용 외호(moat) 영역이 데미지(damage)를 입게 된다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 고전압 소자의 게이트 절연막 식각방법을 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래 기술에 의한 고전압 소자의 게이트 절연막 식각방법을 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(10)상에 게이트 절연막(11)을 형성하고, 상기 게이트 절연막(11)상에 폴리 실리콘층(12)을 형성한다.
이어, 상기 폴리 실리콘층(12)상에 포토레지스트(13)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(13)를 패터닝한다.
도 1b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(13)를 마스크로 이용하여 상기 폴리 실리콘층(12)을 선택적으로 제거하면서 상기 게이트 절연막(11)도 표면으로부터 소정두께만큼 식각한다.
상기와 같은 종래 기술에 의한 고전압 소자의 게이트 절연막 식각방법은 다음과 같은 문제점이 있었다.
즉, 도 2는 종래 기술에서 게이트 절연막의 식각된 면을 나타낸 도면으로서, 게이트 절연막의 식각 공정에서는 식각된 면을 수직으로 만드는 것이 중요하다.
그런데 도 2에서와 같이, 게이트 절연막의 식각된 면은 경사가 많이 생기고(A), 이에 따라 후속공정인 임플랜트(implant) 도핑 공정(채널 이온, 소오스/드레인 영역 등)에서 소자영역의 도핑특성에 영향을 줄 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 게이트 절연막의 식각된 면을 수직한 프로파일을 갖도록 함으로써 임플랜트 도핑 공정에서 소자 영역의 도핑특성에 영향을 방지하도록 한 고전압 소자의 게이트 절연막 식각방 법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 고전압 소자의 게이트 절연막 식각방법은 반도체 기판상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 폴리 실리콘층을 형성하는 단계와, 상기 폴리 실리콘층상에 포토레지스트를 도포하고 노광 및 현상 공정으로 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리 실리콘층을 선택적으로 식각하는 단계와, 상기 잔류하는 게이트 절연막의 두께를 측정하는 단계와, 상기 포토레지스트를 마스크로 이용하여 상기 측정된 결과에 따라 상기 게이트 절연막을 원하는 만큼 선택적으로 식각하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 고전압 소자의 게이트 절연막 식각방법을 보다 상세히 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명에 의한 고전압 소자의 게이트 절연막 식각방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(100)상에 게이트 절연막(101)을 형성하고, 상기 게이트 절연막(101)상에 폴리 실리콘층(102)을 형성한다.
여기서, 상기 게이트 절연막(101)은 고전압 소자용으로서, 그 두께는 약 700Å 이상의 두께를 갖고 형성된다.
이어, 상기 폴리 실리콘층(102)상에 포토레지스트(103)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(103)를 패터닝한다.
도 3b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(103)를 마스크로 이용하여 상기 폴리 실리콘층(102)을 선택적으로 제거한다.
도 3c에 도시한 바와 같이, 상기 폴리 실리콘층(102)을 패터닝한 후, 상기 잔류하는 게이트 절연막(101)의 두께를 측정하고 상기 포토레지스트(103)를 마스크로 이용하여 상기 게이트 절연막(101)을 표면으로부터 소정두께만큼 식각한다.
즉, 상기 폴리 실리콘층(102)을 패터닝할 때 그 하부의 게이트 절연막(101)도 표면으로부터 소정두께만큼 식각이 진행되기 때문에 잔류하는 게이트 절연막(101)의 정확한 두께를 측정한 후에 상기 게이트 절연막(101)의 두께에 관계없이 원하는 두께로 타켓팅을 할 수 있다.
한편, 본 발명에서 상기 게이트 절연막(101)의 식각하기 램(lam)사의 레인바우(rainbow) 4528 장비를 사용하였는데, 그 조건은 다음과 같다.
즉, 공정압력은 약 580 ~ 650mtorr, 공정파워(RF Power)는 110 ~ 140W, 사용하는 가스(Gas)와 양은 CF4는16 ~ 19sccm, CHF3은 6 ~ 9sccm, He는 45 ~ 65sccm, O 2는 2~4sccm이다.
도 4는 본 발명에 의한 게이트 절연막의 식각된 면을 나타낸 도면이다.
도 4에서와 같이, 폴리 실리콘층을 식각한 후에 잔류하는 게이트 절연막의 두께를 측정하고, 상기 측정된 결과에 의해 원하는 두께만큼 게이트 절연막을 식각함으로써 수직에 가까운 프로파일을 얻을 수 있다(B).
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 고전압 소자의 게이트 절연막 식각방법은 다음과 같은 효과가 있다.
즉, 고전압 소자 영역의 게이트 식각 공정에서 게이트 절연막의 측벽을 수직으로 형성하여 원하는 임플랜트(implant) 도핑분포를 형성할 수 있다.

Claims (5)

  1. 반도체 기판상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막상에 폴리 실리콘층을 형성하는 단계;
    상기 폴리 실리콘층상에 포토레지스트를 도포하고 노광 및 현상 공정으로 패터닝하는 단계;
    상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리 실리콘층을 선택적으로 식각하는 단계;
    상기 잔류하는 게이트 절연막의 두께를 측정하는 단계;
    상기 포토레지스트를 마스크로 이용하여 상기 측정된 결과에 따라 상기 게이트 절연막을 원하는 만큼 선택적으로 식각하는 단계를 포함하여 형성함을 특징으로 하는 고전압 소자의 게이트 절연막 식각방법.
  2. 제 1 항에 있어서, 상기 게이트 절연막은 580 ~ 650mtorr의 압력으로 식각하는 것을 특징으로 하는 고전압 소자의 게이트 절연막 식각방법.
  3. 제 1 항에 있어서, 상기 게이트 절연막은 약 110 ~ 140W의 공정파워로 식각하는 것을 특징으로 하는 고전압 소자의 게이트 절연막 식각방법.
  4. 제 1 항에 있어서, 상기 게이트 절연막은 CF4, CHF3, He, O2의 가스를 이용하여 식각하는 것을 특징으로 하는 고전압 소자의 게이트 절연막 식각방법.
  5. 제 4 항에 있어서, 상기 게이트 절연막의 식각시 CF4는 16 ~ 19sccm, CHF3은 6 ~ 9sccm, He는 45 ~ 65sccm, O2는 2 ~ 4sccm의 양을 혼합하여 사용하는 것을 특징으로 하는 고전압 소자의 게이트 절연막 식각방법.
KR1020040109609A 2004-12-21 2004-12-21 고전압 소자의 게이트 절연막 식각방법 KR100587391B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040109609A KR100587391B1 (ko) 2004-12-21 2004-12-21 고전압 소자의 게이트 절연막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109609A KR100587391B1 (ko) 2004-12-21 2004-12-21 고전압 소자의 게이트 절연막 식각방법

Publications (1)

Publication Number Publication Date
KR100587391B1 true KR100587391B1 (ko) 2006-06-08

Family

ID=37182445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109609A KR100587391B1 (ko) 2004-12-21 2004-12-21 고전압 소자의 게이트 절연막 식각방법

Country Status (1)

Country Link
KR (1) KR100587391B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067203A (ko) * 1997-01-31 1998-10-15 김광호 반도체 장치의 스페이서 형성방법
KR20030045452A (ko) * 2001-12-04 2003-06-11 주식회사 하이닉스반도체 반도체 소자의 산화막 식각방법
KR20030081607A (ko) * 2002-04-12 2003-10-22 한국디엔에스 주식회사 두께측정시스템이 구비된 회전식각장치
KR20040093551A (ko) * 2003-04-30 2004-11-06 주식회사 하이닉스반도체 반도체소자의 결함조사방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067203A (ko) * 1997-01-31 1998-10-15 김광호 반도체 장치의 스페이서 형성방법
KR20030045452A (ko) * 2001-12-04 2003-06-11 주식회사 하이닉스반도체 반도체 소자의 산화막 식각방법
KR20030081607A (ko) * 2002-04-12 2003-10-22 한국디엔에스 주식회사 두께측정시스템이 구비된 회전식각장치
KR20040093551A (ko) * 2003-04-30 2004-11-06 주식회사 하이닉스반도체 반도체소자의 결함조사방법

Similar Documents

Publication Publication Date Title
JP2007013145A5 (ko)
KR100587391B1 (ko) 고전압 소자의 게이트 절연막 식각방법
KR100874431B1 (ko) 반도체 소자의 리세스 게이트 형성 방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR100790742B1 (ko) 트랜지스터 및 그 제조방법
KR100612947B1 (ko) 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법
KR20010004237A (ko) 자기정렬 콘택 공정을 포함하는 반도체 메모리 소자 제조방법
KR20200024327A (ko) 탑 게이트 박막 트랜지스터의 제조 방법
US20090170313A1 (en) Method for Manufacturing Semiconductor Device
CN103346125B (zh) 改善gp cmos器件的电性参数均一性的方法
KR100735627B1 (ko) 반도체 소자의 게이트 구조 및 그 형성 방법
KR100825023B1 (ko) 리세스 게이트를 갖는 반도체 소자 제조방법
KR20030051646A (ko) 폴리 게이트 식각 후 무기성 반사-방지 코팅의 건식등방성 제거
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100743629B1 (ko) 반도체 소자의 제조방법
KR100557224B1 (ko) 반도체 소자의 제조 방법
KR100685901B1 (ko) 반도체 소자 및 그 제조방법
KR20080038998A (ko) 반도체 소자의 듀얼 다마신 형성방법
KR100800922B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR20070089519A (ko) 반도체 소자의 제조방법
KR20070036203A (ko) 반도체소자의 리세스게이트 제조 방법
KR20070049780A (ko) 반도체 소자의 게이트 전극 형성방법
KR20100074479A (ko) 반도체 소자 및 그 제조 방법
US20080305640A1 (en) Method for preparing trench power transistors

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee