KR20040093551A - 반도체소자의 결함조사방법 - Google Patents

Abstract

본 발명은 반도체소자의 결함조사방법을 개시한다. 개시된 발명은, 표준 웨이퍼를 제작하는 단계; 상기 표준웨이퍼를 제작한후 표준웨이퍼상에 얇은 절연막을 형성하는 단계; 키레티클마스크를 이용하여 웨이퍼위에 마스크공정과 식각공정을 진행하여 표준웨이퍼를 완성하는 단계; 상기 표준웨이퍼를 이용하여 증착막의 물성 측정과 장비 모니터링 및 결함조사를 동시에 진행하는 단계; 및 모니터링 및 결함조사를 실시한 결과를 토대로 공정변경을 하고 공정을 재실시하는 단계를 연속적으로 피드백을 실시하는 일련의 순서를 포함하여 구성되며, 반도체소자 제조시에 필연적으로 발생하는 결함을 평판 레벨에서 스캐닝하고 결함을 검사할 수 있으며 공정진행시 장비의 모니터링 및 증착막의 특정물성을 측정할 수 있는 것이다.

Description

반도체소자의 결함조사방법{Method for inspecting defect in semiconductor device}

본 발명은 반도체소자의 결함조사방법에 관한 것으로서, 보다 상세하게는 반도체소자 제조에 있어 필연적으로 발생하는 결함을 평판 레벨에서 스캔닝하고 결함을 검토할 수 있으며 공정진행시 장비의 모니터링 및 증착막의 특정물성을 측정할 수 있는 반도체소자의 결함조사방법에 관한 것이다.

반도체소자의 제조에 있어 필연적으로 발생하는 결함으로 인해 소자의 특성이 나쁘거나 오동작을 하게 되고 심지어는 소자가 작동하지 않는 상태에 이르게 된다.

이런 이유로 제품의 수율을 높이기 위해 청정도 관리를 더욱 강화하게 되고 장비의 세정 주기단축, 결함 발생 공정 추적 및 원인규명과 공정변경 등에 많은 웨이퍼와 경비를 지출하게 된다.

도 1a 및 도 도 1b는 종래의 결함 조사시의 문제점을 도시한 도면으로서, 도1a는 1차 스캐닝한 결과이고 도 1b는 2차 스캐닝한 결과를 나타낸 도면이다.

도 2a 및 도 2b는 종래의 결함 조사시의 문제점을 도시한 도면으로서, 도 2a는 반도체웨이퍼상에 제1막을 증착한후의 결과이고, 도 2b는 반도체웨이퍼상에 제2막을 증착한 후의 결과를 나타낸 도면이다.

도 3a는 종래의 결함 조사시의 문제점을 도시한 도면으로서, 실제 생산하는 웨이퍼상에 전면 마스크를 진행하므로 인해 평판상에 2개의 층 이상 증착시에 특정위치의 물성관찰이 불가능함을 나타내는 도면이다.

종래기술에 의하면, 도 1a 및 도 1b에 도시된 바와같이, 장비/런 모니터링 (run monitoring)시에 평판 웨이퍼를 사용하게 되면, 1회성 결함 검토는 가능하지만 동일하거나 다른 조사장비에 로딩시에 웨이퍼상 결함(1)의 위치를 다시 찾아갈 수 없으므로 결함 분석이나 발생장비나 유발 공정의 추적이 불가능하다.

또한, 도 2a 및 도 2b에 도시된 바와같이, 평판상에서 연속적으로 증착막을 적층할 때 발생할 수 있는 결함(1)의 과정(history)과 경향 파악이 불가능하다. 따라서, 반드시 패턴이 있는 웨이퍼상에서만 결함(1)의 과정 추적이 가능하다.

그리고, 도 3에 도시된 바와같이, 실제 생산하는 웨이퍼상에는 전면 마스크를 진행하기 때문에 평판상에 2개의 층 이상을 증착시에 특정위치의 물성관찰(즉, 증착막의 필름 스트레스, 웨이퍼상의 균일도)이 불가능하며, 일정 부위(예를들어 5/9/45)의 포인트나 라인(즉, 웨이퍼 중심을 지나는 직각교차선(A)을 따라) 측정이 불가능하다. 따라서, 특정 포인트나 라인의 연속적이고 전체적인 물성파악이 어렵다.

이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 반도체 제조에 있어 필연적으로 발생하는 결함을 평판 레벨에서 스캐닝하고 결함을 검토할 수 있으며 공정진행시 장비의 모니터링 및 증착막의 특정물성을 측정할 수 있는 반도체소자의 결함조사방법에 관한 것이다.

도 1a 및 도 도 1b는 종래의 결함 조사시의 문제점을 도시한 도면으로서, 도 1a는 1차 스캐닝한 결과이고 도 1b는 2차 스캐닝한 결과를 나타낸 도면,

도 2a 및 도 2b는 종래의 결함 조사시의 문제점을 도시한 도면으로서, 도 2a는 반도체웨이퍼상에 제1막을 증착한후의 결과이고, 도 2b는 반도체웨이퍼상에 제2막을 증착한 후의 결과를 나타낸 도면,

도 3a는 종래의 결함 조사시의 문제점을 도시한 도면으로서, 실제 생산하는 웨이퍼상에 전면 마스크를 진행하므로 인해 평판상에 2개의 층 이상 증착시에 특정위치의 물성관찰이 불가능함을 나타내는 도면,

도 4a 내지 도 4c는 본 발명에 따른 반도체소자의 결함조사방법을 설명하기 위한 공정개략도로서, 도 4a는 표준 웨이퍼 제작 순서도와 도 4b는 공정장비의 정상여부를 가리거나 LOT를 진행할 수 있는 타겟(즉, 필름막의 기본물성)이 나오는지를 모니터링하는 순서도, 도 도 4c는 표준 웨이퍼를 활용하여 결함을 스캐닝하고 평판레벨에서 검토(review)하는 순서도,

도 5a 및 도 5b는 본 발명에 따른 표준 웨이퍼의 제작상세도로서, 도 5a는 웨이퍼상에 각 다이를 구분한 평면도이고, 도 5b는 5a의 한 다이를 확도도시한 도면.

[도면부호의설명]

10 : 다이 20 : 다이피트타겟

B : 측정라인(측정포인트, 라인맵, 스트레스측정)

C : 패턴이 없는 영역

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 결함조사방법은, 표준웨이퍼를 제작하는 단계;

상기 표준웨이퍼를 제작한후 표준웨이퍼상에 얇은 절연막을 형성하는 단계;

키레티클마스크를 이용하여 웨이퍼위에 마스크공정과 식각공정을 진행하여 표준웨이퍼를 완성하는 단계;

상기 표준웨이퍼를 이용하여 증착막의 물성 측정과 장비 모니터링 및 결함조사를 동시에 진행하는 단계; 및

모니터링 및 결함조사를 실시한 결과를 토대로 공정변경을 하고 공정을 재실시하는 단계를 연속적으로 피드백을 실시하는 일련의 순서를 포함하는 것을 특징으로하는 특징으로한다.

(실시예)

이하, 본 발명에 따른 반도체소자의 결함조사방법을 첨부된 도면을 참조하여 상세히 설명한다.

도 4a 내지 도 4c는 본 발명에 따른 반도체소자의 결함조사방법을 설명하기 위한 공정개략도로서, 도 4a는 표준 웨이퍼 제작 순서도와 도 4b는 공정장비의 정상여부를 가리거나 LOT를 진행할 수 있는 타겟(즉, 필름막의 기본물성)이 나오는지를 모니터링하는 순서도, 도 도 4c는 표준 웨이퍼를 활용하여 결함을 스캐닝하고 평판레벨에서 검토(review)하는 순서도이다.

도 4a에 도시된 바와같이, 개발하고자 하는 소자의 레티클중 키마스크 레티클을 이용하여 웨이퍼상에 마스크와 식각공정을 진행한다. 이때, 관찰하고자 하는 증착막의 물성을 보기 위한 측정 포인트를 제외한 곳만 최소한의 마스크와 식각공정을 진행한다. 필요에 따라 식각공정이 끝난 웨이퍼위에 얇은 산화막이나 질화막을 증착하여 표준 웨이퍼를 완성한다. 이때, 상기 표준웨이퍼로는 100∼3000Å두께의 산화막/질화막/폴리실리콘층이 증착된 웨이퍼를 사용한다. 또한, 상기 산화막/질화막/폴리실리콘층 증착시에 열적, AP-CVD, LP-CVD, 스핀코팅, PE-CVD방식을 이용한다.

모든 작업이 끝난 뒤에는 습식(wet)장비내에서 세정공정을 진행하거나 증착된 필름막을 제거(strip)할 수 있는 방법을 이용하여 웨이퍼를 1회용으로 소모하지 않고 계속해서 재활용이 가능하다.

도 5a 및 도 5b에 도시된 바와같이, 표준 웨이퍼 제작시에 각 반도체소자의 키마스크 레티클(key mask reticle)을 이용하여 평판 레벨에서 모니터링하는데 지장이 없는 한도내에서 레티클의 특정지역에는 아무런 패턴이 형성되지 않도록 한다.

도 5a에서와 같이, KLA(결함조사장비)에서 패턴을 인식하고, 다이(die)(10)의 경계를 구분하기 위해 다이 피트 타겟(die fit target)을 형성한후 증착, 코팅,식각, CMP 공정 진행후 두께 측정 및 깊이 프로파일을 모니터링하기 위해 CMP 모니터링박스/식각모니터링 박스(cmp/etch monitoring box)(미도시)를 삽입한다. 또한, 도 5b에 도시된 바와같이, 측정포인트(예를들어 5/9/45)나 라인, 스트레스 측정을 위해 패턴이 전혀 없는 영역(C)을 형성한다. 이때, 상기 패턴이 전혀 없는 영역(C)에 다이 피트 타겟(20)을 삽입하여 이를 KLA 스캐닝시에 얼라인 및 패턴 인식에 사용한다. 즉, 키 레티클마스크에 다이피트타겟, EM/CM박스, 정렬키, 오버레이박스만 존재하고, 디아의 중앙부와 가장자리 중심부분에 패턴이 존재하지 않는다. 또한, 상기 다이피트타겟은 결함조사장비내에서 정렬 및 다이 크기 인식을 가능하게 한다. 그리고, 상기 EM/CM 박스는 공정전후 필름막의 두께측정 및 깊이프로파일 측정을 가능하게 한다.

그다음, 불투명층인 다중 층을 적층하여 관찰시에 상층의 마스크/식각 작업을 위해 얼라인키나 오버레이 박스가 레티클의 가장자리에 위치하는 것을 기본으로 한다.

실제 마스크공정후 식각을 진행하면, 평판 레벨에 몇 개의 키만 존재하는 것을 기본으로 하기 때문에 측정포인트(예를들어, 5,9,45 point)나 라인(즉, 웨이퍼 중심을 지나는 직각교차선(B)을 따라) 측정이 가능하며, 결함조사시에 평판에서 스캐닝만 가능하고, 검토(review)가 불가능했던 것을 가능하도록 해 준다.

또한, 측정이나 조사(inspection)가 끝난 웨이퍼는 스크랩(scrap)시키는 것이 아니라 산화막/질화막을 제거하거나 상층막을 습식 딥(wet dip)공정으로 제거하면 재사용이 가능하여 웨이퍼를 효과적으로 절감할 수 있다.

한편, 본 발명의 다른 실시예로 2층 이상의 증착막도 물성관찰이 가능하며, 연속적으로 증착막을 적층할 때 발생할 수 있는 결함의 과정과 경향 파악이 가능하여 결함 유발공정을 추적하여 공정변경 및 적층 구조 수정을 가능하게 해 준다.

상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 결함조사방법에 의하면, 최소한의 웨이퍼를 이용하여 증착막의 물성파악 및 장비 모니터링을 동시에 할 수 있고, 동일 웨이퍼로 결함의 발생정도와 경향파악 및 검토(review)를 가능하게 해 준다.

또한, 결함유발 공정에 피드백을 빠른 시간내에 할 수 있으며, 표준 웨이퍼를 사용하므로써 변경된 공정의 결함 경향성을 파악하기 쉽게 한다. 즉, 장비와 런 모니터링(run monitoring)에 필요한 웨이퍼를 최소화할 수 있고, 결함관리에 만전을 기할 수 있어 반도체소자의 제조비용을 줄이며 동시에 수율 증대에 기여하게 된다.

한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (8)

1. 표준웨이퍼를 제작하는 단계;

   상기 표준웨이퍼를 제작한후 표준웨이퍼상에 얇은 절연막을 형성하는 단계;

   키레티클마스크를 이용하여 웨이퍼위에 마스크공정과 식각공정을 진행하여 표준웨이퍼를 완성하는 단계;

   상기 표준웨이퍼를 이용하여 증착막의 물성 측정과 장비 모니터링 및 결함조사를 동시에 진행하는 단계; 및

   모니터링 및 결함조사를 실시한 결과를 토대로 공정변경을 하고 공정을 재실시하는 단계를 연속적으로 피드백을 실시하는 일련의 순서를 포함하는 것을 특징으로하는 특징으로하는 반도체소자의 결함조사방법.
2. 제1항에 있어서, 상기 표준웨이퍼로는 100∼3000Å두께의 산화막/질화막/폴리실리콘층이 증착된 웨이퍼를 사용하는 것을 특징으로하는 반도체소자의 결함조사방법.
3. 제2항에 있어서, 상기 산화막/질화막/폴리실리콘층 증착시에 열적, AP-CVD, LP-CVD, 스핀코팅, PE-CVD방식을 이용하는 것을 특징으로하는 반도체소자의 결함조사방법.
4. 제1항에 있어서, 상기 키 레티클마스크에 다이피트타겟, EM/CM박스, 정렬키, 오버레이박스만 존재하고, 디아의 중앙부와 가장자리 중심부분에 패턴이 존재하지 않는 것을 특징으로하는 반도체소자의 결함조사방법.
5. 제1항에 있어서, 상기 다이피트타겟은 결함조사장비내에서 정렬 및 다이 크기를 인식하도록 하는 것을 특징으로하는 반도체소자의 결함조사방법.
6. 제4항에 있어서, 상기 EM/CM 박스는 공정전후 필름막의 두께측정 및 깊이프로파일 측정을 가능하게 하는 것을 특징으로하는 반도체소자의 결함조사방법.
7. 제1항에 있어서, 상기 표준웨이퍼 전면에 키 마스크공정시 웨이퍼중심을 지나는 직각교차선을 중심으로 노광을 진행하거나 진행하지 않는 것을 특징으로하는 반도체소자의 결함조사방법.
8. 제1항에 있어서, 상기 결함조사와 모니터링공정 종료시 사용한 웨이퍼를 습식딥하거나 제거하여 재사용하는 것을 특징으로하는 반도체소자의 결함조사방법.