JP7197817B2 - 光電子デバイスの製造方法、及び光電子デバイス製造支援システム - Google Patents

Description

本発明は、半導体の基板、ウエハ等を用いた光電子デバイスの製造に係る光電子デバイスの製造方法、及び光電子デバイス製造支援システムに関する。

従来、半導体デバイスを製造する際、製造工程中にウエハを外観検査することにより、ウエハに付着した異物のダスト量を調べ、一定量以上のダストが検出された場合には、洗浄の工程を追加する等の対策を実施することがある。

また、半導体の基板、ウエハ等にフォトレジストのパターンを形成した際にダストが発生すれば、次の工程には進まず、フォトレジストを有機溶剤等で一旦除去する。この後に再度フォトレジストを塗布し、パターン形成を行う等、製造工程をやり直すことがある。

このようなウエハの外観検査、欠陥検査を行う周知な装置として、下記の非特許文献１に開示された技術が挙げられる。

「５．ウエーハ欠陥検査装置とは：半導体の部屋：日立ハイテクノロジーズ」（https://www.hitachi-hightech.com/jp/products/device/semiconductor/inspection.html）

非特許文献１では、ウエーハ（以下、ウエハと称す）のパターン形成の有無に応じた検査を提案している。パターン付きウエハ検査装置の場合には、電子線、光によって検査したい箇所の画像を隣接するチップ（ダイ）の配列に沿って取り込み、隣接する同パターン、或いは欠陥の無い良品画像と比較する。画像の取得には光学顕微鏡、電子顕微鏡等を使用する場合を例示できる。そして、比較結果の差分から異物、パターン欠陥を検出し、その検出結果を登録する。

また、パターンなしウエハ検査装置の場合には、回転するステージ上に載置したウエハにレーザー光線を当て、半径方向に相対移動することによって、ウエハ上の全面にレーザービームを照射する。そして、光の散乱の様子から直接異物、パターン欠陥を検出するか、或いは光の散乱を検出器で検出する。因みに、この構成においても、例えば走査型電子顕微鏡（ＳＥＭ）式の外観検査装置を用いれば、検出画像を得ることが可能である。

何れにせよ、非特許文献１記載の技術によれば、検出結果の異物、パターン欠陥等に係る数、状態に応じて、半導体デバイスの製造工程に係る検査結果の内容を反映させることにより、歩留まり向上に役立てることができる。

上述した半導体デバイスの製造工程中に実施されるウエハの外観検査、欠陥検査では、例えば異物のダスト量が一定量以上の場合、洗浄してから工程をやり直すこと、或いはそれ以降の工程を実施せずに廃棄する等の対策が図られる。

しかしながら、こうしたウエハの外観検査の手法によれば、例えばダスト量が一定量以下の場合、そのまま次の工程が実施されることになる。こうした場合、ダストがデバイス特性に影響を与えなければ問題にならないが、例えば、ダストがデバイス特性に影響を与える可能性が高い光電子デバイスを製造する場合には、好ましくない状況に置かれていることを意味する。

具体的に云えば、リン化インジウムＩｎＰ、ヒ化ガリウムＧａＡｓ等の化合物半導体デバイス、特に半導体レーザー等の光電子デバイスの場合には、半導体をエッチングにより加工した後、結晶再成長を行う工程がある。石英系光電子デバイス等においても、導波路加工後にクラッドとなる材料を再成膜する。

また、光電子デバイスの場合、伝搬光の中心となるコアの位置は、例えば通信用の光半導体デバイスであれば、チップの表面から２～４マイクロメートル程度内部にある。このため、製造工程の初期に付着したダストが結晶再成長等により埋め込まれてしまうと、見え難くなっているため、製造工程の後半では外観検査で検出されないが、内部に欠陥が存在する等の好ましくない事態が発生する。

さらに、エッチング等により製造工程中にダストが除去されたとしても、途中でダストが存在したことによって、加工形状が変化したり、或いは半導体結晶再成長した際に結晶組成が変化したりする不具合を生じることがある。

一般に、光電子デバイスの製造では、完成するまでの間に上述した外観検査によるダストカウントを含め、様々な検査を通じて良否を判定する必要がある。最終的にはウエハプロセス後にチップ化した上で、電気的・光学的なデバイス特性を評価して良否を判定する。

実施される検査には相応の時間を要するため、検査結果により不良品が生じると、その分製造コストが上がることになる。特に最終段階での検査は、検査項目も多く、チップ単位での検査となるため、より時間を要する傾向にある。そこで、できるだけ早い段階の検査で良否を判定し、不良品の特性評価をしないで済ませることがコスト削減のために重要である。

要するに、周知の半導体デバイスの製造方法では、一定量以下のダストが残ったまま次の工程を進むことになるが、これを光電子デバイスの製造に適用すると、その影響による良否を判定するための特性評価検査が必要になってしまう。また、特性評価の段階で不良品であることが判明すると、原因を明確にし、次の製造で改善できるようにすることが望ましい。ところが、上述したように見え難くなったダスト、除去されてしまったダストの影響により内部に欠陥が存在する場合には、完成後のチップを見ただけでは原因を明確化することが困難であるという問題がある。

本発明は、このような問題点を解決すべくなされたものである。その技術的課題は、少量の異物による欠陥を対策しての特性評価検査が不要であり、内部に欠陥を生じることなく適確に低コストで歩留まり良く光電子デバイスを製造することにある。具体的には、そのための光電子デバイスの製造方法、及び光電子デバイスの特性改善を具現できる光電子デバイス製造支援システムを提供することを目的とする。

上記目的を達成するため、本発明の一実施態様に係る光電子デバイスの製造方法は、光電子デバイスを製造する段階別な基礎工程で不良品の認定要因となる欠陥の発生に係る異なる複数の工程で欠陥検査を実行した結果の検査結果データを取得する検査データ取得工程と、検査結果データを複数の工程について工程別に保管する検査結果保管工程と、基礎工程の複数の工程で取得された検査結果データに含まれる欠陥の情報と正常状態の検査結果を示す比較情報とをそれぞれ比較することで同一の欠陥を示すか否かを判定し、当該判定の結果が当該同一の欠陥又は当該欠陥の状態変化を示す場合に、当該検査結果データを履歴データとして保管すると共に、当該履歴データを後続する光電子デバイスを製造する段階別な製品化工程へ反映用に提供する欠陥判定結果反映工程と、を有し、基礎工程をウエハの製造工程とし、製品化工程をウエハのチップ化を経てのチップの製造工程とし、欠陥判定結果反映工程では、チップの製造工程におけるデバイス検査の前後段階へ履歴データを提供し、チップの製造工程でのデバイス検査は、ウエハの状態のまま電気特性を評価するオンウエハ検査と、ウエハをチップ化した後の最終的なチップ検査と、を示すことを特徴とする。

さらに、上記目的を達成するため、本発明の他の実施態様に係る光電子デバイス製造支援システムは、光電子デバイスを製造する段階別な基礎工程で不良品の認定要因となる欠陥の発生に係る異なる複数の工程で欠陥検査を実行した結果の検査結果データを出力する光電子デバイス検査装置と、光電子デバイス検査装置からの検査結果データを複数の工程について工程別に取得する欠陥検査結果取得部と、欠陥検査結果取得部から出力される検査結果データを複数の工程の工程別に保管するデータベースと、基礎工程の複数の工程で取得された検査結果データに含まれる欠陥の情報と正常状態の検査結果を示す比較情報とをそれぞれ比較することで同一の欠陥を示すか否かを判定し、当該判定の結果が当該同一の欠陥又は当該欠陥の状態変化を示す場合に、当該検査結果データを履歴データとしてデータベースに保管すると共に、当該履歴データを後続する光電子デバイスを製造する段階別な製品化工程へ反映用に提供するデータ処理制御部と、を備え、基礎工程は、ウエハの製造工程であり、製品化工程は、ウエハのチップ化を経てのチップの製造工程であり、データ処理制御部は、チップの製造工程におけるデバイス検査となるウエハの状態のまま電気特性を評価するオンウエハ検査と、ウエハをチップ化した後の最終的なチップ検査との前後段階へ前記履歴データを提供することを特徴とする。

本発明によれば、上記方法のプロセスにより、従来のような少量の異物による欠陥を対策しての特性評価検査が不要であり、内部に欠陥を生じることなく適確に低コストで歩留まり良く光電子デバイスを製造することができる。また、上記構成により、デバイス特性の改善を具現することができる。

比較例に係る光電子デバイスの製造方法における段階別な基礎工程の例として、マッハツェンダ干渉計型の半導体光変調器のウエハの製造工程を段階別に示したフローチャートである。 図１に示す基礎工程後に継続される段階別な製品化工程の例として、ウエハのチップ化を経てのチップの製造工程を段階別に示したフローチャートである。 本発明の実施形態１に係る光電子デバイスの製造方法における段階別な基礎工程の例として、マッハツェンダ干渉計型の半導体光変調器のウエハの製造工程を段階別に示したフローチャートである。 図３に示す基礎工程後に継続される段階別な製品化工程の例として、ウエハのチップ化を経てのチップの製造工程を段階別に示したフローチャートである。 図３に示すウエハの製造工程を実施するために必要なハードウエアとなる光電子デバイス製造支援システムの基本構成を示したブロック図である。 図５の光電子デバイス製造支援システムのサーバに備えられるデータ処理制御部でデータ処理されるダスト・欠陥の位置、サイズ、形状の情報を画像処理後の表示イメージで示す図である。

以下、本発明の光電子デバイスの製造方法、及び光電子デバイス製造支援システムについて、実施形態を挙げ、図面を参照して詳細に説明する。

最初に、本発明の光電子デバイスの製造方法の理解を助けるため、比較例に係る製造技術を説明する。

図１は、比較例に係る光電子デバイスの製造方法における段階別な基礎工程の例として、マッハツェンダ干渉計型の半導体光変調器のウエハの製造工程を段階別に示したフローチャートである。

図１を参照すれば、係るウエハの製造工程では、作製開始により、まず結晶成長処理（ステップＳ１０１）において、シリコン、二酸化シリコン等を材料として基板となる半導体の結晶成長を実施する。その他の材料として、リン化インジウムＩｎＰ、ヒ化ガリウムＧａＡｓを用いても良い。次に、半導体加工処理（ステップＳ１０２）において、エッチング等により基板を所望の形状に加工する。さらに、結晶再成長処理（ステップＳ１０３）において、加工された半導体の基板への結晶再成長を実施する。

引き続いて、導波路加工処理（ステップＳ１０４）において、基板の上面を、二酸化シリコン等による薄膜で覆い、予め設定された微細パターンに従って光導波路を形成する。光導波路は、光の通り路となるコアをクラッドで覆って構成される。また、パッシベーション（絶縁）膜成膜処理（ステップＳ１０５）において、絶縁膜を成膜して光導波路を覆う。この後、パッシベーション（絶縁）膜加工処理（ステップＳ１０６）において、エッチング等により電極形成箇所が得られるように不要な絶縁膜を除去する。

さらに、電極蒸着処理（ステップＳ１０７）において、電極形成箇所に対して金属ガス等を蒸着させて電極を設ける。この後は、誘電体膜形成処理（ステップＳ１０８）において、絶縁が必要な箇所へ誘電体膜を形成する。そして、誘電体膜加工処理（ステップＳ１０９）において、エッチング等により電極メッキを施す箇所を確保するように不要な誘電体膜を除去する。

この後、電極メッキ処理（ステップＳ１１０）において、確保した領域に電極メッキを施す。最終的に、外観検査処理（ステップＳ１１１）を実施し、欠陥が不良品の認定要因とならない程度であれば、ウエハ完成に至る。

外観検査には、非特許文献１で説明したパターン付きウエハ検査装置を導入できる。このようにして、ウエハ製造のプロセスが完了する。この他、例えば、欠陥が不良品の認定要因となり得る異物のダストの付着が多いと予め判っている工程等では、外観検査によるダスト量のカウントを行い、工程のやり直し等を実施することになる。因みに、図１中の各種処理は、工程とみなすことができる。

以上は、光電子デバイスの製造方法における段階別な基礎工程の例であるが、以下は、この基礎工程後に継続される光電子デバイスを製品化して仕上げるための段階別な製品化工程について説明する。

図２は、図１に示す基礎工程後に継続される段階別な製品化工程の例として、ウエハのチップ化を経てのチップの製造工程を段階別に示したフローチャートである。

図２を参照すれば、チップの製造工程は、上述したウエハの製造工程でウエハ完成後に引き継がれるものである。具体的に云えば、ウエハ工程の完了後、まずオンウエハ検査処理（ステップＳ２０１）において、ウエハの状態のまま電気特性を評価する。この評価の結果、不良品（ＮＧ）であれば、破棄されるが、良品であれば、次のチップ化処理（ステップＳ２０２）において、合格したウエハ内の区画をチップ化する。

この後、導波路端面コーティング処理（ステップＳ２０３）において、導波路の端面をコーティングしてから、チップ外観検査処理（ステップＳ２０４）において、チップ単位でその外観の検査を実施する。外観検査の結果、不良品（ＮＧ）であれば、破棄されることになる。良品であれば、さらに、チップ検査処理（ステップＳ２０５）において、チップ検査を実施する。このチップ検査の結果、不良品（ＮＧ）であれば、破棄されることになるが、良品であれば、チップ完成に至る。

これらの最終的なチップ外観検査（ステップＳ２０４）、チップ検査（ステップＳ２０５）においても、非特許文献１で説明されている光学顕微鏡、電子顕微鏡等を導入できる。それ以外にも、電気的・光学的なデバイス特性の評価が可能な種々装置が導入される。このようにして、チップ製造のプロセスが完了する。因みに、図２中の各種処理も、工程とみなすことができる。

ところで、上述したウエハの製造工程、及びそれに続くチップの製造工程を実施した場合、特にチップの製造工程では、少量のダスト等の異物による欠陥を対策しての特性評価検査が必要となる。それ故、チップの製造工程の初期工程では、ウエハ状態のまま電気特性を評価する場合を説明した。

しかしながら、こうした製造プロセスによれば、内部に欠陥を生じることなく適確に低コストで歩留まり良く製造することができない。その理由は、技術的課題で問題提起したように、例えばダスト量が一定量以下の場合、次の工程を実施していることに起因している。こうした処理の流れに従えば、見え難くなったダスト、除去されてしまったダストの影響により内部に欠陥が存在する場合が起こり得る。

係る問題は、特にウエハの製造工程における不良品の認定要因となる欠陥の発生を生じ得る工程で適確に欠陥検査が実施されておらず、最終段階で外観検査を実施しており、不良品の認定が後手に回っているためと考えられる。そこで、以下に説明する実施形態１では、こうした問題を根本的に対策することを目的とする。

（実施形態１）
本発明者等は、上記ウエハの製造工程、及びそれに続くチップの製造工程について、様々な考察、実験、研究を重ねた結果、ウエハの製造工程で不良品の認定要因となる欠陥の発生が多く生じていることを見出した。

具体的には、図１に示したウエハの製造工程における誘電体膜形成処理（ステップＳ１０８）及び電極メッキ処理（ステップＳ１１０）以外では、殆どの工程が不良品の認定要因となる欠陥の発生に関与することが判った。そこで、その対策を実施することが内部に欠陥を生じることなく、適確に低コストで歩留まり良く光電子デバイスを製造可能にし、また、少量のダスト等の異物による欠陥を対策しての特性評価検査を不要にできることになると着想した。

図３は、本発明の実施形態１に係る光電子デバイスの製造方法における段階別な基礎工程の例として、マッハツェンダ干渉計型の半導体光変調器のウエハの製造工程を段階別に示したフローチャートである。

図３を参照すれば、このウエハの製造工程自体は、図１に示した場合と同様であり、まず結晶成長処理（ステップ３０１）、半導体加工処理（ステップＳ３０２）、及び結晶再成長処理（ステップＳ３０３）を実施する。各工程での処理内容は、図１で説明した結晶成長処理（ステップ１０１）、半導体加工処理（ステップＳ１０２）、及び結晶再成長処理（ステップＳ１０３）の場合と同様であるため、説明を省略する。

また、引き続いて導波路加工処理（ステップＳ３０４）、パッシベーション（絶縁）膜成膜処理（ステップＳ３０５）、及びパッシベーション（絶縁）膜加工処理（ステップＳ３０６）を実施する。各工程での処理内容は、図１で説明した導波路加工処理（ステップＳ１０４）、パッシベーション膜成膜処理（ステップＳ１０５）、及びパッシベーション膜加工処理（ステップＳ１０６）の場合と同様であるため、説明を省略する。

さらに、引き続いて電極蒸着処理（ステップＳ３０７）、誘電体膜形成処理（ステップＳ３０８）、及び誘電体膜加工処理（ステップＳ３０９）を実施する。各工程での処理内容は、図１で説明した電極蒸着処理（ステップＳ１０７）、誘電体膜形成処理（ステップＳ１０８）、及び誘電体膜加工処理（ステップＳ１０９）の場合と同様であるため、説明を省略する。

加えて、この後に電極メッキ処理（ステップＳ３１０）及び外観検査処理（ステップＳ３１１）を実施する。各工程での処理内容は、図１で説明した電極メッキ処理（ステップＳ１１０）及び外観検査処理（ステップＳ１１１）同様であるため、説明を省略する。但し、外観検査処理（ステップＳ３１１）の処理内容については、幾分異なるため、相違部分を後文で説明する。

図１の処理の流れとの根本的な相違は、ウエハ完成までの各工程に複数回、ダスト・欠陥位置を特定する作業として、ダスト・欠陥情報取得処理を実施するものである。このダスト・欠陥情報取得処理は、光電子デバイスを製造する段階別な基礎工程で不良品の認定要因となる欠陥の発生に係る異なる複数の工程で欠陥検査を実行した結果の検査結果データを出力する光電子デバイス検査装置で行われる。

この光電子デバイス検査装置は、欠陥の情報として、少なくとも欠陥の位置を必須とし、欠陥のサイズ及び形状を含む１項目以上を画像処理することにより、１種以上のデータを出力できる機能を有することが好ましい。光電子デバイス検査装置には、例えば、走査型電子顕微鏡（ＳＥＭ）を用いる場合を例示できる。

適用態様は、結晶成長処理（ステップＳ３０１）の直後に実施するダスト・欠陥情報取得処理（ステップＳ３０１´）、及び半導体加工処理（ステップＳ３０２）の直後に実施するダスト・欠陥情報取得処理（ステップＳ３０２´）が挙げられる。また、結晶再成長処理（ステップＳ３０３）の直後に実施するダスト・欠陥情報取得処理（ステップＳ３０３´）が挙げられる。

その他、引き続く導波路加工処理（ステップＳ３０４）の直後に実施するダスト・欠陥情報取得処理（ステップＳ３０４´）、及びパッシベーション（絶縁）膜成膜処理（ステップＳ３０５）の直後に実施するダスト・欠陥情報取得処理（ステップＳ３０５´）が挙げられる。また、パッシベーション（絶縁）膜加工処理（ステップＳ３０６）の直後に実施するダスト・欠陥情報取得処理（ステップＳ３０６´）が挙げられる。

さらに、引き続く電極蒸着処理（ステップＳ３０７）の直後に実施するダスト・欠陥情報取得処理（ステップＳ３０７´）、及び誘電体膜加工処理（ステップＳ３０９）の直後に実施するダスト・欠陥情報取得処理（ステップＳ３０９´）が挙げられる。

各ダスト・欠陥情報取得処理（ステップＳ３０１´、Ｓ３０２´、Ｓ３０３´、Ｓ３０４´、Ｓ３０５´、Ｓ３０６´、Ｓ３０７´、Ｓ３０９´）の結果は、外観検査処理（ステップＳ３１１）を経て後述する製造支援システムへ送られる。

具体的に云えば、製造支援システムに備えられるデータ処理制御部によって、データ処理されることにより、ダスト・欠陥位置特定がなされ、外観検査処理（ステップＳ３１１）において、ダスト・欠陥履歴データが出力される。即ち、ダスト・欠陥位置特定及びダスト・欠陥履歴データの生成は、データ処理制御部のデータ処理機能によって、行われるものである。

このデータ処理制御部では、基礎工程の異なる複数の工程で取得された光電子デバイス検査装置からの検査結果データに含まれるダスト・欠陥の情報と正常状態の検査結果を示す比較情報とをそれぞれ比較する。これにより、同一のダスト・欠陥を示すか否かを判定する。この判定の結果が同一のダスト・欠陥又はダスト・欠陥の状態変化を示す場合に、そのときの検査結果データをダスト・欠陥履歴データとして、後続する製品化工程へ反映用に提供する。

比較情報には、予め良品のウエハを撮像して取得した画像を用いることが好ましい。また、検査実施中にあって、不良発生が認められない工程での画像を用いることも可能である。ダスト・欠陥の情報と比較情報とは、何れも検査結果データに含まれるものである。

要するに、図３に示すウエハの製造工程では、特に、半導体を加工するエッチング前後、結晶再成長の前後、電極形成の前後等で、ダスト・欠陥が見え難くなったり、或いは消失したりする可能性の高い工程の前後に着目する。そして、光電子デバイス検査装置による撮像、画像認識等でダスト・欠陥の情報として、欠陥の位置、サイズを特定する。画像からダスト・欠陥を抽出するためには、上述したように比較情報となる良品の比較画像と検査画像とを比較すれば良い。

光電子デバイス検査装置としては、ダスト・欠陥の位置を特定できれば、画像認識だけでなく、レーザー散乱、或いはその他の方法を適用しても良い。また、ダスト・欠陥の位置の特定は、ウエハ上（その平面）の絶対値、或いは既に形成されたパターンを基準にする。例えば、通常、ウエハの製造工程の開始時に形成する位置合わせマークを基準とすれば良い。

画像からダスト・欠陥を検出する場合には、光導波路を撮像するために高倍率の画像を取得することになるが、画像取得機能によっては、ステージ移動の誤差等により少なからず位置ズレが生じる。そうした場合には、既に形成されている導波路のパターン等を基準とすること等も可能である。この場合、リソグラフィーのマスク設計情報を把握しておけば、ウエハ内（チップ内でも同様）の位置を特定することができる。

何れにしても、異なる工程間でダスト・欠陥の位置をそれぞれ比較情報と比較すれば、どの工程で混入・発生したダスト・欠陥なのかを特定することが可能である。また、エッチング等でダストが除去される場合には、どの工程で消失したのかについても把握することができる。

複数の工程間でダスト・欠陥の位置を比較情報とそれぞれ比較し、同一のダスト・欠陥であるか否かを判定すれば、適確性が高められるが、位置の他にダスト・欠陥のサイズ及び形状を取得すれば、より確からしい推定が可能となる。ダスト・欠陥の検出位置精度がダスト・欠陥のサイズ以下であれば、少なくともダスト・欠陥の検出位置座標の一部は重なるため、同一のダスト・欠陥であることを容易に推定できる。

これに対し、例えばダスト・欠陥のサイズが直径１マイクロメートル程度と小さく、検出位置精度がサイズの２～３倍となる２～３マイクロメートルであったと仮定する。こうした場合であっても、形状等の情報、比較する画像間で実施された工程の情報を加味すれば、同一であるか否かを推定することが可能となる。

このように、ダスト・欠陥の位置特定を複数回行うことによるダスト・欠陥履歴データを取得するようにすれば、最終的な製品化した形態の段階で欠陥位置が判らなくても済むようになる。その理由は、製品において、デバイス特性で影響を与える可能性のあるダスト・欠陥の履歴的な有無を事前に把握することができるからである。

図４は、図３に示す基礎工程後に継続される段階別な製品化工程の例として、ウエハのチップ化を経てのチップの製造工程を段階別に示したフローチャートである。

図４を参照すれば、このチップの製造工程自体は、図２に示した場合と同様に、まずオンウエハ検査処理（ステップ４０１）、チップ化処理（ステップＳ４０２）、及び導波路端面コーティング処理（ステップＳ４０３）を実施する。各工程での処理内容は、図２で説明したオンウエハ検査処理（ステップ２０１）、チップ化処理（ステップＳ２０２）、及び導波路端面コーティング処理（ステップＳ２０３）の場合と同様であるため、説明を省略する。

また、最終的に、チップ外観検査処理（ステップＳ４０４）及びチップ検査処理（ステップＳ４０５）を実施する。これらの各工程での処理内容も、図２で説明したチップ外観検査処理（ステップＳ２０４）及びチップ検査処理（ステップＳ２０５）の場合と同様であるため、説明を省略する。

図２の処理の流れとの根本的な相違は、図４に示すように、先の外観検査処理（ステップＳ３１１）において、ダスト・欠陥位置特定を行って出力されるダスト・欠陥履歴データに基づいて、デバイスの良否を検査判定する点である。具体的に云えば、オンウエハ検査処理（ステップ４０１）の前後、及びチップ検査処理（ステップＳ４０５）の前後の段階へダスト・欠陥履歴データが提供されることになる。

細部を説明すれば、オンウエハ検査処理（ステップ４０１）の前の信号線Ｌ１に伝送されるダスト・欠陥履歴データは、オンウエハ検査を実施する領域の判別に用いられる。また、オンウエハ検査処理（ステップ４０１）の後の信号線Ｌ２に伝送されるダスト・欠陥履歴データは、チップ化するデバイスの判別に用いられる。

さらに、チップ検査処理（ステップＳ４０５）の前の信号線Ｌ３に伝送されるダスト・欠陥履歴データは、チップ検査を実施するチップの判別に用いられる。加えて、チップ検査処理（ステップＳ４０５）の後の信号線Ｌ４に伝送されるダスト・欠陥履歴データは、最終良否判定に用いられる。

図３に示すウエハの製造工程及び図４に示すチップの製造工程を実施すると、以下に説明する様々な推定が可能になる。

例えば、導波路加工後に導波路に隣接してダスト・欠陥が存在していたり、導波路に欠損があったりした場合を想定する。こうした場合には、その後の電極形成、誘電体膜形成において導波路が直接観測できなくなっても、光伝搬損失が大きくなることが容易に推定できる。

また、結晶再成長前に、その後の工程で導波路が形成される箇所にダスト・欠陥が存在していれば、結晶再成長によりダスト・欠陥が埋め込まれてしまっても、内部に欠陥があることが容易に推定できる。逆に、チップ内にダストが存在していたとしても、導波路、電極等に重ならない位置にあれば、デバイス特性の問題は発生しないので、不良品扱いにしなくて済む。

さらに、最終外観検査で異物が発見された場合、例えばそれが電極上にあるのか、電極下にあるのかの判別が難しい場合があるが、ダスト・欠陥履歴データの取得により、そのような判別も可能となる。これにより、例えば電極上のダストであればデバイス特性及び信頼性に影響を与えないという判断を下すことができる。

その他、ダスト・欠陥の位置だけでなく、ダスト・欠陥のサイズ、形状についても、デバイス特性に影響を与えるか否かの判別に役立つことがある。例えば、結晶再成長の場合には、小さいダストが埋め込まれた場合よりも、大きなダストが埋め込まれた場合の方が広範囲に影響する。また、結晶には面方位が存在するため、ダスト・欠陥の形状により埋め込まれた場合に現れる結晶面、エッチングされた際に出てくる面方位が異なる。

従って、光電子デバイス検査装置による検査結果データ、それに基づくダスト・欠陥履歴データから不良品だと判別できる場合は、ウエハの外観検査後の特性評価を行わなくても、不良品を除外することができる。このため、その分、検査コストを削減することが可能となる。また、ダスト・欠陥の情報からだけでは、明確に良否を判別できない場合であっても、特性評価結果と合わせて判別を行えば、良否判定をより確かなものにできる。

通常、デバイス特性は典型値を中心に或る程度の分布を持つが、それがダスト・欠陥によるものであれば、正常品の分布の範囲内ではなくなるため、根拠を持って不良品と結論付けることができる。逆に、通常は不良品が流出することを防ぐために、良品であったとしても、分布の典型値から離れた箇所は危険性を考えて廃棄してしまうため、その分製造コストが上がってしまう。

この点について、実施形態１によれば、適正に良否の判断を行うことができるため、良品を廃棄してしまう度合いを減らすことができ、そのような結果として、コストを削減することが可能になる。

ダスト・欠陥がデバイス特性、信頼性に影響を与えるか否かの判定は、検査技術者がダスト・欠陥履歴データに基づいて、判定するものである。それらの判定結果を教師データとして、機械学習を実施し、人工知能を用いて判定させることもできる。

また、検査技術者が光電子デバイス検査装置による検査結果データ、それに基づくダスト・欠陥履歴データを基に判定することが困難である場合、即ち、人により判定が別れてしまうような曖昧な状況が生じる場合を想定する。こうした場合には、デバイス特性の結果とダスト・欠陥の情報との両方を解析することにより、判定基準を作っておくことが有効である。

因みに、上述した実施形態１では、光電子デバイス検査装置１１からの検査結果データに必要な情報を、ダスト・欠陥の情報として説明したが、実際には異物のダストが欠陥であるとの判定に至る場合が問題視される。このため、技術的には実質上、欠陥に至った異物についてのデータを欠陥の情報とみなして良いものである。また、特に欠陥の情報の重要項目として、欠陥の位置が必須となることは上述した通りである。その他、以下はダスト・欠陥履歴データを適宜履歴データと呼ぶ。

以上に説明した光電子デバイスの製造方法は、技術的概要として、検査データ取得工程、検査結果保管工程、及び欠陥判定結果反映工程を有するものとみなせる。

具体的に云えば、検査データ取得工程では、光電子デバイスを製造する段階別な基礎工程で不良品の認定要因となる欠陥の発生に係る異なる複数の工程で欠陥検査を実行した結果の検査結果データを取得する。但し、ここでの複数の工程は、予め選択的に設定することが可能である。

また、検査結果保管工程では、検査結果データを複数の工程について工程別に保管する。さらに、欠陥判定結果反映工程では、基礎工程の複数の工程で取得された検査結果データに含まれる欠陥の情報と正常状態の検査結果を示す比較情報とを比較することで同一の欠陥を示すか否かを判定する。そして、判定の結果が同一の欠陥又は欠陥の状態変化を示す場合に、そのときの検査結果データを履歴データとして保管すると共に、履歴データを後続する光電子デバイスを製造する段階別な製品化工程へ反映用に提供する。

ここで、基礎工程をウエハの製造工程とし、製品化工程をウエハのチップ化を経てのチップの製造工程とした場合が上述した実施形態１に係る図３、図４のフローチャートに対応する。そこで、欠陥判定結果反映工程では、チップの製造工程におけるデバイス検査の前後段階へ履歴データを提供することが好ましい。係るデバイス検査は、ウエハの状態のまま電気特性を評価するオンウエハ検査と、ウエハをチップ化した後の最終的なチップ検査と、を示す。尚、検査データ取得工程において、検査結果データに含まれる欠陥の情報として、少なくとも欠陥の位置を必須とし、欠陥のサイズ及び形状を含む１種以上のデータを取得することが好ましい。

何れにしても、係る製造方法は、特に光デバイスを製造する場合に顕著に効果を発揮する。光デバイスは光導波路に欠陥をもたらすダスト・欠陥が１つでもあると、光損失となって顕著な特性劣化として現れる。このため、１つ１つのダスト・欠陥の位置、その履歴データを取得することが重要となる。また、半導体光デバイスに限らず、石英系光デバイスや、有機材料、或いはその他材料の光デバイス等にも適用可能である。

要するに、基板上にデバイスを製造するものであって、製造工程中にダスト・欠陥が発生したり、或いは発生後に消失したり、しかも１つのダスト・欠陥による影響が大きいような場合は、電子デバイス等に対しても有効となる。その他、基板間に液晶を挟み込むことで作られる液晶モニタ等にも適用することが可能である。

尚、実施形態１では、光電子デバイスの製造工程中に欠陥検査（ダスト・欠陥情報取得処理）を図３に示したウエハの製造工程の例では７回実施しているが、必ずしもこの回数に限定されない。光電子デバイスの基本構造、その製造工程によって、工程別の注目度合いを決定し、欠陥検査を実行する回数を選択的に設定することができる。

即ち、上記欠陥検査を実行する回数は、削減することも増大することも可能である。少なくとも２回以上ダスト・欠陥の位置を特定する作業を実施し、ダスト・欠陥の混入履歴を特定すれば良い。これにより、最終外観のみではデバイス特性への影響が判らないダスト・欠陥の状況が判り、良否判別が可能か、或いは良否判定の補助材料となる。

因みに、データ処理制御部で行うダスト・欠陥が同一であるか否かの判定は、製造工程の基礎工程中に行われるダスト・欠陥の位置取得の都度、それより前の工程で取得したダスト・欠陥の位置と比較することで実施しても良い。これに代えて、製造工程の基礎工程中に行われる全てのダスト・欠陥の位置取得を行ってから纏めて実施しても良い。或いは、例えば２、３回分のダスト・欠陥の位置取得毎に行わせることも可能である。こうした設定は、基礎工程に費やす所要時間、ダスト・欠陥の位置取得に費やす処理時間等を鑑み、柔軟に対応すれば良いものである。

図５は、上述した図３に示すウエハの製造工程を実施するために必要なハードウエアとなる光電子デバイス製造支援システム１０の基本構成を示したブロック図である。

図５を参照すれば、光電子デバイス製造支援システム１０は、光電子デバイス検査装置１１及びサーバ１２から構成される。光電子デバイス検査装置１１は、欠陥の発生に係る複数の設定された工程で欠陥検査を実行した結果の検査結果データを出力する。サーバ１２は、欠陥検査結果取得部１２ａ１、１２ａ２、１２ａ３と、データベース（ＤＢ）１２ｂと、データ処理制御部１２ｃと、を備えて構成される。

サーバ１２における欠陥検査結果取得部１２ａ１、１２ａ２、１２ａ３は、データ処理制御部１２ｃによる制御を受けることにより、光電子デバイス検査装置１１からの複数の工程での検査結果データを工程別に取得する。データベース１２ｂは、データ処理制御部１２ｃによる制御を受けることにより、欠陥検査結果取得部１２ａ１、１２ａ２、１２ａ３から出力される検査結果データを工程別に保管する。

データ処理制御部１２ｃは、基礎工程の複数の工程で取得された検査結果データに含まれる欠陥の情報と正常状態の検査結果を示す比較情報とを比較することで同一の欠陥を示すか否かを判定する。そして、判定の結果が同一の欠陥又は欠陥の状態変化を示す場合に、そのときの検査結果データを履歴データとしてデータベース１２ｂに保管すると共に、履歴データを後続する光電子デバイスを製造する段階別な製品化工程へ反映用に提供する。

ここでの基礎工程は、ウエハの製造工程であり、製品化工程は、ウエハのチップ化を経てのチップの製造工程を示す場合を例示できることは、上述した通りである。そこで、データ処理制御部１２ｃは、チップの製造工程におけるデバイス検査の前後段階へ履歴データを提供することが好ましい。

上記デバイス検査は、オンウエハ検査と最終的なチップ検査とを示すため、これらの前後段階へ履歴データを提供することになる。光電子デバイス検査装置１１は、欠陥の情報について、欠陥の位置を必須とし、欠陥のサイズ及び形状の１項目以上を画像処理することにより、１種以上のデータを出力する機能を持てば良い点は、上述した通りである。

ウエハの製造工程は、ダスト・欠陥情報取得を行う任意な工程の流れを想定すると、〇〇〇工程、△△△工程、□□□工程と進むが、それぞれの工程において、ダスト・欠陥情報が光電子デバイス検査装置１１から出力される。即ち、光電子デバイス検査装置１１は、〇〇〇工程、△△△工程、□□□工程の工程別にサーバ１２の欠陥検査結果取得部１２ａ１、１２ａ２、１２ａ３へ検査結果データを送出する。

ダスト・欠陥情報にはダスト・欠陥の位置の他、ダスト・欠陥のサイズ及び形状が含まれるが、サーバ１２では、その一部又は全部を取得して別個に入力する。ダスト・欠陥の情報のうち、ダスト・欠陥の位置は必須情報であるが、ダスト・欠陥のサイズや形状は必ずしも必要ではない。

サーバ１２では、各工程で得られたダスト・欠陥情報を工程別にデータベース１２ｂで保管する。この後、サーバ１２では、データ処理制御部１２ｃが異なる工程間のダスト・欠陥の情報と比較情報とをそれぞれ比較することで同一のダスト・欠陥であるか否かを判定する。

データ処理制御部１２ｃは、判定の結果が同一のダスト・欠陥又はダスト・欠陥の状態変化を示す場合に、そのときの検査結果データをダスト・欠陥履歴データとしてデータベース１２ｂに保管する。同時に、光電子デバイスを製造する段階別な製品化工程でのデバイス検査（オンウエハ検査、チップ検査）の前後段階へダスト・欠陥履歴データを反映用に提供する。

このダスト・欠陥履歴データでは、ダスト・欠陥の発生及び消滅が発生する工程間が特定されて出力される。ウエハ製造工程の各工程からダスト・欠陥の情報を取得する光電子デバイス検査装置１１の検出機能と、サーバ１２のデータ処理制御部１２ｃでデータ処理されたダスト・欠陥履歴データの出力機能とが組み合わされる。

上記組み合わせによって、光電子デバイス製造支援システム１０の光電子デバイスの製造支援機能が構築される。光電子デバイス検査装置１１がダスト・欠陥の位置情報を検出するためには、工程中のウエハ画像の良品画像を比較情報として得ておき、ダスト・欠陥の情報と比較情報との比較を行えば良い。

図６は、光電子デバイス製造支援システム１０のサーバ１２に備えられるデータ処理制御部１２ｃでデータ処理されるダスト・欠陥の位置、サイズ、形状の情報を画像処理後の表示イメージで示す図である。

図６を参照すれば、例えば、〇〇〇工程で検査した１番目のダスト・欠陥を想定すると、Ｘ方向サイズＷＸａ１、Ｙ方向サイズＷＹａ１という具合に定義できる。また、中心位置をダスト・欠陥位置（Ｘａ１，Ｙａ１）と定義できる。ダストＤの形状をデータ化するには、例えばダスト・欠陥を単位面積で区切り、それぞれの単位領域の座標を座標群として記述すれば良い。

何れにせよ、光電子デバイス検査装置１１が欠陥の情報として、少なくとも欠陥の位置を必須とし、欠陥のサイズ及び形状を含む１項目以上を画像処理により取得すれば、これらのデータをサーバ１２のモニタ画面に表示可能になる。

その他、これらのデータを転送して別の端末装置の画面上表示させることができると共に、データベース１２ｂにテーブル形式で保管することができる。即ち、データベース１２ｂは、工程別の欠陥の情報として、少なくとも欠陥の位置に係る座標を必須とし、欠陥のサイズに係る方向及び欠陥の形状に係る座標群の１種以上のデータをテーブル形式で保管することができる。

尚、図６に示す態様は、データベース１２ｂへの保管用にデータ化した一例であるが、その他の定義を用いても良い。例えば、ダストＤの形状を記憶するための単位領域の座標は、欠陥位置からのベクトルとして定義する等の手法も適用することができる。

表１は、図６の定義に基づいて検出したダスト・欠陥情報をデータ化した例である。

但し、表１では、〇〇〇工程、△△△工程、□□□工程をそれぞれ工程Ａ、工程Ｂ、工程Ｃとしており、それぞれ検査されるダスト・欠陥情報について、工程別に位置、サイズ、形状をデータ番号順にデータ化した場合を例示している。実際には５個以上のダスト・欠陥が検査されることもあるが、ここでは、説明上の簡略化のために、各工程で５個分のみのデータを記述している。

また、表１中の位置にはＸ座標、Ｙ座標が含まれ、サイズにはＸ方向、Ｙ方向が含まれ、形状には座標群が含まれる点については、図６を参照して説明した通りである。その他、工程Ａ、工程Ｂ、工程Ｃを区別するため、それぞれデータ中に小文字ａ、ｂ、ｃを付記している。

表２は、表１のデータから光電子デバイス製造支援システム１０のデータ処理制御部１２ｃにより、同一のダスト・欠陥であるか否かを判定した結果及びその状態変化をデータ化し、履歴データとして出力した様子を示した例である。

但し、表２においても、〇〇〇工程、△△△工程、□□□工程をそれぞれ工程Ａ、工程Ｂ、工程Ｃとしており、同一のダスト・欠陥があった場合を発生の項目に表記し、その状態変化があった場合を消滅の項目に表記している。

因みに、検査結果から工程Ａで検査したダスト・欠陥と工程Ｂで検査したダスト・欠陥とが同一であるか否かの判定は、例えば、以下に示す手順１）～３）に従って行う。手順１）は、ダスト・欠陥の位置が一致するか否かである。手順２）は、ダスト・欠陥の位置Ｘ座標±Ｘ方向サイズの半分がＡ工程、Ｂ工程のダストで重なり、且つダスト・欠陥の位置Ｙ座標±Ｙ方向サイズの半分がＡ工程、Ｂ工程のダストで重なるか否かである。手順３）は、ダスト・欠陥の形状座標群がＡ工程、Ｂ工程のダストで重なるか否かである。

こうした手法で判定を行うと、手順１）では、座標取得方法の誤差により位置ズレが生じる場合、工程によってダスト、欠陥のサイズが変わる場合があるが、こうした場合に対応できない。そこで、こうした場合には、手順２）又は手順３）を実施して判定を行う。

表２中では、工程Ａの二番目のデータで発生が判定された同一のダスト・欠陥について、工程Ｂの二番目のデータでは消えている。勿論、工程Ｃの二番目のデータでも同様に消えた状態となっている。そこで、二番目のデータについては、発生の項目Ａ及び消滅の項目Ｂが表記される。また、工程Ａの四番目のデータで発生が判定された同一のダスト・欠陥について、工程Ｂの四番目のデータでは残っているが、工程Ｃの四番目のデータでは消えている。そこで、四番目のデータについては、発生の項目Ａ及び消滅の項目Ｃが表記される。

尚、本発明は、上述した各実施形態に限定されず、その技術的要旨を逸脱しない範囲で種々変形が可能であり、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが本発明の対象となる。上記各実施形態は、好適な例を示したものであるが、当業者であれば、開示した内容から様々な変形例を実現することが可能である。そうした場合にも、これらは添付した特許請求の範囲に含まれるものである。

１０ 光電子デバイス製造支援システム
１１ 光電子デバイス検査装置
１２ サーバ
１２ａ１、１２ａ２、１２ａ３ 欠陥検査結果取得部
１２ｂ データベース（ＤＢ）
１２ｃ データ処理制御部
Ｄ ダスト
Ｌ１、Ｌ２、Ｌ３、Ｌ４ 信号線

Claims (5)

1. 光電子デバイスを製造する段階別な基礎工程で不良品の認定要因となる欠陥の発生に係る異なる複数の工程で欠陥検査を実行した結果の検査結果データを取得する検査データ取得工程と、
   前記検査結果データを前記複数の工程について工程別に保管する検査結果保管工程と、
   前記基礎工程の前記複数の工程で取得された前記検査結果データに含まれる前記欠陥の情報と正常状態の検査結果を示す比較情報とをそれぞれ比較することで同一の欠陥を示すか否かを判定し、当該判定の結果が当該同一の欠陥又は当該欠陥の状態変化を示す場合に、当該検査結果データを履歴データとして保管すると共に、当該履歴データを後続する前記光電子デバイスを製造する段階別な製品化工程へ反映用に提供する欠陥判定結果反映工程と、を有し、
   前記基礎工程をウエハの製造工程とし、
   前記製品化工程を前記ウエハのチップ化を経てのチップの製造工程とし、
   前記欠陥判定結果反映工程では、前記チップの製造工程におけるデバイス検査の前後段階へ前記履歴データを提供し、
   前記チップの製造工程での前記デバイス検査は、前記ウエハの状態のまま電気特性を評価するオンウエハ検査と、前記ウエハをチップ化した後の最終的なチップ検査と、を示す
   ことを特徴とする光電子デバイスの製造方法。
2. 前記検査データ取得工程では、前記欠陥の情報として、少なくとも当該欠陥の位置を必須とし、当該欠陥のサイズ及び形状を含む１種以上のデータを取得する
   ことを特徴とする請求項１に記載の光電子デバイスの製造方法。
3. 光電子デバイスを製造する段階別な基礎工程で不良品の認定要因となる欠陥の発生に係る異なる複数の工程で欠陥検査を実行した結果の検査結果データを出力する光電子デバイス検査装置と、
   前記光電子デバイス検査装置からの前記検査結果データを前記複数の工程について工程別に取得する欠陥検査結果取得部と、
   前記欠陥検査結果取得部から出力される前記検査結果データを前記複数の工程の工程別に保管するデータベースと、
   前記基礎工程の前記複数の工程で取得された前記検査結果データに含まれる前記欠陥の情報と正常状態の検査結果を示す比較情報とをそれぞれ比較することで同一の欠陥を示すか否かを判定し、当該判定の結果が当該同一の欠陥又は当該欠陥の状態変化を示す場合に、当該検査結果データを履歴データとして前記データベースに保管すると共に、当該履歴データを後続する前記光電子デバイスを製造する段階別な製品化工程へ反映用に提供するデータ処理制御部と、を備え、
   前記基礎工程は、ウエハの製造工程であり、
   前記製品化工程は、前記ウエハのチップ化を経てのチップの製造工程であり、
   前記データ処理制御部は、前記チップの製造工程におけるデバイス検査となる前記ウエハの状態のまま電気特性を評価するオンウエハ検査と、前記ウエハをチップ化した後の最終的なチップ検査との前後段階へ前記履歴データを提供する
   ことを特徴とする光電子デバイス製造支援システム。
4. 前記光電子デバイス検査装置は、前記欠陥の情報として、少なくとも当該欠陥の位置を必須とし、当該欠陥のサイズ及び形状を含む１項目以上を画像処理することにより、１種以上のデータを出力する
   ことを特徴とする請求項３に記載の光電子デバイス製造支援システム。
5. 前記データベースは、前記工程別の前記欠陥の情報として、少なくとも当該欠陥の位置に係る座標を必須とし、当該欠陥のサイズに係る方向及び当該欠陥の形状に係る座標群の１種以上のデータをテーブル形式で保管する
   ことを特徴とする請求項４に記載の光電子デバイス製造支援システム。

Images