KR102557190B1 - 설계를 사용한 사전 층 결함 사이트 검토 - Google Patents

설계를 사용한 사전 층 결함 사이트 검토 Download PDF

Info

Publication number
KR102557190B1
KR102557190B1 KR1020187000701A KR20187000701A KR102557190B1 KR 102557190 B1 KR102557190 B1 KR 102557190B1 KR 1020187000701 A KR1020187000701 A KR 1020187000701A KR 20187000701 A KR20187000701 A KR 20187000701A KR 102557190 B1 KR102557190 B1 KR 102557190B1
Authority
KR
South Korea
Prior art keywords
layer
image
coordinate system
previous layer
current layer
Prior art date
Application number
KR1020187000701A
Other languages
English (en)
Other versions
KR20180010307A (ko
Inventor
아르피트 야티
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20180010307A publication Critical patent/KR20180010307A/ko
Application granted granted Critical
Publication of KR102557190B1 publication Critical patent/KR102557190B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • G06T7/337—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods involving reference images or patches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

웨이퍼의 사전 층 내의 결함의 좌표에 기초하여 웨이퍼의 층을 이미지화하는 시스템 및 방법이 개시된다. 현재 층의 이미지를 사용하여 현재 층에 대한 설계 파일이 웨이퍼에 정렬될 수 있다. 이전 층에 대한 설계 파일은 현재 층에 대한 설계 파일에 정렬될 수 있다.

Description

설계를 사용한 사전 층 결함 사이트 검토
본 출원은 2015년 6월 19일에 출원된 인도 특허 출원 제3079/CHE/2015호 및 2015년 8월 12일에 출원된 미국 가특허 출원 제62/204,328호의 우선권을 청구하며, 이 출원들의 내용은 참조로서 본 명세서 내에 병합된다.
본 발명개시는 반도체 웨이퍼 결함 검토 및 분석에 관한 것이다.
웨이퍼 검사 시스템은 제조 공정 중에 발생하는 결함들을 검출함으로써 반도체 제조자가 집적 회로(integrated circuit; IC) 칩 수율을 증가시키고 유지하는 것을 돕는다. 검사 시스템의 한가지 목적은 제조 공정이 사양(specification)을 충족하는지 여부를 모니터링하는 것이다. 구축된 규범들의 범위를 제조 공정이 벗어난 경우 검사 시스템은 문제점 및/또는 문제점의 원인을 표시하며, 그 후 반도체 제조자는 이를 해결할 수 있다.
반도체 제조 산업의 진화는 수율 관리, 및 특히 계측 및 검사 시스템에 대한 요구가 증가하고 있다. 웨이퍼 크기가 증가하는 동안 임계 디멘션(dimension)은 줄어들고 있다. 경제학은 고수율, 고부가가치 생산을 달성하는 시간을 줄이도록 업계를 몰아가고 있다. 따라서, 수율 문제를 검출하여 그것을 고치는데 걸리는 총 시간을 최소화하는 것은 반도체 제조자의 투자수익률(return-on-investment; ROI)을 결정한다.
반도체 웨이퍼는 다중층을 포함할 수 있다. 하나의 층 내에서의 결함은 나중에 형성되는 층들에서의 제조에 영향을 줄 수 있다. 결함은 또한 결함이 위치해 있는 층에 관계없이 웨이퍼 수율에 영향을 미칠 수 있다. 조기에 형성되거나 또는 이전에 형성된 층에서 결함을 갖는 사이트(site)를 "사전 층 결함 사이트"라고 칭할 수 있다. 결함 및 후속 층에 미치는 결함의 영향을 모니터링하는 것이 유리할 수 있다. 따라서, 반도체 제조자는 대량 생산을 개선하기 위해 사전 층 결함 사이트를 검토할 수 있다.
반도체 제조 동안, 웨이퍼의 각각의 층 상에서의 잠재적인 결함은 광대역 플라즈마, 레이저 스캐닝, 또는 전자빔을 사용하는 결함 검사 툴과 같은 결함 검사 툴을 사용하여 발견될 수 있다. 그 후, 결함 위치는, 예를 들어, 결함의 존재 및/또는 결함의 유형을 확인하기 위해 고해상도 이미징을 갖는 스캐닝 전자 현미경(scanning electron microscope; SEM)을 이용하여 검토된다.
조기에 형성된 층 상에서의 결함에 의해 야기된 하나 이상의 후속 층에 대한 영향을 모니터링하는 것은 어렵다. 다양한 웨이퍼층의 이미지들은 정렬되지 않는다. 따라서, 예를 들어, SEM 툴을 사용하여, 이전에 형성된 층으로부터의 좌표로 층 내의 결함의 사이트를 관찰하는 것은 잘못된 웨이퍼 영역을 관찰하는 것을 초래시킬 수 있다. 좌표계는 웨이퍼의 상이한 층들마다 상이할 수 있기 때문에 층 이미지를 디스큐(Deskew)하는 것은 불가능하다. 사용자는, 예를 들어, SEM 이미지가 사전 층 결함 사이트에 대응하는 영역인지 여부를 자주 추측한다. 반도체 제조자는 이미지 내의 특정 사이트가 사전 층 결함 사이트에 대응하는지를 확인하는데 시간을 낭비한다. 근사 패턴 일치는 단지 몇 개의 층들에 대해서만 가능하기 때문에 이러한 비교는 복잡하다. 이미지들이 몇 개 층 이상으로 떨어져 있는 경우, 이미지 내의 패턴들은, 나중에 형성된 층의 이미지 내의 피처들이 사전 층 결함의 위치에 대응하는지를 확인하는 것이 불가능할 수 있을 만큼 충분히 상이할 수 있다.
따라서, 웨이퍼를 검사하는 개선된 시스템 및 방법이 필요하다.
제1 실시예에서, 시스템이 제공된다. 시스템은 결함 검토 툴 및 결함 검토 툴과 통신하도록 구성된 제어기를 포함한다. 결함 검토 툴은 웨이퍼를 클램핑(clamp)하도록 구성된 스테이지 및 웨이퍼의 표면의 층의 이미지를 생성하도록 구성된 이미지 생성 시스템을 포함한다. 제어기는 웨이퍼의 현재 층에 대한 설계 파일을 현재 층의 이미지에 정렬시키고; 웨이퍼의 이전 층에 대한 설계 파일을 현재 층에 대한 설계 파일에 정렬시키며; 이전 층 내의 결함의 좌표에 기초하여 현재 층의 이미지의 영역을 식별하도록 구성된다. 이전 층은 현재 층 이전에 형성된다. 영역은 이전 층 내의 결함의 좌표에 대응한다. 현재 층의 이미지는 스캐닝 전자 현미경 이미지일 수 있다.
제어기는 프로세서, 프로세서와 전자 통신하는 저장 디바이스, 및 프로세서와 전자 통신하는 통신 포트를 포함할 수 있다.
웨이퍼의 적어도 하나의 다이 모서리가 마킹(mark)될 수 있다. 제어기는 또한 이전 층에 대한 설계 파일을 정렬시킨 후 다이 모서리를 이전 층에 대한 다이 좌표계에 대해 조정하도록 구성될 수 있다.
제어기는 또한 현재 층의 이미지를 디스큐(deskew)하도록 구성될 수 있다.
제어기는 또한 현재 층에 대한 좌표계를 생성하고 이전 층에 대한 대응하는 좌표계를 생성하도록 구성될 수 있다.
제어기는 또한 이전 층의 이미지를 이전 층에 대한 설계 파일 또는 현재 층에 대한 설계 파일 중 적어도 하나에 정렬시키도록 구성될 수 있다.
이미지 생성 시스템은 전자 빔, 광대역 플라즈마, 또는 레이저 중 적어도 하나를 사용하도록 구성될 수 있다.
제2 실시예에서, 방법이 제공된다. 방법은, 스테이지를 사용하여 결함 검토 툴에서 웨이퍼를 정렬시키는 단계; 웨이퍼의 적어도 하나의 다이 모서리를 마킹하는 단계; 제어기를 사용하여 웨이퍼의 현재 층에 대한 설계 파일을 현재 층의 이미지에 정렬시키는 단계; 제어기를 사용하여 웨이퍼의 이전 층에 대한 설계 파일을 현재 층에 대한 설계 파일에 정렬시키는 단계; 및 제어기를 사용하여 이전 층 내의 결함의 좌표에 기초하여 현재 층의 이미지의 영역을 식별하는 단계를 포함한다. 이전 층은 현재 층 이전에 형성된다. 영역은 이전 층 내의 결함의 좌표에 대응한다. 현재 층의 이미지는 스캐닝 전자 현미경 이미지일 수 있다.
방법은 이전 층에 대한 설계 파일을 정렬시킨 후 다이 모서리를 이전 층에 대한 다이 좌표계에 대해 조정하는 단계를 더 포함할 수 있다.
방법은 제어기를 사용하여 현재 층과 이전 층의 결함 사이트 이미지를 갖는 로트(lot)를 생성하는 단계를 더 포함할 수 있다.
방법은 제어기를 사용하여 현재 층의 이미지를 디스큐하는 단계를 더 포함할 수 있다.
방법은 현재 층에 대한 좌표계를 생성하고 제어기를 사용하여 이전 층에 대한 대응하는 좌표계를 생성하는 단계를 더 포함할 수 있다.
방법은 이전 층의 이미지를 이전 층에 대한 설계 파일 또는 현재 층에 대한 설계 파일 중 적어도 하나에 정렬시키는 단계를 더 포함할 수 있다.
방법은 제어기를 사용하여, 현재 층의 이미지의 영역을 식별하기 전에 이전 층의 이미지에서의 결함의 위치를 식별하는 단계를 더 포함할 수 있다. 이전 층의 이미지는 이전 층에 대한 설계 파일에 정렬될 수 있다.
본 발명개시의 성질 및 목적에 대한 보다 완전한 이해를 위해서는, 첨부 도면과 관련하여 취해진 다음의 상세한 설명을 참조해야 하며, 첨부 도면들과 관련하여,
도 1은 본 발명개시에 따른 결함 검토 툴의 블록도이다.
도 2 내지 도 5는 예시적인 사전 층 및 현재 층 설계 및 SEM 이미지이다.
도 6은 예시적인 사전 층 이미지이다.
도 7은 예시적인 현재 층 이미지이다.
도 8은 본 발명개시에 따른 실시예를 도시하는 흐름도이다.
청구된 발명내용은 특정 실시예들의 측면에서 설명될 것이지만, 본원에서 설명된 모든 장점들과 특징들을 제공하지는 않는 실시예들을 비롯한 다른 실시예들이 또한 본 발명개시의 범위 내에 있다. 본 발명개시의 범위를 벗어나지 않으면서 다양한 구조적, 논리적, 공정 단계, 및 전자적 변경이 이루어질 수 있다. 따라서, 본 발명개시의 범위는 첨부된 청구범위만을 참조함으로써 정의된다.
본 명세서에서 개시된 시스템 및 방법의 실시예는 웨이퍼의 층의 개선된 검사 또는 웨이퍼에 대한 결함 모니터링을 가능하게 한다. 층의 영역은 이전 층("사전 층") 결함 사이트의 위치에 기초하여 신속하게 검토되거나 검사될 수 있다. 반도체 제조자는 제조 공정의 여러 스테이지 또는 시간에서 사전 층 결함 사이트를 모니터링할 수 있다. 예를 들어, 사전 층 결함 사이트는 일부 또는 모든 후속 공정 단계들 동안 또는 그 후에 모니터링될 수 있다. 사전 층 내의 결함들의 분류는 반도체 제조자로 하여금 웨이퍼의 여러 층들에 영향을 미치는 수율 영향 DOI(defect of interest) 유형에 집중할 수 있게 해준다. 여기에서 개시된 시스템 및 방법의 실시예는 또한 개선되고/되거나 빠른 검사 쓰루풋을 제공하고, 수동적 검토 기술을 제거할 수 있다.
여기에서 이용된 용어 "웨이퍼"는 일반적으로 반도체 또는 비반도체 물질로 형성된 기판들을 가리킨다. 이러한 반도체 또는 비반도체 물질의 예시들로는 단결정 실리콘, 갈륨 질화물, 갈륨 비소, 인듐 인화물, 사파이어, 및 유리를 포함하지만, 이들로 한정되지는 않는다. 이러한 기판들은 통상적으로 반도체 제조 설비들에서 발견되고/발견되거나 처리될 수 있다.
웨이퍼는 기판 상에 형성된 하나 이상의 층들을 포함할 수 있다. 예를 들어, 이러한 층들은 포토레지스트, 유전체 물질, 도전성 물질, 및 반도체 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 많은 상이한 유형의 이러한 층들이 당 업계에 공지되어 있으며, 본원에서 이용되는 용어 웨이퍼는 모든 유형의 이러한 층들을 포함하는 웨이퍼를 망라하는 것으로 의도된다.
웨이퍼 상에 형성된 하나 이상의 층들은 패터닝될 수 있거나 또는 비패터닝될 수 있다. 예를 들어, 웨이퍼는 반복가능한 패터닝된 피처들 또는 주기적 구조물들을 각각 갖는 복수의 다이들을 포함할 수 있다. 이러한 물질층들의 형성 및 처리는 궁극적으로 완성된 디바이스들을 초래시킬 수 있다. 많은 상이한 유형들의 디바이스들이 웨이퍼 상에 형성될 수 있고, 여기서 이용된 용어 웨이퍼는 본 업계에서 알려진 임의의 유형의 디바이스가 그 위에 제조되고 있는 웨이퍼를 망라하도록 의도된 것이다.
도 1은 본 발명개시에 따른 결함 검토 툴(100)의 블록도이다. 결함 검토 툴(100)은 웨이퍼(103)를 클램핑하도록 구성된 스테이지(104)를 포함한다. 스테이지(104)는 1개, 2개, 또는 3개의 축으로 이동하거나 또는 회전하도록 구성될 수 있다.
도 1에서 도시된 바와 같이, 웨이퍼(103)는 복수의 층을 포함한다. 현재 층(110)은 사전 층(109) 이후에 형성된다. 그러나, 사전 층(109) 내의 결함은 현재 층(110)에 영향을 줄 수 있다. 도 1에서는 현재 층(110)이 이미지화되는 것으로서 도시되어 있지만, 현재 층(110)의 형성 이전에는 사전 층(109)이 이미지화되었을 수 있다. 도 1에서 도시된 3개의 층보다 더 많거나 더 적은 수의 층이 가능하다.
결함 검토 툴(100)은 또한 웨이퍼(103)의 표면의 이미지를 생성하도록 구성된 이미지 생성 시스템(101)을 포함한다. 이미지는 웨이퍼(103)의 특정 층에 대한 것일 수 있다. 이 예시에서, 이미지 생성 시스템(101)은 웨이퍼(103)의 이미지를 생성하기 위해 전자빔(102)을 생성한다. 광대역 플라즈마 또는 레이저 스캐닝을 사용하는 것과 같은 다른 이미지 생성 시스템(101)이 가능하다.
특정 예시에서, 결함 검토 툴(100)은 스캐닝 전자 현미경(SEM)의 일부이거나 스캐닝 전자 현미경(SEM)이다. 웨이퍼(103)의 이미지는 집속된 전자빔(102)으로 웨이퍼(103)를 스캐닝함으로써 생성된다. 전자는 표면 토포그래피 및 웨이퍼(103)의 조성에 관한 정보를 포함하는 신호를 생성하는데 사용된다. 전자빔(102)은 래스터 스캔 패턴으로 스캐닝될 수 있고, 전자빔(102)의 위치는 검출된 신호와 결합되어 이미지를 생성할 수 있다.
결함 검토 툴(100)은 제어기(105)와 통신한다. 예를 들어, 제어기(105)는 이미지 생성 시스템(101) 또는 결함 검토 툴(100)의 다른 컴포넌트들과 통신할 수 있다. 제어기(105)는 프로세서(106), 프로세서(106)와 전자통신하는 저장 디바이스(107), 및 프로세서(106)와 전자통신하는 통신 포트(108)를 포함할 수 있다. 제어기(105)는 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 실제에서 구현될 수 있다는 것을 이해해야 한다. 또한, 본원에서 기술된 바와 같은 제어기의 기능은 하나의 유닛에 의해 수행되거나, 상이한 컴포넌트들 간에 나뉘어질 수 있으며, 이 때 각각의 컴포넌트는 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 차례로 구현될 수 있다. 본원에서 설명된 다양한 방법들 및 기능들을 구현하기 위한 제어기(105)에 대한 프로그램 코드 또는 명령어들은 메모리와 같은, 제어기가 판독가능한 저장 매체 내에, 제어기(105) 내에, 제어기(105) 외부에 저장될 수 있거나, 또는 이들의 조합 형태로 저장될 수 있다.
도 2 내지 도 5는 예시적인 사전 층 및 현재 층 설계 및 SEM 이미지이다. 도 2는 사전 층에 대한 설계 파일이고, 도 3은 사전 층에 대한 대응하는 SEM 이미지이다. 도 4는 현재 층에 대한 설계 파일이고, 도 5는 현재 층에 대한 대응하는 SEM 이미지이다. 도 2와 도 4에서 도시된 설계 파일 및 도 3과 도 5에서 도시된 SEM 이미지는 이 예시에서 웨이퍼의 동일한 영역에 대응한다. 도 3과 도 5를 비교할 때 알 수 있듯이, 웨이퍼의 상이한 층들의 이미지들은 다를 수 있는데, 이는 웨이퍼의 나중에 형성된 층에서 사전 층 결함 사이트의 위치를 정확히 찾아내는 것을 어렵게 할 수 있다.
도 6은 예시적인 사전 층 이미지이다. 웨이퍼(200)의 영역(201)이 클로즈업으로 도시되어 있다. 영역(201)은 다이에 대응하거나 또는 웨이퍼의 다른 영역에 대응할 수 있다. 영역(201)에는 사전 층 결함 사이트(202)(점선 원으로 표시됨)가 있다. 사전 층 결함 사이트(202) 내의 결함은 반도체 제조 동안에 발견되는 임의의 결함일 수 있다. 예를 들어, 결함은 입자 또는 오염물, 패턴 결함, 스크래치, 에칭 프로파일 결함, 에칭 선택비 문제, 평탄화 동안의 잘못된 제거, 임계 치수 문제, 오버레이 문제, 및 다른 유형의 결함일 수 있다.
도 7은 예시적인 현재 층 이미지이다. 현재 층의 영역(301)은 영역(201)에 대응한다. 그러나, 도 7에서의 현재 층은 도 6에서의 사전 층과는 상이하다. 도 6에서의 이전 층은 도 7에서의 현재 층 이전에 형성된다. 도 7에서의 현재 층은 도 6의 사전 층 바로 위에 배치될 수 있다. 도 7에서의 현재 층은 또한 현재 층과 사전 층 사이의 하나 이상의 추가적인 층에 의해 도 6의 사전 층으로부터 분리될 수 있다.
도 7에서 알 수 있는 바와 같이, 현재 층 상의 사전 층 결함 사이트(202)는 도 6에서의 사전 층의 이미지에서 보이는 디바이스 또는 피처를 포함하지 않는다. 그러나, 반도체 제조자는 도 6에서의 사전 층 이후에 형성된 웨이퍼(200)의 현재 층 또는 다른 층들에 대한 사전 층 결함 사이트(202)의 영향을 결정하는데 관심이 있다.
도 8은 본 발명개시에 따른 실시예를 도시하는 흐름도이다. 오리지널 DOI의 사이트를 포함하는 사전 층의 설계 파일과, 현재 층의 설계 파일이 사용된다. 사전 층은 이전 층의 결함 좌표를 찾기 위해 검사 툴(예를 들어, 광학 검사, 레이저 스캐닝 등)에 의해 검사되었다. 이러한 결함 좌표는 사전 층 설계 좌표계로 보고될 수 있다. 이전 층의 SEM 이미지와 같은 이미지가 결함 사이트의 위치를 확인하는데 사용된다. 결함 검토 툴(100)과 같은 결함 검토 툴 또는 일부 다른 결함 검토 툴에 의해서와 같이 사전 층으로부터의 결함의 좌표가 제공된다.
방법(400)에서, 웨이퍼는 결함 검토 툴에 로딩된다(단계 401). 결함 검토 툴에서 스테이지를 사용하는 것과 같이, 웨이퍼는 결함 검토 툴에서 정렬된다(단계 402). 결함 검토 툴은, 예를 들어, 스캐닝 전자 현미경일 수 있다. 웨이퍼는 정렬을 가능하게 하기 위해 회전되거나 또는 이동하는 스테이지 상에 배치될 수 있다. 이미지 생성 시스템이 또한 정렬을 가능하게 하기 위해 회전되거나 또는 이동될 수 있다. 이미지 생성 시스템에서의 회전 또는 이동은 스테이지에서의 회전 또는 이동에 독립적이거나 상보적일 수 있다.
웨이퍼의 적어도 하나의 다이 모서리가 결함 검사 툴에 대해 마킹된다(단계 403). 다이 모서리는 결함 검토 툴 상에서 마킹될 수 있다. 다이 모서리를 마킹함으로써, 동일한 다이 모서리는, 두 개 이상의 결함 검사 툴 및/또는 결함 검토 툴에서 참조되거나, 방문되거나, 또는 기타 방식으로 사용될 수 있다. 따라서, 동일한 XY 좌표가 나중에 사용될 수 있다. 다이 모서리는 사용자에 의해 수동으로 마킹되거나 또는 검사 툴을 다이 모서리에 위치시킴으로써 자동으로 마킹될 수 있다. 이러한 마크는 실제적이거나 또는 가상적일 수 있다. 사전 층, 현재 층, 및 하나 이상의 설계 파일에서, 동일한 다이 모서리가 마킹되어 결함 사이트에 대한 미세 정렬을 제공한다.
현재 층에 대한 설계 파일이 현재 층의 이미지에 정렬된다(단계 404). 이미지는, 예를 들어, SEM 이미지일 수 있다. 현재 층에 대한 설계 파일은 앵커 포인트(예컨대, 다이 모서리)에서 현재 층의 이미지에 정렬될 수 있다. 정렬을 위한 위치는 충분한 수평 및 수직 피처들이 있는 임의의 앵커 포인트일 수 있다. 이는 웨이퍼 좌표계와 설계 좌표계의 일치를 돕거나 또는 이러한 일치를 제공한다. 설계 좌표계의 임의적인 이동이 있는 경우, 변환을 계산하고/하거나 적용하여 사전 층 설계 좌표계에 위치되었거나 보고되었던 결함들이 현재 층 설계 좌표계로 변환되는 것을 보장할 수 있다. 일단 결함이 현재 설계 좌표계에서 보고되면, 현재 층 설계가 현재 층 웨이퍼 좌표계와 이미 정렬되어 있기 때문에 사용자는 사전 층 결함 사이트를 방문할 수 있다. 정렬(404)은, 단계 403과 단계 405 사이에 도시되어 있지만, 방법(400) 동안 다른 지점에서 발생할 수 있다.
사전 층에 대한 설계 파일은 현재 층에 대한 설계 층에 정렬된다(단계 405). 예를 들어, 2개의 설계 파일들이 동일한 앵커 포인트(예를 들어, 동일한 다이 모서리)와 중첩되어, 이 2개 층들의 좌표계들의 일치화를 가능하게 한다. 이러한 중첩은 완벽할 수 있거나 또는 수용가능한 허용오차 내에 있을 수 있다.
단계 405와 단계 407 사이에서, 필요한 경우, 사전 층에 대한 다이 좌표계에 대해 다이 모서리가 조정될 수 있다(단계 406). 예를 들어, 다이 모서리는 수동으로 또는 자동으로 일치화될 수 있다. 따라서, 동일한 XY 좌표가 나중에 사용될 수 있다.
현재 층의 이미지는 사전 층 내의 결함의 좌표에 기초하여 식별된다(단계 407). 따라서, 사전 층 내의 결함 사이트의 좌표에 대응하는 좌표에서의 현재 층의 SEM 이미지가 관찰될 수 있다. 사전 층 상에서 좌표를 선택하는 것은 현재 층에서 대응하는 좌표를 관찰될 수 있게 해줄 수 있다. 따라서 하나의 층 내의 결함 사이트가 알려지면, 웨이퍼 상의 하나 이상의 나중에 형성되는 층들에서 결함 사이트의 위치가 관찰될 수 있다. 다른 예시에서, 하나의 층 내의 결함 사이트가 알려지면, 하나 이상의 이전에 형성된 층들에서 결함 사이트의 위치가 또한 관찰될 수 있다. 이것은 결함이 사전 층 결함에 의해 유발되는지를 결정하기 위해 발생할 수 있다. 이들 이전에 형성된 층들의 이미지 및/또는 설계 파일은 이 예시에서 하나의 층에 모두 정렬될 수 있다.
사용자는 이전 층 설계 클립, 현재 층 설계 클립, 및/또는 현재 층 SEM 이미지 상에서 동시에 마킹된 결함 위치를 볼 수 있어서 사이트들 간에 오프셋이 없다는 것을 검증할 수 있다. 오프셋이 있는 경우, 사용자는 디스큐하거나 또는 오프셋 보정을 사용하여 세 개의 좌표계들이 모두 정렬되도록 할 수 있다.
방법(400)은, 일단 정렬되면, 모든 사전 층 결함 사이트들의 SEM 이미지를 자동으로 수집하도록 구동될 수 있다.
선택적으로, 현재 층 및 사전 층의 결함 사이트 이미지를 갖는 로트(lot)가, 예를 들어, 단계 408에서 생성될 수 있다. 로트에서의 결함 사이트의 영향에 대한 이해는 반도체 디바이스를 테스트하는데 사용될 수 있거나 또는 수율 목적으로 사용될 수 있다.
이전 층의 이미지는 적어도 사전 층에 대한 설계 파일에 선택적으로 정렬될 수 있다. 이는 방법(400) 동안의 임의의 지점에서 발생할 수 있다. 설계 파일에 대한 사전 층의 이미지의 정렬은 사전 층 상에서의 결함의 관찰을 가능하게 할 수 있다. 예를 들어, 사전 층 이미지 내의 좌표에서의 결함은 대응하는 좌표에서 현재 층 내의 결함과 비교될 수 있다.
사전 층의 이미지 내의 결함의 위치는 현재 층의 이미지의 영역을 식별하거나 또는 관찰하기 전에 식별되거나 또는 그렇지 않으면 확인될 수 있다. 사전 층의 이미지는 결함의 위치를 확인하기 전에 사전 층에 대한 설계 파일에 정렬될 수 있다.
실시예에서, 현재 층 및 사전 층에 대한 설계 파일들 및 이미지들은 모두 사전 층 내의 결함의 좌표에 기초하여 현재 층의 영역의 이미지를 관찰하기 전에 정렬될 수 있다.
도 1의 제어기(105)와 같은 제어기는 방법(400)의 단계들을 수행하도록 구성될 수 있다. 제어기는 또한 사전 층 내의 결함 또는 잠재적 결함에 기초하여 현재 층의 특정 영역 또는 영역들을 이미지화하도록 이미지 생성 시스템에게 명령할 수 있다.
층에 대한 이미지 또는 다른 설계 파일에 대한 설계 파일의 정렬은 좌표계 및/또는 적어도 하나의 다이 모서리에 기초할 수 있다. 층에 대한 이미지 또는 다른 설계 파일에 대한 설계 파일의 정렬에 사용되는 알고리즘은 또한 세기(intensity) 기반 및/또는 피처 기반일 수 있다. 층에 대한 이미지 또는 다른 설계 파일에 대한 설계 파일의 정렬에 사용되는 알고리즘은 또한 선형 변환 모델과 같은 변환 모델을 사용할 수 있다.
현재 층에 대해 좌표계가 생성될 수 있고, 대응하는 좌표계가 사전 층에 대해 생성될 수 있다. 좌표계는, 예를 들어, 격자 기반, 극형, 또는 행렬을 사용하는 3차원 좌표계일 수 있다. 예시에서는, 격자 기반 XY 좌표계가 사용된다. 결함 검토 툴 또는 결함 검사 툴의 스테이지를 사용하여 좌표계를 정의할 수 있다. 사전 층 및 현재 층에 대해 동일한 좌표계가 사용될 수 있다. 두 좌표계 사이에 알려진 관계가 있는 경우 상이한 좌표계들이 현재 층과 사전 층에 대해 사용될 수 있다.
여기에서 개시된 기술들은 자동화될 수 있다. 예를 들어, 자동화된 SEM 검토가 사용될 수 있다. 데이터 관리 기술을 사용하여 웨이퍼 상의 하나 이상의 층으로부터의 이미지들을 분석할 수 있다.
여기에서 개시된 기술의 사용은 사전 층 결함이 더 조기에 또는 더 자주 식별되거나 모니터링될 수 있기 때문에 반도체 제조자가 제조 공정을 개선시키는 것을 도울 수 있다. 웨이퍼를 검사하는데 필요한 시간이 감소되어, 쓰루풋을 증가시킨다. 사전 층 제조 단계에 기초한 결함들의 분류는 반도체 제조자로 하여금 웨이퍼의 여러 층들에 영향을 미치는 수율 영향 DOI 유형에 집중할 수 있게 해준다.
본 발명개시는 하나 이상의 특정 실시예들과 관련하여 설명되었지만, 본 발명개시의 범위를 벗어나지 않고서 본 발명개시의 다른 실시예들이 실시될 수 있음을 이해할 것이다. 따라서, 본 발명개시는 첨부된 청구범위 및 그 합당한 해석에 의해서만 제한받는 것으로 한다.

Claims (18)

  1. 시스템에 있어서,
    결함 검토 툴; 및
    상기 결함 검토 툴과 통신하도록 구성된 제어기
    를 포함하고,
    상기 결함 검토 툴은,
    웨이퍼를 클램핑(clamp)하도록 구성된 스테이지; 및
    상기 웨이퍼의 표면의 층의 이미지를 생성하도록 구성된 이미지 생성 시스템
    을 포함하고,
    상기 제어기는,
    현재 층에 대한 좌표계를 생성하고, 이전 층에 대한 대응하는 좌표계를 생성하고 - 상기 현재 층에 대한 좌표계 및 상기 이전 층에 대한 좌표계는 각각 격자 기반 계, 극형 계, 또는 행렬을 사용하는 3차원 좌표계 중 하나임 - ;
    상기 현재 층에 대한 좌표계를 이용하여 상기 웨이퍼의 상기 현재 층에 대한 설계 파일을 상기 현재 층의 이미지에 정렬시키고;
    상기 이전 층에 대한 좌표계를 이용하여 상기 웨이퍼의 상기 이전 층에 대한 설계 파일을 상기 현재 층에 대한 설계 파일에 정렬시키며 - 상기 이전 층은 상기 현재 층 이전에 형성된 것임 -;
    상기 이전 층 내의 결함의 좌표에 기초하여 상기 현재 층의 이미지의 영역을 식별하도록 구성되며, 상기 영역은 상기 이전 층 내의 결함의 좌표에 대응한 것인 시스템.
  2. 제1항에 있어서,
    상기 제어기는 프로세서, 상기 프로세서와 전자 통신하는 저장 디바이스, 및 상기 프로세서와 전자 통신하는 통신 포트를 포함한 것인 시스템.
  3. 제1항에 있어서,
    상기 웨이퍼의 적어도 하나의 다이 모서리(die corner)가 마킹되는 것인 시스템.
  4. 제3항에 있어서,
    상기 제어기는 또한, 상기 이전 층에 대한 설계 파일을 정렬시킨 후 상기 다이 모서리를 상기 이전 층에 대한 다이 좌표계에 대해 조정하도록 구성된 것인 시스템.
  5. 제1항에 있어서,
    상기 제어기는 또한, 상기 현재 층의 이미지를 디스큐(deskew)하도록 구성된 것인 시스템.
  6. 제1항에 있어서,
    상기 현재 층의 이미지는 스캐닝 전자 현미경 이미지인 것인 시스템.
  7. 제1항에 있어서,
    상기 제어기는 또한, 상기 이전 층의 이미지를, 상기 이전 층에 대한 설계 파일 또는 상기 현재 층에 대한 설계 파일 중 적어도 하나에 정렬시키도록 구성된 것인 시스템.
  8. 제1항에 있어서,
    상기 이미지 생성 시스템은 전자 빔, 광대역 플라즈마, 또는 레이저 중 적어도 하나를 사용하도록 구성된 것인 시스템.
  9. 제1항에 있어서,
    상기 현재 층에 대한 좌표계 및 상기 이전 층에 대한 좌표계 중 하나는 격자 기반 계이고, 상기 격자 기반 계는 X-Y 좌표계를 사용하는 것인 시스템.
  10. 방법에 있어서,
    스테이지를 사용하여 결함 검토 툴에서 웨이퍼를 정렬시키는 단계;
    상기 웨이퍼의 적어도 하나의 다이 모서리를 마킹하는 단계;
    제어기를 사용하여, 현재 층에 대한 좌표계를 생성하고, 이전 층에 대한 대응하는 좌표계를 생성하는 단계 - 상기 현재 층에 대한 좌표계 및 상기 이전 층에 대한 좌표계는 각각 격자 기반 계, 극형 계, 또는 행렬을 사용하는 3차원 좌표계 중 하나임 - ;
    상기 제어기를 사용하여, 상기 현재 층에 대한 좌표계를 이용하여 상기 웨이퍼의 상기 현재 층에 대한 설계 파일을 상기 현재 층의 이미지에 정렬시키는 단계;
    상기 제어기를 사용하여, 상기 이전 층에 대한 좌표계를 이용하여 상기 웨이퍼의 상기 이전 층에 대한 설계 파일을 상기 현재 층에 대한 설계 파일에 정렬시키는 단계 - 상기 이전 층은 상기 현재 층 이전에 형성된 것임 -; 및
    상기 제어기를 사용하여 상기 이전 층 내의 결함의 좌표에 기초하여 상기 현재 층의 이미지의 영역을 식별하는 단계
    를 포함하며, 상기 영역은 상기 이전 층 내의 결함의 좌표에 대응한 것인 방법.
  11. 제10항에 있어서,
    상기 이전 층에 대한 설계 파일을 정렬시킨 후 상기 다이 모서리를 상기 이전 층에 대한 다이 좌표계에 대해 조정하는 단계
    를 더 포함하는 방법.
  12. 제10항에 있어서,
    상기 제어기를 사용하여 상기 현재 층과 상기 이전 층의 결함 사이트 이미지를 갖는 로트(lot)를 생성하는 단계
    를 더 포함하는 방법.
  13. 제10항에 있어서,
    상기 제어기를 사용하여 상기 현재 층의 이미지를 디스큐하는 단계
    를 더 포함하는 방법.
  14. 제10항에 있어서,
    상기 현재 층의 이미지는 스캐닝 전자 현미경 이미지인 것인 방법.
  15. 제10항에 있어서,
    상기 이전 층의 이미지를, 상기 이전 층에 대한 설계 파일 또는 상기 현재 층에 대한 설계 파일 중 적어도 하나에 정렬시키는 단계
    를 더 포함하는 방법.
  16. 제10항에 있어서,
    상기 제어기를 사용하여, 상기 현재 층의 이미지의 영역을 식별하기 전에 상기 이전 층의 이미지에서의 결함의 위치를 식별하는 단계
    를 더 포함하는 방법.
  17. 제16항에 있어서,
    상기 이전 층의 이미지를 상기 이전 층에 대한 설계 파일에 정렬시키는 단계
    를 더 포함하는 방법.
  18. 제10항에 있어서,
    상기 현재 층에 대한 좌표계 및 상기 이전 층에 대한 좌표계 중 하나는 격자 기반 계이고, 상기 격자 기반 계는 X-Y 좌표계를 사용하는 것인 방법.
KR1020187000701A 2015-06-19 2016-06-20 설계를 사용한 사전 층 결함 사이트 검토 KR102557190B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN3079/CHE/2015 2015-06-19
IN3079CH2015 2015-06-19
US201562204328P 2015-08-12 2015-08-12
US62/204,328 2015-08-12
US15/183,919 US9940704B2 (en) 2015-06-19 2016-06-16 Pre-layer defect site review using design
US15/183,919 2016-06-16
PCT/US2016/038315 WO2016205777A1 (en) 2015-06-19 2016-06-20 Pre-layer defect site review using design

Publications (2)

Publication Number Publication Date
KR20180010307A KR20180010307A (ko) 2018-01-30
KR102557190B1 true KR102557190B1 (ko) 2023-07-18

Family

ID=57546417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000701A KR102557190B1 (ko) 2015-06-19 2016-06-20 설계를 사용한 사전 층 결함 사이트 검토

Country Status (5)

Country Link
US (1) US9940704B2 (ko)
KR (1) KR102557190B1 (ko)
CN (1) CN107683495B (ko)
TW (1) TWI707305B (ko)
WO (1) WO2016205777A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9940704B2 (en) * 2015-06-19 2018-04-10 KLA—Tencor Corporation Pre-layer defect site review using design
CN110907796B (zh) * 2018-09-14 2022-02-08 长鑫存储技术有限公司 集成电路量测结果图像化分析方法及系统
CN109211924A (zh) * 2018-09-29 2019-01-15 上海华虹宏力半导体制造有限公司 芯片制造过程中的缺陷检测方法
US11749569B2 (en) * 2020-05-06 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for non-destructive inspection of cell etch redeposition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035244A (en) 1997-10-22 2000-03-07 Advanced Micro Devices, Inc. Automatic defect reclassification of known propagator defects
US20080032429A1 (en) * 2005-11-09 2008-02-07 Da Chen Methods, defect review tools, and systems for locating a defect in a defect review process
US20120131529A1 (en) * 2009-07-09 2012-05-24 Hitachi High-Technologies Corporation Semiconductor defect classifying method, semiconductor defect classifying apparatus, and semiconductor defect classifying program

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468815B1 (en) 2000-01-03 2002-10-22 Advanced Micro Devices, Inc. Overlay radius offset shift engine
US20050152594A1 (en) * 2003-11-10 2005-07-14 Hermes-Microvision, Inc. Method and system for monitoring IC process
US7593565B2 (en) * 2004-12-08 2009-09-22 Rudolph Technologies, Inc. All surface data for use in substrate inspection
CA2507174C (en) * 2005-05-13 2013-07-16 Semiconductor Insights Inc. Method of registering and aligning multiple images
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
KR101682838B1 (ko) 2005-11-18 2016-12-12 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
JP5002422B2 (ja) * 2007-11-14 2012-08-15 株式会社日立ハイテクノロジーズ ナノプリント用樹脂スタンパ
US9251581B1 (en) * 2010-09-14 2016-02-02 Hermes Microvision, Inc. Methods for promoting semiconductor manufacturing yield and classifying defects during fabricating a semiconductor device, and computer readable mediums encoded with a computer program implementing the same
US8750597B2 (en) * 2011-11-23 2014-06-10 International Business Machines Corporation Robust inspection alignment of semiconductor inspection tools using design information
US9129715B2 (en) * 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
CN104465434B (zh) * 2013-09-23 2017-07-11 中芯国际集成电路制造(上海)有限公司 缺陷分析法
US9940704B2 (en) * 2015-06-19 2018-04-10 KLA—Tencor Corporation Pre-layer defect site review using design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035244A (en) 1997-10-22 2000-03-07 Advanced Micro Devices, Inc. Automatic defect reclassification of known propagator defects
US20080032429A1 (en) * 2005-11-09 2008-02-07 Da Chen Methods, defect review tools, and systems for locating a defect in a defect review process
US20120131529A1 (en) * 2009-07-09 2012-05-24 Hitachi High-Technologies Corporation Semiconductor defect classifying method, semiconductor defect classifying apparatus, and semiconductor defect classifying program

Also Published As

Publication number Publication date
TW201710999A (zh) 2017-03-16
WO2016205777A1 (en) 2016-12-22
KR20180010307A (ko) 2018-01-30
CN107683495B (zh) 2019-05-07
CN107683495A (zh) 2018-02-09
US20160371831A1 (en) 2016-12-22
TWI707305B (zh) 2020-10-11
US9940704B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
US10204416B2 (en) Automatic deskew using design files or inspection images
KR102557190B1 (ko) 설계를 사용한 사전 층 결함 사이트 검토
TWI734720B (zh) 檢查晶圓之系統及方法
CN109923654B (zh) 通过跨层图像相减的晶片噪声减少
JP2006512582A (ja) 検出されたウェハ欠陥座標値の変換
TWI732657B (zh) 半導體晶圓檢測方法及其系統
JP2022548544A (ja) 多走査電子顕微鏡法を使用したウェーハアライメント
US7653236B2 (en) Surface inspection device and method
US9318395B2 (en) Systems and methods for preparation of samples for sub-surface defect review
US10082471B2 (en) Semiconductor structure and method for reviewing defects
US20180315670A1 (en) Guided Metrology Based on Wafer Topography
JP6771495B2 (ja) 設計を利用する先行層欠陥箇所の点検
KR102350548B1 (ko) 웨이퍼 검사 방법
US20080092088A1 (en) Process monitoring system and method
JP6864695B2 (ja) デザインファイルまたは検査画像を用いた自動デスキュー
CN117393450A (zh) 一种晶圆检测方法
KR100642380B1 (ko) 웨이퍼 결함 측정 방법
KR20070081509A (ko) 반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant