CN107683495B - 使用设计的预层缺陷部位重检的系统及方法 - Google Patents

使用设计的预层缺陷部位重检的系统及方法 Download PDF

Info

Publication number
CN107683495B
CN107683495B CN201680032092.9A CN201680032092A CN107683495B CN 107683495 B CN107683495 B CN 107683495B CN 201680032092 A CN201680032092 A CN 201680032092A CN 107683495 B CN107683495 B CN 107683495B
Authority
CN
China
Prior art keywords
layer
image
current layer
coordinate
previous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680032092.9A
Other languages
English (en)
Other versions
CN107683495A (zh
Inventor
阿尔皮特·亚蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN107683495A publication Critical patent/CN107683495A/zh
Application granted granted Critical
Publication of CN107683495B publication Critical patent/CN107683495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/30—Determination of transform parameters for the alignment of images, i.e. image registration
    • G06T7/33—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods
    • G06T7/337—Determination of transform parameters for the alignment of images, i.e. image registration using feature-based methods involving reference images or patches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本发明揭示一种基于晶片的预层中的缺陷的坐标来对所述晶片的层成像的系统及方法。可使用当前层的图像以使所述当前层的设计文件与所述晶片对准。先前层的设计文件可与所述当前层的所述设计文件对准。

Description

使用设计的预层缺陷部位重检的系统及方法
相关申请案的交叉参考
本申请案主张2015年6月19日申请的专利申请案及所让渡的第3079/CHE/2015号印度申请案的优先权与2015年8月12日申请的临时专利申请案及所转让的第 62/204,328号美国申请案的优先权，所述申请案的揭示内容特此以引用的方式并入。
技术领域
本发明涉及半导体晶片缺陷重检及分析。
背景技术
晶片检验系统帮助半导体制造商通过检测制造过程期间出现的缺陷来提高及维持集成电路(IC)芯片良率。检验系统的一个目的是监测制造过程是否符合规格。如果制造过程在所建立的规范的范围之外，那么检验系统指示问题及/或问题的根源；接着，所述半导体制造商可解决所述问题。
半导体制造工业的演进对良率管理且特定来说，对计量及检验系统提出越来越大的需求。临界尺寸缩小而晶片大小增加。经济驱动所述工业减少实现高良率、高价值生产的时间。因此，最小化从检测良率问题到解决所述问题的总时间确定半导体制造商的投资报酬率。
半导体晶片可包含多个层。一个层中的缺陷可影响稍后形成的层中的制造。缺陷也可影响晶片良率，无论所述缺陷位于何层。具有更早形成或先前形成的层中的缺陷的部位可称为“预层缺陷部位”。监测缺陷及其对后续层的影响可能有益。因此，半导体制造商可重检预层缺陷部位以改进大量生产。
在半导体制造期间，可使用缺陷检验工具(例如使用宽带等离子、激光扫描或电子束的工具)发现晶片中的每一层上的潜在缺陷。接着，在(例如)具有高分辨率成像的扫描电子显微镜(SEM)下重检缺陷位置以确认缺陷的存在及/或类型。
很难监测由更早形成的层上的缺陷引起的对一或多个后续层的影响。各种晶片层的图像不对准。因此，使用(例如)SEM工具查看具有来自先前形成的层的坐标的层中的缺陷的部位可导致查看晶片的错误区域。将层图像消除偏斜是不可能的，这是因为晶片的不同层的坐标系可为不同的。用户经常猜测(例如)SEM图像是否是对应于预层缺陷部位的区域。半导体制造商浪费时间来确认图像中的特定部位对应于预层缺陷部位。此比较是复杂的，这是因为近似图案匹配仅可对于数层是可能的。如果图像相隔超过数层，那么图像中的图案可足够不同使得确认稍后形成的层的图像中的特征对应于预层缺陷的位置可为不可能的。
因此，需要一种改进系统及方法来检验晶片。
发明内容
在第一实施例中，提供一种系统。所述系统包括：缺陷重检工具；及控制器，其经配置以与所述缺陷重检工具通信。所述缺陷重检工具包含：载物台，其经配置以夹持晶片；及图像产生系统，其经配置以产生所述晶片的表面的层的图像。所述控制器经配置以：使所述晶片的当前层的设计文件与所述当前层的图像对准；使所述晶片的先前层的设计文件与所述当前层的所述设计文件对准；且基于所述先前层中的缺陷的坐标来识别所述当前层的所述图像的区域。所述先前层在所述当前层之前形成。所述区域对应于所述先前层中的所述缺陷的所述坐标。所述当前层的所述图像可为扫描电子显微镜图像。
所述控制器可包含：处理器；存储装置，其与所述处理器电子通信；及通信端口，其与所述处理器电子通信。
所述晶片中的至少一个裸片角可被标记。所述控制器可经进一步配置以在对准所述先前层的所述设计文件之后将所述裸片角调整为所述先前层的裸片坐标系。
所述控制器可经进一步配置以将所述当前层的所述图像消除偏斜。
所述控制器可经进一步配置以产生所述当前层的坐标系及产生所述先前层的对应坐标系。
所述控制器可经进一步配置以使所述先前层的图像与所述先前层的所述设计文件或所述当前层的所述设计文件中的至少一者对准。
所述图像产生系统可经配置以使用电子束、宽带等离子或激光中的至少一者。
在第二实施例中，提供一种方法。所述方法包括：使用载物台使晶片在缺陷重检工具中对准；标记所述晶片中的至少一个裸片角；使用控制器使所述晶片的当前层的设计文件与所述当前层的图像对准；使用所述控制器使所述晶片的先前层的设计文件与所述当前层的所述设计文件对准；及使用所述控制器基于所述先前层中的缺陷的坐标来识别所述当前层的所述图像的区域。所述先前层在所述当前层之前形成。所述区域对应于所述先前层中的所述缺陷的所述坐标。所述当前层的所述图像可为扫描电子显微镜图像。
所述方法可进一步包括在对准所述先前层的所述设计文件之后将所述裸片角调整为所述先前层的裸片坐标系。
所述方法可进一步包括使用所述控制器产生具有所述当前层及所述先前层的缺陷部位图像的块。
所述方法可进一步包括使用所述控制器将所述当前层的所述图像消除偏斜。
所述方法可进一步包括使用所述控制器产生所述当前层的坐标系及产生所述先前层的对应坐标系。
所述方法可进一步包括使所述先前层的图像与所述先前层的所述设计文件或所述当前层的所述设计文件中的至少一者对准。
所述方法可进一步包括在识别所述当前层的所述图像的所述区域之前使用所述控制器来识别所述先前层的图像中的缺陷的所述位置。所述先前层的所述图像可与所述先前层的所述设计文件对准。
附图说明
为了本发明的本质及目的的更完全理解，应参考结合附图的以下详细描述，其中：
图1是根据本发明的缺陷重检工具的框图；
图2到5是示范性预层及当前层设计及SEM图像；
图6是示范性预层图像；
图7是示范性当前层图像；及
图8是说明根据本发明的实施例的流程图。
具体实施方式
尽管将依据某些实施例来描述所主张的标的物，但其它实施例(包含不提供本文所陈述的所有益处及特征的实施例)也在本发明的范围内。可在不背离本发明的范围的情况下实行各种结构、逻辑、过程步骤及电子改变。因此，本发明的范围仅由参考所附权利要求书来界定。
本文所揭示的系统及方法的实施例实现晶片的层的改进检验或晶片的缺陷监测。可基于先前层(“预层”)缺陷部位的位置快速重检或检验层的区域。半导体制造商可在制造过程的多个阶段或时间处监测预层缺陷部位。举例来说，可在一些或所有过程处理步骤期间或之后监测预层缺陷部位。预层中的缺陷的分类可使半导体制造商能够聚焦于影响晶片的多个层的影响良率的所关注缺陷(DOI)类型。本文所揭示的系统及方法的实施例还提供改进及/或更快检验处理量且可消除手动重检技术。
如本文所使用，术语“晶片”大体上是指由半导体或非半导体材料形成的衬底。此半导体或非半导体材料的实例包含(但不限于)单晶硅、氮化镓、砷化镓、磷化铟、蓝宝石及玻璃。此类衬底通常可见于半导体制造设施中及/或在半导体制造设施中处理。
晶片可包含形成于衬底上的一或多个层。举例来说，此类层可包含(但不限于)光致抗蚀剂、电介质材料、导电材料及半导电材料。此类层的许多不同类型是所属领域中已知的，且如本文所使用的术语晶片希望涵盖包含此类层的所有类型的晶片。
形成于晶片上的一或多个层可经图案化或未经图案化。举例来说，晶片可包含多个裸片，每一裸片具有可重复图案化特征或周期性结构。此类层的材料的形成及处理最终可导致完整装置。许多不同类型的装置可形成于晶片上，且如本文所使用的术语晶片希望涵盖于其上制造所属领域中已知的任何类型的装置的晶片。
图1是根据本发明的缺陷重检工具100的框图。缺陷重检工具100包含载物台104，其经配置以夹持晶片103。载物台104可经配置以在一个轴、两个轴或三个轴中移动或旋转。
如图1中所见，晶片103包含多个层。当前层110在预层109之后形成。但预层109 中的缺陷可影响当前层110。尽管当前层110在图1中说明为成像，但预层109可已在形成当前层110之前成像。比图1中说明的三个层多或少的层是可能的。
缺陷重检工具100还包含图像产生系统101，其经配置以产生晶片103的表面的图像。所述图像可针对晶片103的特定层。在此实例中，图像产生系统101产生电子束102 以产生晶片103的图像。其它图像产生系统101是可能的，例如使用宽带等离子或激光扫描的图像产生系统。
在特定实例中，缺陷重检工具100是扫描电子显微镜(SEM)的部分或是扫描电子显微镜(SEM)。通过使用聚焦电子束102扫描晶片103而产生晶片103的图像。电子用以产生含有关于晶片103的表面形貌及组合物的信息的信号。可在光栅扫描图案中扫描电子束102，且电子束102的位置可与所检测的信号组合以产生图像。
缺陷重检工具100与控制器105通信。举例来说，控制器105可与缺陷重检工具100的图像产生系统101或其它组件通信。控制器105可包含：处理器106；存储装置107，其与处理器106电子通信；及通信端口108，其与处理器106电子通信。应了解，在实践上可由硬件、软件及固件的任何组合来实施控制器105。另外，可由一个单元来执行如本文所描述的控制器105的功能或可将如本文所描述的控制器105的功能分成不同组件，每一组件可又由硬件、软件及固件的任何组合来实施。控制器105实施本文所描述的各种方法及功能的程序代码或指令可存储于控制器可读存储媒体中，例如控制器105 内的存储器、控制器105外部的存储器或其组合。
图2到5是示范性预层及当前层设计及SEM图像。图2是预层的设计文件且图3 是所述预层的对应SEM图像。图4是当前层的设计文件且图5是所述当前层的对应SEM 图像。在此实例中，图2及4中说明的设计文件与图3及5中说明的SEM图像对应于晶片的相同区域。如当比较图3与5时所见，晶片的不同层的图像可变动，其可使得很难精确定位晶片的稍后形成的层中的预层缺陷部位的位置。
图6是示范性预层图像。特写展示晶片200的区域201。区域201可对应于裸片或对应于晶片的另一区域。预层缺陷部位202(用虚线圈出)位于区域201中。预层缺陷部位202中的缺陷可为半导体制造期间发现的任何缺陷。举例来说，缺陷可为颗粒或污染、图案缺陷、刮擦、蚀刻轮廓缺陷、蚀刻选择性问题、平面化期间的错误去除、临界尺寸问题、重叠问题及缺陷的另一类型。
图7是示范性当前层图像。当前层的区域301对应于区域201。然而，图7中的当前层不同于图6中的预层。图6中的先前层在图7中的当前层之前形成。图7中的当前层可直接安置于图6的预层上。图7中的当前层也可由当前层与预层之间的一或多个额外层与图6的预层分离。
如图7中所见，当前层上的预层缺陷部位202不包含图6中的预层的图像中所见的装置或特征。然而，半导体制造商对确定预层缺陷部位202对当前层或在图6中的预层之后形成的晶片200的其它层的影响感兴趣。
图8是说明根据本发明的实施例的流程图。使用预层的设计文件(其包含原始DOI的部位)及当前层的设计文件。预层由检验工具(例如光学检验、激光扫描等等)检验以找到先前层的缺陷坐标。可在预层设计坐标系中报告这些缺陷坐标。先前层的图像(例如 SEM图像)用以确认缺陷部位的位置。例如由缺陷重检工具(如缺陷重检工具100或某种其它缺陷重检工具)提供来自预层的缺陷的坐标。
在方法400中，在401中，将晶片装载于缺陷重检工具上。在402中，(例如)使用缺陷重检工具中的载物台使所述晶片在所述缺陷重检工具中对准。所述缺陷重检工具可为(例如)扫描电子显微镜。所述晶片可放置于旋转或移动以实现对准的载物台上。也可旋转或移动图像产生系统以实现对准。图像产生系统中的旋转或移动可独立于载物台中的旋转或移动或与载物台中的旋转或移动互补。
在403中，相对于所述缺陷检验工具来标记所述晶片中的至少一个裸片角。裸片角可标记于缺陷重检工具上。通过标记裸片角，可参考、访问或以其它方式在两个或两个以上缺陷检验工具及/或缺陷重检工具中使用相同裸片角。因此，稍后可使用相同X-Y 坐标。裸片角可由用户手动标记或通过采用检验工具裸片角自动标记。此标记可为物理或虚拟。在预层、当前层及一或多个设计文件中标记相同裸片角以提供与缺陷部位的精细对准。
在404中，将当前层的设计文件与当前层的图像对准。所述图像可为(例如)SEM图像。当前层的所述设计文件可与当前层的所述图像在锚点处(例如裸片角)对准。对准的位置可为具有足够水平特征及垂直特征的任何锚点。这有助于或提供设计坐标系与晶片坐标系的匹配。如果设计坐标系中存在任何偏移，那么可计算及/或应用转换以确保在预层设计坐标系中定位且报告的缺陷转换成当前层设计坐标系。一旦在当前层设计坐标系中报告缺陷，用户即可访问预层缺陷部位，这是因为当前层设计已与当前层晶片坐标对准。尽管说明于403与405之间，但对准404可发生于方法400期间的其它点处。
在405中，将预层的设计文件与当前层的所述设计文件对准。在例子中，所述两个设计文件与相同锚点(例如相同裸片角)重叠，其实现两个层的坐标系的匹配。重叠可为完全的或在可接受的容限内。
在405与407之间，在406中，可将裸片角调整为所述预层的裸片坐标系(如果需要)。举例来说，可手动或自动匹配裸片角。因此，稍后可使用相同X-Y坐标。
在407中，基于所述预层中的缺陷的坐标来识别当前层的图像。因此，可查看对应于预层中的缺陷部位的坐标的坐标处的当前层的SEM图像。选择预层上的坐标可导致查看当前层中的对应坐标。所以如果一个层中的缺陷部位已知，那么可在晶片上的一或多个稍后形成的层中查看缺陷部位的位置。在另一实例中，如果一个层中的缺陷部位已知，那么还可在一或多个先前形成的层中查看缺陷部位的位置。这可发生以确定缺陷是否由预层缺陷引起。在此实例中，这些先前形成的层的图像及/或设计文件可全部与一个层对准。
用户可同时看到标记于先前层设计芯片、当前层设计芯片及/或当前层SEM图像上的缺陷位置以验证部位之间不存在偏移。如果存在任何偏移，那么用户可消除偏斜或使用偏移校正来确保所有三个坐标系对准。
一旦对准，可自动运行方法400以收集所有预层缺陷部位的SEM图像。
例如在408中，可任选地产生具有当前层及预层的缺陷部位图像的块。理解块中的缺陷部位的影响可用以测试半导体装置或可用于良率目的。
先前层的图像可任选地与至少预层的设计文件对准。这可发生于方法400期间的任何点处。使预层的图像与设计文件对准可实现查看预层上的缺陷。举例来说，可将预层图像中的坐标处的缺陷与对应坐标处的当前层中的缺陷比较。
可识别或以其它方式在识别或查看当前层的图像的区域之前确认预层的图像中的缺陷的位置。在确认所述缺陷的位置之前，可使预层的所述图像与预层的设计文件对准。
在实施例中，在查看当前层的区域的图像之前，可基于预层中的缺陷的坐标而使当前层及预层的设计文件及图像全部对准。
控制器(例如图1中的控制器105)可经配置以执行方法400中的步骤。所述控制器还可指示图像产生系统基于预层中的缺陷或潜在缺陷来对当前层中的一或若干特定区域成像。
设计文件与层的图像或与另一设计文件的对准可基于坐标系及/或至少一个裸片角。用于所述设计文件与层的所述图像或与另一设计文件的对准的算法也可基于强度及/或基于特征。用于所述设计文件与层的所述图像或与另一设计文件的对准的算法也可使用转换模型，例如线性转换模型。
可针对当前层产生坐标系且可针对预层产生对应坐标系。所述坐标系可为(例如)基于栅、极性或使用矩阵的三维坐标系。在实例中，使用基于栅的X-Y坐标系。缺陷重检工具或缺陷检验工具的载物台可用以界定所述坐标系。相同坐标系可用于预层及当前层。如果所述两个坐标系之间存在已知关系，那么不同坐标系可用于当前层及预层。
可使本文揭示的技术自动化。举例来说，可使用自动SEM重检。数据管理技术可用以分析来自晶片上的一或多个层的图像。
本文揭示的技术的使用可帮助半导体制造商改进制造过程，这是因为可更早或更频繁识别或监测预层缺陷。检验晶片所需的时间减少，其提高处理量。基于预层制造步骤的缺陷的分类可使半导体制造商能够聚焦于影响晶片的多个层的影响良率的DOI类型。
尽管已相对于一或多个特定实施例描述本发明，但应理解可在不背离本发明的范围的情况下实施本发明的其它实施例。因此，认为本发明仅受限于所附权利要求书及其合理解释。

Claims (18)

1.一种系统，其包括：
缺陷重检工具，其中所述缺陷重检工具包含：
载物台，其经配置以夹持晶片；及
图像产生系统，其经配置以产生所述晶片的表面的层的图像；及
控制器，其经配置以与所述缺陷重检工具通信，其中所述控制器经配置以：
产生当前层的坐标系及产生先前层的对应坐标系，其中所述当前层的所述坐标系和所述先前层的所述坐标系各自为基于栅的体系、极性体系或使用矩阵的三维坐标系中的一者；
由所述当前层的所述坐标系使所述晶片的所述当前层的设计文件与所述当前层的图像对准；
由所述先前层的所述坐标系使所述晶片的所述先前层的设计文件与所述当前层的所述设计文件对准，其中所述先前层在所述当前层之前形成；及
基于所述先前层中的缺陷的坐标来识别所述当前层的所述图像的区域，其中所述区域对应于所述先前层中的所述缺陷的所述坐标。
2.根据权利要求1所述的系统，其中所述控制器包含：处理器；存储装置，其与所述处理器电子通信；及通信端口，其与所述处理器电子通信。
3.根据权利要求1所述的系统，其中所述晶片中的至少一个裸片角被标记。
4.根据权利要求3所述的系统，其中所述控制器经进一步配置以在对准所述先前层的所述设计文件之后将所述裸片角调整为所述先前层的裸片坐标系。
5.根据权利要求1所述的系统，其中所述控制器经进一步配置以将所述当前层的所述图像消除偏斜。
6.根据权利要求1所述的系统，其中所述当前层的所述图像是扫描电子显微镜图像。
7.根据权利要求1所述的系统，其中所述控制器经进一步配置以使所述先前层的图像与所述先前层的所述设计文件或所述当前层的所述设计文件中的至少一者对准。
8.根据权利要求1所述的系统，其中所述图像产生系统经配置以使用电子束、宽带等离子或激光中的至少一者。
9.根据权利要求1所述的系统，其中所述当前层的所述坐标系和所述先前层的所述坐标系中的一者为所述基于栅的体系，且其中所述基于栅的体系使用X-Y坐标系。
10.一种方法，其包括：
使用载物台使晶片在缺陷重检工具中对准；
标记所述晶片中的至少一个裸片角；
使用控制器产生当前层的坐标系及产生先前层的对应坐标系，其中所述当前层的所述坐标系和所述先前层的所述坐标系各自为基于栅的体系、极性体系或使用矩阵的三维坐标系中的一者；
使用所述控制器由所述当前层的所述坐标系使所述晶片的所述当前层的设计文件与所述当前层的图像对准；
使用所述控制器由所述先前层的所述坐标系使所述晶片的所述先前层的设计文件与所述当前层的所述设计文件对准，其中所述先前层在所述当前层之前形成；及
使用所述控制器基于所述先前层中的缺陷的坐标来识别所述当前层的所述图像的区域，其中所述区域对应于所述先前层中的所述缺陷的所述坐标。
11.根据权利要求10所述的方法，其进一步包括在对准所述先前层的所述设计文件之后将所述裸片角调整为所述先前层的裸片坐标系。
12.根据权利要求10所述的方法，其进一步包括使用所述控制器产生具有所述当前层及所述先前层的缺陷部位图像的块。
13.根据权利要求10所述的方法，其进一步包括使用所述控制器将所述当前层的所述图像消除偏斜。
14.根据权利要求10所述的方法，其中所述当前层的所述图像是扫描电子显微镜图像。
15.根据权利要求10所述的方法，其进一步包括使所述先前层的图像与所述先前层的所述设计文件或所述当前层的所述设计文件中的至少一者对准。
16.根据权利要求10所述的方法，其进一步包括在识别所述当前层的所述图像的所述区域之前使用所述控制器来识别所述先前层的图像中的缺陷的位置。
17.根据权利要求16所述的方法，其进一步包括使所述先前层的所述图像与所述先前层的所述设计文件对准。
18.根据权利要求10所述的方法，其中所述当前层的所述坐标系和所述先前层的所述坐标系中的一者为所述基于栅的体系，且其中所述基于栅的体系使用X-Y坐标系。
CN201680032092.9A 2015-06-19 2016-06-20 使用设计的预层缺陷部位重检的系统及方法 Active CN107683495B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN3079/CHE/2015 2015-06-19
IN3079CH2015 2015-06-19
US201562204328P 2015-08-12 2015-08-12
US62/204,328 2015-08-12
US15/183,919 US9940704B2 (en) 2015-06-19 2016-06-16 Pre-layer defect site review using design
US15/183,919 2016-06-16
PCT/US2016/038315 WO2016205777A1 (en) 2015-06-19 2016-06-20 Pre-layer defect site review using design

Publications (2)

Publication Number Publication Date
CN107683495A CN107683495A (zh) 2018-02-09
CN107683495B true CN107683495B (zh) 2019-05-07

Family

ID=57546417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680032092.9A Active CN107683495B (zh) 2015-06-19 2016-06-20 使用设计的预层缺陷部位重检的系统及方法

Country Status (5)

Country Link
US (1) US9940704B2 (zh)
KR (1) KR102557190B1 (zh)
CN (1) CN107683495B (zh)
TW (1) TWI707305B (zh)
WO (1) WO2016205777A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9940704B2 (en) * 2015-06-19 2018-04-10 KLA—Tencor Corporation Pre-layer defect site review using design
CN110907796B (zh) * 2018-09-14 2022-02-08 长鑫存储技术有限公司 集成电路量测结果图像化分析方法及系统
CN109211924A (zh) * 2018-09-29 2019-01-15 上海华虹宏力半导体制造有限公司 芯片制造过程中的缺陷检测方法
US11749569B2 (en) * 2020-05-06 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for non-destructive inspection of cell etch redeposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862597A (zh) * 2005-05-13 2006-11-15 英赛特半导体有限公司 配准和对齐多个图像的方法
CN104465434A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 缺陷分析法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035244A (en) 1997-10-22 2000-03-07 Advanced Micro Devices, Inc. Automatic defect reclassification of known propagator defects
US6468815B1 (en) 2000-01-03 2002-10-22 Advanced Micro Devices, Inc. Overlay radius offset shift engine
TWI370501B (en) * 2003-11-10 2012-08-11 Hermes Microvision Inc Method and system for monitoring ic process
US7593565B2 (en) * 2004-12-08 2009-09-22 Rudolph Technologies, Inc. All surface data for use in substrate inspection
US7747062B2 (en) 2005-11-09 2010-06-29 Kla-Tencor Technologies Corp. Methods, defect review tools, and systems for locating a defect in a defect review process
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
WO2007120280A2 (en) 2005-11-18 2007-10-25 Kla-Tencor Technologies Corporation Methods and systems for utilizing design data in combination with inspection data
JP5002422B2 (ja) * 2007-11-14 2012-08-15 株式会社日立ハイテクノロジーズ ナノプリント用樹脂スタンパ
US8595666B2 (en) 2009-07-09 2013-11-26 Hitachi High-Technologies Corporation Semiconductor defect classifying method, semiconductor defect classifying apparatus, and semiconductor defect classifying program
US9251581B1 (en) * 2010-09-14 2016-02-02 Hermes Microvision, Inc. Methods for promoting semiconductor manufacturing yield and classifying defects during fabricating a semiconductor device, and computer readable mediums encoded with a computer program implementing the same
US8750597B2 (en) * 2011-11-23 2014-06-10 International Business Machines Corporation Robust inspection alignment of semiconductor inspection tools using design information
US9129715B2 (en) * 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
US9940704B2 (en) * 2015-06-19 2018-04-10 KLA—Tencor Corporation Pre-layer defect site review using design

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862597A (zh) * 2005-05-13 2006-11-15 英赛特半导体有限公司 配准和对齐多个图像的方法
CN104465434A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 缺陷分析法

Also Published As

Publication number Publication date
CN107683495A (zh) 2018-02-09
KR20180010307A (ko) 2018-01-30
KR102557190B1 (ko) 2023-07-18
US20160371831A1 (en) 2016-12-22
US9940704B2 (en) 2018-04-10
TWI707305B (zh) 2020-10-11
WO2016205777A1 (en) 2016-12-22
TW201710999A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
CN107683495B (zh) 使用设计的预层缺陷部位重检的系统及方法
JP5325580B2 (ja) Ｓｅｍを用いた欠陥観察方法及びその装置
CN108604560B (zh) 使用设计文件或检查图像自动抗扭斜
CN109923654B (zh) 通过跨层图像相减的晶片噪声减少
CN109154575B (zh) 用于基于设计的缺陷检测的系统和方法
TWI768443B (zh) 利用多掃描電子顯微鏡進行晶圓對準用之方法與系統
JP6088803B2 (ja) 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム
US6238940B1 (en) Intra-tool defect offset system
JP2011114043A (ja) 設計データを利用した欠陥レビュー装置および欠陥検査システム
JP2015090446A (ja) 計測装置
US8526708B2 (en) Measurement of critical dimensions of semiconductor wafers
TWI688763B (zh) 用於缺陷之分類的系統及方法
CN111863646A (zh) 一种半导体器件缺陷的检测方法
JP2008261692A (ja) 基板検査システム及び基板検査方法
JP2009170720A (ja) レイアウトパターン検査装置およびレイアウトパターンの検査方法
JP6771495B2 (ja) 設計を利用する先行層欠陥箇所の点検
CN107923856B (zh) 以范围为基础的实时扫描电子显微镜的非视觉分格器
JP6864695B2 (ja) デザインファイルまたは検査画像を用いた自動デスキュー

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant