KR20070081509A - 반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법 - Google Patents

반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법 Download PDF

Info

Publication number
KR20070081509A
KR20070081509A KR1020060013435A KR20060013435A KR20070081509A KR 20070081509 A KR20070081509 A KR 20070081509A KR 1020060013435 A KR1020060013435 A KR 1020060013435A KR 20060013435 A KR20060013435 A KR 20060013435A KR 20070081509 A KR20070081509 A KR 20070081509A
Authority
KR
South Korea
Prior art keywords
reference image
semiconductor substrate
image
alignment
reference mark
Prior art date
Application number
KR1020060013435A
Other languages
English (en)
Inventor
정용길
김봉수
김영남
강호성
송혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060013435A priority Critical patent/KR20070081509A/ko
Publication of KR20070081509A publication Critical patent/KR20070081509A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 기판을 정렬하기 위한 정렬 장치에서 정렬의 기준이 되는 이미지를 획득하는 방법에 있어서, 반도체 기판 상에 정렬을 위한 레퍼런스 마크(reference mark)가 형성된 영역 및 레퍼런스 마크와 인접하는 영역을 포함하는 예비 기준 이미지를 획득한다. 레퍼런스 마크와 인접하는 영역에서 노이즈가 발생되는 영역을 제거함으로써, 예비 기준 이미지로부터 기준 이미지를 획득한다. 이와 같이, 기준 이미지에서 노이즈 발생 영역이 감소되므로 반도체 기판의 정렬 불량이 감소될 수 있다.

Description

반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법{Method of capturing an image of a reference mark in a wafer aligning device}
도 1은 반도체 기판 상에 형성된 레퍼런스 마크를 설명하기 위한 개략적인 평면도이다.
도 2는 반도체 기판을 정렬하기 위한 정렬 장치를 설명하기 위한 개략적인 구성도이다.
도 3은 본 발명의 제1 실시예에 따른 정렬 기준 이미지 획득 방법을 설명하기 위한 흐름도이다.
도 4 내지 도 6은 본 발명의 제1 실시예에 따른 정렬 기준 이미지 획득 방법을 설명하기 위한 전자현미경 사진들이다.
도 7 및 도 8은 본 발명의 제2 실시예에 따른 정렬 기준 이미지 획득 방법을 설명하기 위한 전자현미경 사진들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 20 : 반도체 기판 12, 22 : 칩 영역
14, 24 : 스크라이브 라인 16, 26 : 제1 레퍼런스 마크
18, 28 : 제2 레퍼런스 마크 29 : 제3 레퍼런스 마크
30 : 반도체 기판 정렬 장치 32 : 제어 모듈
34 : 이미지 획득 모듈 36 : 이미지 분석 모듈
100, 200 : 예비 기준 이미지 110, 210 : 노이즈 발생 영역
120, 220 : 기준 이미지
본 발명은 정렬 기준 이미지 획득 방법에 관한 것이다. 보다 상세하게는, 반도체 기판을 정렬하기 위한 정렬 장치에서 상기 정렬을 위한 기준 이미지를 획득하는 방법에 관한 것이다.
일반적으로 반도체 장치는 반도체 기판으로 사용되는 실리콘웨이퍼 상에 전기적인 회로를 형성하는 팹(Fab) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하는 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.
상기 팹 공정은 반도체 기판 상에 막을 형성하기 위한 증착 공정과, 상기 막을 평탄화하기 위한 화학적 기계적 연마 공정과, 상기 막 상에 포토레지스트 패턴을 형성하기 위한 포토리소그래피 공정과, 상기 포토레지스트 패턴을 이용하여 상기 막을 전기적인 특성을 갖는 패턴으로 형성하기 위한 식각 공정과, 반도체 기판의 소정 영역에 특정 이온을 주입하기 위한 이온 주입 공정과, 반도체 기판 상의 불순물을 제거하기 위한 세정 공정과, 상기 막 또는 패턴이 형성된 반도체 기판의 표면(이물질, 막 두께, 패턴의 선폭 등)을 검사하기 위한 검사 공정 등을 포함한 다.
상기 반도체 장치들의 전기적인 특성을 검사하는 검사 장치(prober), 반도체 기판의 표면을 검사하기 위한 검사 장치(inspection system), 포토리소그래피 공정을 수행하기 위한 스텝퍼(stepper) 및 기타 기판 처리 설비는 반도체 기판을 처리하기 전에 상기 반도체 기판을 상기 장치 내부의 소정 위치에 정확하게 위치시키기 위한 정렬 단계가 먼저 요구된다.
상술한 정렬 단계는 정렬 장치 내부에 저장된 기준 이미지를 이용하여 반도체 기판을 정렬한다. 보다 상세하게 설명하면, 상기 기준 이미지는 통상적으로 키 얼라인 마크(key align mark)와 같은 레퍼런스 마크(reference mark)를 포함하는데, 상기 레퍼런스 마크는 주로 칩(chip) 영역이 아닌 스크라이브 라인(scribe line) 즉, 칩을 커팅하기 위한 여유 공간에 형성되어 있다. 따라서, 반도체 장치를 제조하는 과정에서 수행되는 증착, 식각 등의 단위 공정에 큰 영향을 받지 않고 칩 영역 외부에서 항상 노출되어 있다. 정렬 장치는 정렬하고자 하는 반도체 기판 상에서 상기 레퍼런스 마크를 포함하고 있는 기준 이미지와 실질적으로 동일한 이미지를 찾아내게 되고, 상기 레퍼런스 마크를 기 설정된 좌표로 이동시킴으로써 기판 정렬 단계가 완료된다.
그런데, 상기 정렬 단계에서 정렬 불량(alignment fail)이 발생하는 경우에는 엔지니어가 상기 정렬 불량을 해결할 때까지 반도체 기판의 표면을 처리하기 위한 공정의 진행이 전면 중단된다. 이는 반도체 기판 처리 장치의 시간당 처리량을 크게 감소시키는 원인이 된다. 이와 같은 정렬 불량은 기준 이미지에 포함된 노이 즈성 정보로 인하여 정렬 장치가 상기 기준 이미지와 다른 이미지를 기준 이미지로 잘못 인식함으로서 발생될 수 있다.
또한, 기준 이미지에 노이즈성 정보가 다량 포함되어 있는 경우 처리 공정 단계별로 서로 다른 기준 이미지를 각각 설정해야 하는 불편함이 있다. 즉, 반도체 기판의 표면 상에 형성된 막의 특성 또는 막 두께에 따라 기준 이미지에서 노이즈성 정보를 포함하고 있는 영역의 밝기, 명암 등이 쉽게 변화한다.
상기 기준 이미지를 인식하는 CCD(charge coupled device)와 같은 촬상 소자는 상기 밝기 또는 명암에 민감하기 때문에 동일한 단위 공정에서도 막질이 달라지면 엔지니어가 기준 이미지를 새롭게 설정해야 하는 번거로움이 있다. 이러한 기준 이미지 설정 작업은 많은 시간이 소요되어 반도체 장치의 스루풋(throuput)이 감소하고 및 엔지니어의 인력이 불필요한 작업에 크게 소요되어 작업 능률이 감소되는 문제가 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체 기판의 정렬 불량이 크게 감소되고, 다수의 제조 공정 단계들에서 정렬을 위한 기준 이미지로 공용될 수 있는 정렬 기준 이미지의 획득 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법은, 먼저 반도체 기판 상에 상기 반도체 기판을 정렬하기 위한 레퍼런스 마크(reference mark)가 형성된 영역 및 상기 레퍼런스 마 크와 인접하는 영역을 포함하는 예비 기준 이미지를 획득한다. 다음에, 상기 레퍼런스 마크와 인접하는 영역에서 노이즈가 발생되는 영역을 제거함으로써, 상기 예비 기준 이미지로부터 기준 이미지를 획득한다.
본 발명의 일 실시예에 따르면, 상기 노이즈 발생 영역은 칩(chip) 영역을 포함한다. 또한, 상기 기준 이미지는 실질적인 십자 형태를 포함할 수 있다.
상술한 바에 의하면, 기준 이미지가 노이즈 발생 영역이 배제된 고유한 형태를 가질 수 있다. 따라서, 반도체 기판 정렬시 다른 이미지를 상기 기준 이미지로 잘못 인식하여 정렬 불량이 발생하는 문제점을 용이하게 방지할 수 있다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. 그러나, 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 제1 내지 제3 레퍼런스 마크, 칩 영역, 스크라이브 라인 등의 상대적인 크기는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있다.
도 1은 반도체 기판 상에 형성된 레퍼런스 마크를 설명하기 위한 개략적인 평면도이다.
도 1을 참조하면, 실리콘웨이퍼, SOI(silicon on insulation) 기판 등과 같 은 반도체 기판(10) 상에는 반도체 장치를 구현하기 위한 전기적인 패턴이 형성된 칩 영역(12) 및 상기 칩을 커팅하기 위한 스크라이브 라인(14)이 존재한다.
상기 인접하는 4개의 칩 영역(12) 사이에 존재하는 스크라이브 라인(14) 상에는 레퍼런스 마크들(reference mark)(16, 18)이 형성되어 있다. 본 실시예에서는 상기 레퍼런스 마크들(16, 18)이 십자 모양(crosshair)을 가지나, 반도체 기판(10) 상에 위치를 확인하기에 적합한 다른 형태의 시각적인 표시가 형성될 수도 있다. 여기서, 상기 레퍼런스 마크들(16, 18)은 서로 소정의 비례 관계를 갖는 기 설정된 위치에 형성된다. 이는 정렬 장치가 하나 또는 그 이상의 축을 따라 반도체 기판(10) 상의 거리를 측정할 수 있도록 하기 위함이다.
도 2는 도 1에 도시된 반도체 기판을 정렬하기 위한 정렬 장치를 설명하기 위한 개략적인 구성도이다.
도 2를 참조하면, 상기 반도체 기판을 정렬하기 위한 정렬 장치(30)는 제어 모듈(32), 이미지 획득 모듈(34), 및 이미지 분석 모듈(36)을 포함한다. 제어 모듈(32)은 반도체 기판(10)을 프로그램된 위치로 이동시키기고, 이미지 획득 모듈(34)은 반도체 기판 상에 존재하는 적어도 하나의 레퍼런스 마크를 포함하는 이미지를 획득한다. 이미지 분석 모듈(36)은 반도체 기판을 기 설정된 좌표에 위치시키기 위하여, 이미 저장된 정렬 기준 이미지와 상술한 이미지 획득 모듈(34)에 의해 획득된 이미지를 비교하여 정렬 에러 수치를 계산한다.
이에 따라, 이미지 분석 모듈(36)은 상기 비교를 통해 상기 정렬 에러 수치에 따른 제어 신호를 발생시키고 이를 제어 모듈(32)로 전송한다. 제어 모듈(32)은 상기 전송된 제어 신호에 따라 반도체 기판을 상기 기 설정된 좌표로 이동시킴으로서 반도체 기판의 정렬 단계를 완료하고 상기 정렬된 반도체 기판의 표면을 검사 또는 처리하기 위한 공정을 수행하게 된다.
이와 같이, 반도체 기판을 정렬하기 위한 정렬 기준 이미지는 반도체 기판 상에 형성된 여타 패턴과 차별되는 특유한 패턴을 포함하도록 되어있다. 왜냐 하면, 이미지 분석 모듈(36)에서 상기 기준 이미지(120)와 이미지 획득 모듈(34)에 의해 획득된 이미지를 비교하기 용이해야 정렬 시간이 단축되고, 정렬 불량이 감소되기 때문이다. 이에 따라, 정렬 기준 이미지의 형태를 보다 다양화하고 노이즈 발생 영역을 게저함으로써 이미지 분석 모듈(36)이 기준 이미지와 유사한 이미지를 혼동함으로써 발생하는 정렬 불량 문제를 억제시킬 수 있다.
상기 기준 이미지는 반도체 기판의 정렬을 위한 정렬 레시피(recipe)를 생성하는 과정에서 이미지 분석 모듈(36) 내부에 저장된다. 즉, 엔지니어는 이미지 분석 모듈(36) 내부에 설치된 소프트웨어(software)를 이용하여 상기 기준 이미지를 적절하게 설정하게 된다.
실시예 1
도 3 내지 도 6은 본 발명의 제1 실시예에 따른 정렬 기준 이미지 획득 방법을 설명하기 위한 도 1에 도시된 정렬 기준 이미지를 나타내는 도면들이다.
도 3은 본 발명의 제1 실시예에 따른 정렬 기준 이미지 획득 방법을 설명하기 위한 흐름도이고, 도 4는 도 1에 도시된 예비 기준 이미지(I)를 설명하기 위한 전자현미경 사진이다.
도 3 및 도 4를 참조하면, 반도체 기판(10)을 정렬 장치의 로더부(미도시)에 안착시킨다(S100). 그리고, 상술한 레시피 생성 단계에서 이미지 획득 모듈(34) 내부에 장착된 CCD 카메라와 같은 촬상 수단(미도시)을 이용하여 예비 기준 이미지(100)를 캡쳐한다(S110). 상기 예비 기준 이미지(100)는 적어도 하나의 레퍼런스 마크를 포함하는 것이 바람직하다. 본 실시예의 예비 기준 이미지(100)는, 하나의 제1 레퍼런스 마크(16)와, 스크라이브 라인(14) 상에 형성되고 상기 제1 레퍼런스 마크(16)와 인접하는 4개의 제2 레퍼런스 마크(18)를 포함할 수 있다. 이때, 예비 기준 이미지(100)는 통상적으로 사각 형상으로만 캡쳐되는 한계 때문에, 상기 예비 기준 이미지(100) 내에는 인접하는 제2 레퍼런스 마크(18)들 사이에 존재하는 칩 영역(12)이 함께 캡쳐된다.
도 5는 도 4에 도시된 예비 기준 이미지에 포함된 노이즈 발생 영역을 제거하는 단계를 설명하기 위한 전자현미경 사진이다.
도 3 및 도 5를 참조하면, 본 실시예에 따른 기준 이미지 획득 방법에 의하면, 상기 예비 기준 이미지(100) 내에 포함되어 있고, 상기 제1 및 제2 레퍼런스 마크(18)와 인접하는 영역에서 이미지 획득 모듈 또는 분석 모듈에 노이즈를 발생시키는 노이즈 발생 영역을 제거한다(S120). 상기 노이즈는 주로 칩 영역(12)에서 빈번하게 발생할 수 있다. 왜냐하면, 칩 영역(12) 내부에는 동일한 패턴이 무수히 반복되어 있고, 또한 상기 패턴의 선폭이 극도로 작기 때문이다. 반면, 제1 및 제2 레퍼런스 마크(16, 18)는 그 사이즈에 있어서 칩 영역(12) 내부의 전기적인 패턴보다 매우 크다. 이로써, 상기 예비 기준 이미지(100)는 칩 영역(12) 내부의 패턴을 정확하게 구별할 정도의 고배율로 확대하지 않으므로 칩 영역(12)에서 노이즈가 발생하게 된다.
따라서, 상기 예비 기준 이미지(100)로부터 노이즈 발생 영역(110)을 제거하는 단계가 요구된다. 예를 들면, 노이즈 발생 영역(110)의 제거는 도시된 바와 같이 상기 예비 기준 이미지(100)에서 칩 영역(12)만을 삭제한다. 이와 같이, 예비 기준 이미지의 일부 일부 이미지를 삭제하는 것은 정렬 장치(30)의 이미지 획득 모듈(34)에 포함된 소프트웨어의 기준 이미지 편집 기능(tool)에 의해 지원될 수 있다.
도 6은 도 5에 도시된 예비 기준 이미지로부터 수득한 기준 이미지를 나타내는 도면이다.
도 3 및 도 6을 참조하면, 상기 노이즈 발생 영역을 제거된 기준 이미지(120)를 수득한다(S130). 상기 기준 이미지(120)는 제1 레퍼런스 마크(16)와 제2 레퍼런스 마크(18)를 포함할 수 있다. 그리고, 상기 기준 이미지(120)는 상기 예비 기준 이미지(100)의 모서리 부위에 존재하는 칩 영역(12)이 제거되어 실질적인 십자 형태로 형성될 수 있다. 이와 같은 방법에 의하면, 노이즈 발생 영역(110)이 제외된 특유한 형태를 갖는 기준 이미지(120)를 획득할 수 있다. 따라서, 반도체 기판을 정렬하기 위한 시간을 단축시킬 수 있으며, 정렬 불량을 크게 감소시킬 수 있다.
한편, 기준 이미지에서 칩 영역을 제외시키는 경우, 반도체 제조 공정이 진행됨에 따라 칩 영역에 막의 특성 및 두께의 변화에 의해 촬성 수단이 인식하는 기 준 이미지의 명암 또는 밝기의 변화로 인하여 레시피를 각 공정 단계별로 생성할 필요가 없다. 또한, 상술한 바와 같은 기준 이미지를 한번 설정하면, 휴대용 저장 장치 또는 컴퓨터 서버 등을 통해 상기 기준 이미지를 다른 정렬 장치에 카피하여 사용할 수 있기 때문에 반도체 기판을 사용하지 않고도 레시피를 생성시킬 수 있다. 이에 따라, 엔지니어가 정렬 불량 해소 및 레시피 변경 작업에 소요되는 시간이 단축되어 작업 능률을 향상시킬 수 있다.
실시예 2
도 7 및 도 8은 본 발명의 제2 실시예에 따른 기준 이미지 획득 방법을 설명하기 위한 전자현미경 사진들이다.
도 3, 도 7 및 도 8을 참조하면, 도시된 반도체 기판(20)의 표면에는 칩 영역(22), 스크라이브 라인(24) 및 제1, 제2 및 제3 레퍼런스 마크들(26, 27, 28)이 형성되어 있다. 상기 제1 내지 제3 레퍼런스 마크들(26, 27, 28)은 상술한 제1 실시예에서의 레퍼런스 마크들(도 6의 16, 18)과 상이함을 확인할 수 있다. 특히, 제1 레퍼런스 마크(26)를 기준으로 그 좌우에 배치된 제2 레퍼런스 마크(28)보다 상하에 배치된 제3 레퍼런스 마크(29)의 패턴이 상대적으로 크고 뚜렷하게 형성되어 있다. 따라서, 예비 기준 이미지(200)는 키 얼라인 마크인 제1 레퍼런스 마크(26)와 제3 레퍼런스 마크(29)가 포함되도록 캡쳐한다(S110).
다음에, 노이즈가 상대적으로 발생하기 쉬운 칩 영역(22) 및 제2 레퍼런스 마크(28) 영역을 제거한다(S120). 그러면, 도 8에 도시된 바와 같이 노이즈 발생 영역이 제외된 제1 및 제3 레퍼런스 마크(26, 28)를 포함하는 기준 이미지(220)를 용이하게 획득할 수 있다(S130).
이와 다르게, 정렬 장치의 이미지 획득 모듈에 포함된 소프트웨어가 다각형, 곡선 등을 포함하는 다양한 형태의 이미지를 캡쳐하는 기능이 지원되는 경우에는 상기 S110 및 S120 단계를 생략하고 특유한 형태를 갖는 기준 이미지(220)를 한번에 획득할 수도 있다.
상기와 같은 본 발명의 실시예들에 따르면, 기준 이미지가 특유한 형태를 띄고 있기 때문에 정렬 시간을 단축시키고, 정렬 불량을 크게 감소시킬 수 있다. 따라서, 상기 정렬을 수행하는 반도체 기판 처리 장치의 가동율 및 반도체 장치의 스루풋이 향상되는 효과가 있다. 또한, 공정 스텝별로 정렬 레시피를 각각 설정해야 하는 번거로움 없이 하나의 기준 이미지로 다수의 정렬 장치의 레시피를 생성시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 반도체 기판 상에 상기 반도체 기판의 정렬을 위한 레퍼런스 마크(reference mark)가 형성된 영역 및 상기 레퍼런스 마크와 인접하는 영역을 포함하는 예비 기준 이미지를 획득하는 단계; 및
    상기 레퍼런스 마크와 인접하는 영역에서 노이즈가 발생되는 영역을 제거함으로써, 상기 예비 기준 이미지로부터 기준 이미지를 획득하는 단계를 포함하는 반도체 기판 정렬 장치에서의 정렬 기준 이미지 획득 방법.
  2. 제1항에 있어서, 상기 노이즈 발생 영역은 칩(chip) 영역을 포함하는 것을 특징으로 하는 반도체 기판 정렬 장치에서의 정렬 기준 이미지 획득 방법.
  3. 제1항에 있어서, 상기 기준 이미지는 실질적인 십자 형태를 포함하는 것을 특징을 하는 반도체 기판 정렬 장치에서의 정렬 기준 이미지 획득 방법.
KR1020060013435A 2006-02-13 2006-02-13 반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법 KR20070081509A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060013435A KR20070081509A (ko) 2006-02-13 2006-02-13 반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060013435A KR20070081509A (ko) 2006-02-13 2006-02-13 반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법

Publications (1)

Publication Number Publication Date
KR20070081509A true KR20070081509A (ko) 2007-08-17

Family

ID=38611394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013435A KR20070081509A (ko) 2006-02-13 2006-02-13 반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법

Country Status (1)

Country Link
KR (1) KR20070081509A (ko)

Similar Documents

Publication Publication Date Title
JP4794882B2 (ja) 走査型露光装置、走査型露光方法
TWI521313B (zh) 曝光修正方法與控制裝置
CN108604560B (zh) 使用设计文件或检查图像自动抗扭斜
JP2004531063A (ja) 半導体ウェハ上の異なった層において２つのパターンのアライメント測定を実行する方法
JP2007158263A (ja) 位置合わせ装置、位置合わせ方法、露光装置、及びデバイス製造方法
JP2004296921A (ja) 位置検出装置
US9940704B2 (en) Pre-layer defect site review using design
KR101602580B1 (ko) 웨이퍼 검사 방법
CN112447542A (zh) 半导体晶片检验方法及其系统
JP2011066323A (ja) 露光処理の補正方法
US9568842B2 (en) Overlay operation method and overlay control method
US10510677B2 (en) Die
KR20070081509A (ko) 반도체 기판 정렬 장치에서 정렬 기준 이미지 획득 방법
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
US9448487B2 (en) Method of manufacturing semiconductor and exposure system
KR102350548B1 (ko) 웨이퍼 검사 방법
JP2010067988A (ja) 露光装置、位置検出方法、及びデバイス製造方法
KR101561786B1 (ko) 웨이퍼 이미지 정렬 방법 및 웨이퍼 검사 방법
JP6771495B2 (ja) 設計を利用する先行層欠陥箇所の点検
JP2008091367A (ja) 重ね合わせ検査方法
JPS6235638A (ja) ウエハ自動位置合わせ装置
KR100642380B1 (ko) 웨이퍼 결함 측정 방법
KR100611069B1 (ko) 얼라인 마크를 이용하여 오버레이 보정 및 정렬 보정을수행하는 방법
KR20060017087A (ko) 웨이퍼의 임계치수검출방법
KR20030002278A (ko) 반도체소자의 중첩도 측정마크

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination