KR0154164B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR0154164B1
KR0154164B1 KR1019940016656A KR19940016656A KR0154164B1 KR 0154164 B1 KR0154164 B1 KR 0154164B1 KR 1019940016656 A KR1019940016656 A KR 1019940016656A KR 19940016656 A KR19940016656 A KR 19940016656A KR 0154164 B1 KR0154164 B1 KR 0154164B1
Authority
KR
South Korea
Prior art keywords
heat treatment
material layer
semiconductor device
temperature heat
characteristic material
Prior art date
Application number
KR1019940016656A
Other languages
English (en)
Other versions
KR960005848A (ko
Inventor
배상만
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940016656A priority Critical patent/KR0154164B1/ko
Priority to GB9513910A priority patent/GB2291194B/en
Priority to CN95107601A priority patent/CN1076828C/zh
Publication of KR960005848A publication Critical patent/KR960005848A/ko
Priority to US08/839,201 priority patent/US5905017A/en
Application granted granted Critical
Publication of KR0154164B1 publication Critical patent/KR0154164B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/08—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness for measuring thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/72—Investigating presence of flaws

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 종래에 무시되었던 미세한 공정결함이 문제점으로 대두되었다. 따라서, 본 발명은 웨이퍼 상부에 감광막을 도포한 다음, 저온 열처리공정을 실시하고 그 상부에 특성물질층을 형성한 다음, 고온 열처리공정을 실시하여 공정결함을 도출시킴으로써 상기 공정결함에 의한 작용을 예측하여 반도체소자의 수율을 향상시킬 수 있고 향후 제품의 품질을 향상시킬 수 있는 기술이다.

Description

반도체 소자의 제조방법
제1도는 감광막 도포두께에 따른 임계면적의 변화를 도시한 상세도.
제2도 및 제3도는 본 발명의 실시예로서 반도체 소자의 제조방법을 도시한 상세도.
* 도면의 주요부분에 대한 부호의 설명
1 : 특정물질층 2 : 솔벤트
3 : 감광막 4 : 웨이퍼
t : 감광막 도포두께차
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 리소그래피 공정중에서 결함을 검사하는 방법으로 웨이퍼 상부에 감광막의 도포상태를 정확히 파악하여 도포상태 결함을 개선하는 기술에 관한 것이다.
반도체 소자가 고집적화되어 디자인룰(design rule)이 작아질수록, 웨이퍼의 크기가 작아질수록 리소그래피 공정에서는 웨이퍼의 전면에 걸친 여러 다이에 형성된 패턴 임계사이즈(Critical Dimension 이하, CD)의 균일성 유지가 어렵다. 또한, 웨이퍼 상부에 도포된 미세한 감광수지의 두께차이는 동일한 노광에너지에서 정재파(standing wave)효과의 차이를 유발하여 웨이퍼 내부에 형성된 각 다이의 CD 크기가 변한다. 여기서, 상기 정재파 효과의 크기(S)는 다음의 제1식과 같다.
R1× R2e-αD-------------- 제1식
상기 제1식에서 C는 상수로서, R1과 R2 감광막의 하부와 웨이퍼의 상부의 경계면에서 산란되는 빛의 강도를 나타내고, 상기 α는 감광막의 성분과 관련된 빛 투과율 파라메터(parameter)를 나타내며, 상기 D는 감광막 두께를 나타낸다.
상기 정재파 효과의 크기 (S)는 상기 제1식과 같은 비례관계를 가지므로 일정 감광막 두께의 주기마다 R1 와 R2 값에 따라 차이가 발생한다.
상기 제1도를 참조하면, 상기 R1 와 R2 값의 차이에 따라 CD 변화가 발생되며 상기 정재파 효과의 일주기가 감광막 도포두께차(t)를 나타낸다.
여기서, 상기 감광막의 도포두께차(t)는 λ/4n(n:굴절율)에 비례한다. 그래서, 짧은 파장의 노광원을 사용하는 고집적소자에서 상기 감광막 도포두께차(t)는 미세하게 변화되어 CD값을 변화시킬 수 있다. 이때, 상기 256 메가 디램(mega DRAM)에서는 파장(λ)이 248㎚ 엑시머 레이저를 사용하고 굴절율이 1.6 내지 1.7인 감광막을 사용하여 실시한다.
일반적으로, 스핀(spin) 방식의 도포방법은 고유의 감광막 도포두께 차이가 발생된다.
상기한 종래기술에 의하면, 감광막 도포두께 차이가 발생하는데 상기 도포두께차는 가시적으로 측정 불가능하고 별도의 측정장비로 측정하여야 한다. 이때, 도포상태 측정의 정확도를 위하여 많은 위치를 측정하거나, 도포형태의 윤곽을 정확히 알아볼 수 없어서 도포공정시 회전속도, 감광막의 린스(rinse)량, 가속도 및 노광전의 열처리공정을 적절하게 조절하기가 어렵기 때문에 반도체소자의 고집적화를 불가능하게 한다.
따라서, 본 발명은 종래기술의 문제점을 해결하기위하여, 도포된 감광막에 저온 열처리공정을 실시하고 그 상부에 다른 성분이나 다른 상태를 갖는 특성물질층을 매우얇게 형성한 다음, 고온 열처리공정을 실시함으로써 가시적으로도 결함을 검출할 수 있는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은, 웨이퍼 상부에 코팅된 감광막의 토플로지 단차로 인하여 발생하는 결함을 검출하는 반도체소자의 제조방법에 있어서, 웨이퍼 상부에 감광막을 도포하고 저온 열처리공정을 실시하는 공정과, 상기 감광막 상부에 PECVD 산화막이나 SOG 막으로 이루어진 특성물질층을 형성하는 공정과, 상기 반도체 기판에 고온 열처리공정을 실시하여 상기 감광막내의 저분자나 솔벤트를 부분적으로 특성물질층으로부터 통과시켜 결함으로 도출시키는 공정과, 상기 특성물질층으로부터 도출되는 결함을 검사하는 공정을 포함하는 특징으로 한다.
이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.
제2도 및 제3도는 본 발명의 실시예로서 반도체 소자의 제조방법을 도시한 상세도이다.
제2도는 웨이퍼(4) 상부에 감광막(3)을 도포하고 저온 열처리 공정을 실시하여 상기 감광막(3) 내부의 저분자나 솔벤트(2)를 상기 감광막(3)의 내부에 일부 잔존시킨 다음, 그 상부에 상기 감광막(3)과 성분 및 상태가 다른 특성물질층(1)을 얇게 형성하고 고온 열처리공정을 실시함으로서 상기 솔벤트(2)가 상기 감광막(3) 상부에 형성된 특성물질층(1)의 얇은부분을 부분적으로 뚫고 나오게 한 것을 도시한 단면도이다.
이 때, 상기 특성물질층(1)은 에스.오.지.(SOG : Spin On Glass, 이하에서 SOG라 함)를 도포하거나 플라즈마 화학기상증착(PECVD : Plasma Enhenced CVD, 이하에서 PECVD라 함) 방법으로 형성한 PECVD 산화막을 500Å이하의 두께로 형성한 것이고, 상기 저온 열처리공정은 150-300℃에서 실시한 것이며 상기 고온 열처리공정은 200-500℃에서 실시한 것이다.
여기서, 상기 고온 열처리공정시 감광막(3)에 잔존하는 저분자 또는 솔벤트(2)가 상기 특성물질층(1)의 얇은 부분에서는 빠져나가거나 부분적으로 파열시키고, 상기 감광막(3)의 낮은 부분은 많은 특성물질층(1)이 두껍게 도포되어 고온 열처리 공정후에도 감광막(3)내에 저분자나 솔벤트(2)가 잔존하여 결함으로 도출되지 않는다.
즉, 상기 저분자 또는 솔벤트(2)는 고온 열처리공정시 특정물질층(1)의 단차가 얇은 부분에서는 상기 특정물질층(1)을 뚫고 나와 파열시키게 되는데, 이 때 파열흔적이 심하게 되면 육안으로도 관찰이 용이하며, 파열흔적이 예를들어 수 ㎛이내 크기의 경우에도 통상의 결함검사장치로 감광막(3)의 코팅불량에 따른 결함을 관찰할 수 있게 괸다.
제3도는 상기 웨이퍼(4) 상부에 상기 감광막(3) 도포공정시 도포두께 차이로 인하여 형성된 결함을 검출한 것을 도시한 상세도로서, 진한부분은 상기 감광막(3)이 두껍게 형성되어 그 상부에 형성된 상기 특성물질층(1)의 두께가 다른부분보다 얇아 고온 열처리공정시 많은 결함이 발생된 것을 도시한다.
상기 본 발명의 실시예를 참조하면, 감광막 도포공정시 발생되는 결함의 도출은 감광막의 저온 열처리공정 후에 특성물질층을 형성하고 결함을 도출시켜 검사할 수도 있으며 상기 특성물질층 형성시 저온 열처리공정을 동시에 실시하여 2 내지 3초간 도포하여 형성할 수도 있다.
상기한 본 발명에 의하면, 감광막 도포시 미세한 도포두께 차이에 의한 도포 불량을 쉽게 검출할 수 있어 256 M DRAM급 이상에서 정확하게 CD를 조절함으로써 공정결함 검출 및 모니터링을 실시할 수 있어 수율분석을 정확하고 용이하게 실시할 수 있다.

Claims (8)

  1. 웨이퍼 상부에 코팅된 감광막의 토플로지 단차로 인하여 발생하는 결함을 검출하는 반도체소자의 제조방법에 있어서, 웨이퍼 상부에 감광막을 도포하고 저온 열처리공정을 실시하는 공정과, 상기 감광막 상부에 PECVD 산화막이나 SOG 막으로 이루어진 특성물질층을 형성하는 공정과, 상기 반도체 기판에 고온 열처리공정을 실시하여 상기 감광막내의 저분자나 솔벤트를 부분적으로 특성물질층으로부터 통과시켜 결함으로 도출시키는 공정과, 상기 특성물질층으로부터 도출되는 결함을 검사하는 공정을 포함하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 저온 열처리공정은 150-300℃로 실시하는 것을 특징으로하는 반도체소자의 제조방법.
  3. 제1항에 있어서, 상기 특성물질층은 상기 감광막과 성분 및 상태가 다른 물질로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  4. 제1항 또는 제3항에 있어서, 상기 특성물질층은 PECVD 산화막이나 SOG 막으로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  5. 제1항에 있어서, 500Å 이하의 두께로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  6. 제1항에 있어서, 상기 고온 열처리공정은 200-500℃에서 실시하는 것을 특징으로하는 반도체소자의 제조방법.
  7. 제1항에 있어서, 상기 특성물질층은 2 내지 3초간 도포하되, 150-300℃의 열처리공정을 동시에 실시하여 결함을 검출시키는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제1항에 있어서, 상기 결함도출공정은 감광막을 도포하고 저온 열처리공정을 실시한 다음, 그 상부에 특성물질층을 형성한 후에 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019940016656A 1994-07-11 1994-07-11 반도체소자의 제조방법 KR0154164B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940016656A KR0154164B1 (ko) 1994-07-11 1994-07-11 반도체소자의 제조방법
GB9513910A GB2291194B (en) 1994-07-11 1995-07-07 Detection of thickness differences in a photoresist film
CN95107601A CN1076828C (zh) 1994-07-11 1995-07-10 检测涂敷在晶片上的光刻胶膜微观厚度差所致缺陷的方法
US08/839,201 US5905017A (en) 1994-07-11 1997-04-23 Method for detecting microscopic differences in thickness of photoresist film coated on wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016656A KR0154164B1 (ko) 1994-07-11 1994-07-11 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR960005848A KR960005848A (ko) 1996-02-23
KR0154164B1 true KR0154164B1 (ko) 1998-12-01

Family

ID=19387752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016656A KR0154164B1 (ko) 1994-07-11 1994-07-11 반도체소자의 제조방법

Country Status (4)

Country Link
US (1) US5905017A (ko)
KR (1) KR0154164B1 (ko)
CN (1) CN1076828C (ko)
GB (1) GB2291194B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030109A1 (en) * 1997-12-09 1999-06-17 Advanced Micro Devices, Inc. Endpoint detection method for cmp processes
US20100151118A1 (en) * 2008-12-17 2010-06-17 Eastman Chemical Company Carrier solvent compositions, coatings compositions, and methods to produce thick polymer coatings
CN109029334B (zh) * 2018-07-12 2020-06-02 宁波大学 岩体结构面粗糙度系数尺寸效应全域搜索测量方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774164A (en) * 1987-04-06 1988-09-27 Tegal Corporation Chrome mask etch
US4824763A (en) * 1987-07-30 1989-04-25 Ekc Technology, Inc. Triamine positive photoresist stripping composition and prebaking process
KR910010043B1 (ko) * 1988-07-28 1991-12-10 한국전기통신공사 스페이서를 이용한 미세선폭 형성방법
KR910003693B1 (en) * 1988-09-14 1991-06-08 Samsung Electronic Devices Pdp barrack manufacturing method
JP2707785B2 (ja) * 1990-03-13 1998-02-04 富士通株式会社 レジスト組成物およびパターン形成方法
JP3281053B2 (ja) * 1991-12-09 2002-05-13 株式会社東芝 パターン形成方法
KR0171918B1 (ko) * 1994-03-25 1999-03-30 김주용 감광수지 코팅 두께 조절방법 및 조절장치
KR970007173B1 (ko) * 1994-07-14 1997-05-03 현대전자산업 주식회사 미세패턴 형성방법

Also Published As

Publication number Publication date
GB9513910D0 (en) 1995-09-06
CN1122912A (zh) 1996-05-22
US5905017A (en) 1999-05-18
KR960005848A (ko) 1996-02-23
GB2291194A (en) 1996-01-17
GB2291194B (en) 1998-03-11
CN1076828C (zh) 2001-12-26

Similar Documents

Publication Publication Date Title
US6801321B1 (en) Method and apparatus for measuring lateral variations in thickness or refractive index of a transparent film on a substrate
KR0154164B1 (ko) 반도체소자의 제조방법
CN109669321B (zh) 一种晶圆洗边系统和晶圆洗边方法
JP2816866B2 (ja) 処理方法および処理装置
US6252670B1 (en) Method for accurately calibrating a constant-angle reflection-interference spectrometer (CARIS) for measuring photoresist thickness
US20020197749A1 (en) Method of monitoring and controlling a photoresist edge bead
JPH11111613A (ja) 半導体素子の欠点モニタ方法
KR20230025201A (ko) 박막 두께 실시간 측정 장치
KR100945937B1 (ko) 포토마스크의 결함 검사 방법
US7369254B2 (en) System and method for measuring dimension of patterns formed on photomask
US20070035725A1 (en) Defect inspection apparatus, sensitivity calibration method for the same, substrate for defect detection sensitivity calibration, and manufacturing method thereof
KR20100066820A (ko) 서로 다른 계면들을 갖도록 표면처리된 마스크결함 검출방법
JP3776176B2 (ja) フォトリソグラフィー工程におけるデフォーカス検出方法
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
US6417912B1 (en) Method and apparatus for controlling optical-parameters in a stepper
JP2002213924A (ja) 膜厚測定方法および装置、薄膜処理方法および装置、並びに半導体装置の製造方法
JPH02660B2 (ko)
KR20040093551A (ko) 반도체소자의 결함조사방법
Pfitzner et al. Process Optimization by Means of Integrated Monitoring Tools in the Semiconductor Industry
KR20020096276A (ko) 반도체 제조용 포토 장치
JP2690526B2 (ja) 塗布方法
KR100598262B1 (ko) 두께 측정이 가능한 포토리소그래피 공정 시스템
KR100204536B1 (ko) 반도체 장치의 미세패턴 검사방법
KR20230025202A (ko) 박막 두께 실시간 측정 방법
KR20060081519A (ko) 반도체 제조공정 불량 검출방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee