JPH11111613A - 半導体素子の欠点モニタ方法 - Google Patents
半導体素子の欠点モニタ方法Info
- Publication number
- JPH11111613A JPH11111613A JP14192698A JP14192698A JPH11111613A JP H11111613 A JPH11111613 A JP H11111613A JP 14192698 A JP14192698 A JP 14192698A JP 14192698 A JP14192698 A JP 14192698A JP H11111613 A JPH11111613 A JP H11111613A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- integrated circuit
- circuit chip
- defects
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/93—Detection standards; Calibrating baseline adjustment, drift correction
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 半導体素子上の欠点を精度良く検出できる欠
点モニタ方法を提供する。 【解決手段】 半導体素子の製造に使用するフォトマス
クの所定領域に、意図的に基準欠点パターン１０４を形
成し、基準欠点パターン１０４が形成されたフォトマス
クを使用して半導体基板上に基準欠点を形成する。基準
欠点の個数及びサイズを精度よく検出できる条件に欠点
検出装備の運転条件を調整した後、最適の運転条件に調
整された欠点検出装備を使用し、半導体素子が形成され
る集積回路チップの領域に存在する欠点をモニタする。
点モニタ方法を提供する。 【解決手段】 半導体素子の製造に使用するフォトマス
クの所定領域に、意図的に基準欠点パターン１０４を形
成し、基準欠点パターン１０４が形成されたフォトマス
クを使用して半導体基板上に基準欠点を形成する。基準
欠点の個数及びサイズを精度よく検出できる条件に欠点
検出装備の運転条件を調整した後、最適の運転条件に調
整された欠点検出装備を使用し、半導体素子が形成され
る集積回路チップの領域に存在する欠点をモニタする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子に形成
されたパーチクルまたはパターン不良などの欠点を信頼
度よく検出する方法に関する。
されたパーチクルまたはパターン不良などの欠点を信頼
度よく検出する方法に関する。
【０００２】
【従来の技術】近年、半導体素子がますます高集積化す
るにつれ、プロセスの開発はもとより、パーチクルまた
はパターン不良などの欠点（以下、略して"欠点"と称す
る）を上手く管理することが半導体素子の歩留まりを左
右する重要な決め手として挙げられている。
るにつれ、プロセスの開発はもとより、パーチクルまた
はパターン不良などの欠点（以下、略して"欠点"と称す
る）を上手く管理することが半導体素子の歩留まりを左
右する重要な決め手として挙げられている。
【０００３】ところが、前記欠点を上手く管理するため
には、各単位工程毎に前記欠点を減少させるための最適
の条件を引き出すばかりでなく、半導体ウェーハ上に形
成された前記欠点を精度よくモニタすることが大事であ
る。従って、各単位工程（unit process）の前後、ま
たは各単位工程の最中に生じた欠点をモニタするため
に、各種の検出装備（detecting apparatus）が使われ
てきていた。
には、各単位工程毎に前記欠点を減少させるための最適
の条件を引き出すばかりでなく、半導体ウェーハ上に形
成された前記欠点を精度よくモニタすることが大事であ
る。従って、各単位工程（unit process）の前後、ま
たは各単位工程の最中に生じた欠点をモニタするため
に、各種の検出装備（detecting apparatus）が使われ
てきていた。
【０００４】この検出装備は、散乱（scattering）また
は反射（reflection）される光の強度を計測して欠点の
有無を判定する。この際、作業者は経験に頼って、各単
位工程の種類及び形成される膜質の種類により検出装備
の運転条件を変形し、試験ウェーハ（test wafer）や
生産ウェーハ（production wafer）上に形成された欠点
をモニタしている。
は反射（reflection）される光の強度を計測して欠点の
有無を判定する。この際、作業者は経験に頼って、各単
位工程の種類及び形成される膜質の種類により検出装備
の運転条件を変形し、試験ウェーハ（test wafer）や
生産ウェーハ（production wafer）上に形成された欠点
をモニタしている。
【０００５】さらに具体的に説明すれば、できる限り多
くの欠点を検出できながら、しかも、光の干渉によって
欠点でないにも拘わらずに欠点として検出される現象を
最小化できる条件に検出装備の運転条件を調整（set-u
p）する。かかる状況下では、計測された欠点のサイズ
及び欠点検出のレベルがどれだけ正確であるかどうかが
分からず、そのために、相異なる検出装備間の欠点検出
レベルを比較するということは一層難しい。
くの欠点を検出できながら、しかも、光の干渉によって
欠点でないにも拘わらずに欠点として検出される現象を
最小化できる条件に検出装備の運転条件を調整（set-u
p）する。かかる状況下では、計測された欠点のサイズ
及び欠点検出のレベルがどれだけ正確であるかどうかが
分からず、そのために、相異なる検出装備間の欠点検出
レベルを比較するということは一層難しい。
【０００６】一方、以上の検出装備は、検出データの信
頼性を高めるために、様々な形態の自体カリブレーショ
ン（calibration）機能をもっているが、これは検出装
備の自体カリブレーションに過ぎず、実際に検出される
欠点に対する信頼度は大幅に劣る。
頼性を高めるために、様々な形態の自体カリブレーショ
ン（calibration）機能をもっているが、これは検出装
備の自体カリブレーションに過ぎず、実際に検出される
欠点に対する信頼度は大幅に劣る。
【０００７】
【発明が解決しようとする課題】本発明の目的は、半導
体素子に形成された欠点を精度よく検出できる方法を提
供するにある。
体素子に形成された欠点を精度よく検出できる方法を提
供するにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に本発明は、半導体素子に形成された欠点をモニタする
方法において、（ａ）前記半導体素子の製造に使用する
フォトマスクの所定領域に、意図的に基準欠点パターン
を形成する段階と、（ｂ）前記基準欠点パターンが形成
されたフォトマスクを使用し、半導体基板上に基準欠点
を形成する段階と、（ｃ）前記基準欠点の個数及びサイ
ズを精度よく検出できる条件に欠点検出装備の運転条件
を調整する段階と、（ｄ）前記ステップ（ｃ）の運転条
件に調整された欠点検出装備を使用し、前記半導体素子
が形成される集積回路チップの領域に存在する欠点をモ
ニタする段階とを含むことを特徴とする半導体素子の欠
点モニタ方法を提供する。
に本発明は、半導体素子に形成された欠点をモニタする
方法において、（ａ）前記半導体素子の製造に使用する
フォトマスクの所定領域に、意図的に基準欠点パターン
を形成する段階と、（ｂ）前記基準欠点パターンが形成
されたフォトマスクを使用し、半導体基板上に基準欠点
を形成する段階と、（ｃ）前記基準欠点の個数及びサイ
ズを精度よく検出できる条件に欠点検出装備の運転条件
を調整する段階と、（ｄ）前記ステップ（ｃ）の運転条
件に調整された欠点検出装備を使用し、前記半導体素子
が形成される集積回路チップの領域に存在する欠点をモ
ニタする段階とを含むことを特徴とする半導体素子の欠
点モニタ方法を提供する。
【０００９】前記所定領域は、前記集積回路チップの領
域間のスクライブライン（scribeline or scribe lan
e）であるのが好ましい。前記基準欠点は、前記集積回
路チップの領域に形成できる欠点と類似した形状にて形
成するのが、前記集積回路チップの領域に形成できる欠
点を精度よくモニタする上で好ましい。
域間のスクライブライン（scribeline or scribe lan
e）であるのが好ましい。前記基準欠点は、前記集積回
路チップの領域に形成できる欠点と類似した形状にて形
成するのが、前記集積回路チップの領域に形成できる欠
点を精度よくモニタする上で好ましい。
【００１０】本発明は、作業者の経験によらず、スクラ
イブレーンに形成されている基準欠点を目安にして欠点
検出装備の運転条件を調整する。そのため、本発明によ
れば、半導体素子の製造工程中に集積回路チップの領域
に形成された欠点を信頼度よく検出することができる。
イブレーンに形成されている基準欠点を目安にして欠点
検出装備の運転条件を調整する。そのため、本発明によ
れば、半導体素子の製造工程中に集積回路チップの領域
に形成された欠点を信頼度よく検出することができる。
【００１１】
【発明の実施の形態】図1及び図2を参照すれば、チップ
の実装（chip packaging）のためのダイのこ引き（die
sawing）に際して、それぞれの集積回路チップの領域1
00間を分離するための切断領域であるスクライブレーン
102上に基準欠点パターン104が形成されているフォトマ
スクを用意する（ステップ1）。この際、前記スクライ
ブレーン102上の基準欠点パターン104は、集積回路チッ
プの領域100内に形成できる欠点のサイズと種類を考慮
して、以降、前記集積回路チップの領域100内に生じた
欠点を精度高く検出できるよう形成するのが好ましい。
次いで、フォトレジストにて塗布された半導体ウェーハ
上に図1に示す前記フォトマスクを位置させてから、露
光（expose to light）し、現像及びエッチバックを行
い、前記半導体ウェーハのスクライブレーン上に基準欠
点を形成する（ステップ3）。
の実装（chip packaging）のためのダイのこ引き（die
sawing）に際して、それぞれの集積回路チップの領域1
00間を分離するための切断領域であるスクライブレーン
102上に基準欠点パターン104が形成されているフォトマ
スクを用意する（ステップ1）。この際、前記スクライ
ブレーン102上の基準欠点パターン104は、集積回路チッ
プの領域100内に形成できる欠点のサイズと種類を考慮
して、以降、前記集積回路チップの領域100内に生じた
欠点を精度高く検出できるよう形成するのが好ましい。
次いで、フォトレジストにて塗布された半導体ウェーハ
上に図1に示す前記フォトマスクを位置させてから、露
光（expose to light）し、現像及びエッチバックを行
い、前記半導体ウェーハのスクライブレーン上に基準欠
点を形成する（ステップ3）。
【００１２】続いて、前記半導体ウェーハのスクライブ
レーン上の基準欠点に欠点検出装備の光を、好ましくは
平行光（collimated lightbeam）を照射した後、前記半
導体ウェーハのスクライブレーン上の基準欠点によって
反射または散乱された光を集束する。次ぎに、前記集束
した光の強度（intensity）に比例する電気信号を形成
する（ステップ5）。それから、前記半導体ウェーハの
集積回路チップの領域に光を、好ましくは平行光を照射
した時、前記電気信号を再現できる最適の条件に欠点検
出装備の運転条件を調整する（ステップ7）。これで、
同一のフォトリソグラフィ工程中にあるか、それとも同
一のフォトリソグラフィ工程を終えた他の半導体ウェー
ハの集積回路チップの領域上に形成された欠点を精度よ
く検出できる準備ができた。
レーン上の基準欠点に欠点検出装備の光を、好ましくは
平行光（collimated lightbeam）を照射した後、前記半
導体ウェーハのスクライブレーン上の基準欠点によって
反射または散乱された光を集束する。次ぎに、前記集束
した光の強度（intensity）に比例する電気信号を形成
する（ステップ5）。それから、前記半導体ウェーハの
集積回路チップの領域に光を、好ましくは平行光を照射
した時、前記電気信号を再現できる最適の条件に欠点検
出装備の運転条件を調整する（ステップ7）。これで、
同一のフォトリソグラフィ工程中にあるか、それとも同
一のフォトリソグラフィ工程を終えた他の半導体ウェー
ハの集積回路チップの領域上に形成された欠点を精度よ
く検出できる準備ができた。
【００１３】上記した運転条件に調整された欠点検出装
備を使って、同一のフォトリソグラフィ工程中にある
か、それとも同一のフォトリソグラフィ工程を終えた他
の半導体ウェーハの集積回路チップの領域上のセルパタ
ーンに光を照射することにより、前記集積回路チップの
領域上に形成された欠点を精度よく検出することができ
る（ステップ9）。
備を使って、同一のフォトリソグラフィ工程中にある
か、それとも同一のフォトリソグラフィ工程を終えた他
の半導体ウェーハの集積回路チップの領域上のセルパタ
ーンに光を照射することにより、前記集積回路チップの
領域上に形成された欠点を精度よく検出することができ
る（ステップ9）。
【００１４】一方、普通の半導体素子は、数回または何
十回にわたるフォトリソグラフィ工程を通じて、半導体
ウェーハ上の多数の層を積み重ねることにより製造され
るが、この際、各層毎に特定パターンがフォトリソグラ
フィ工程により形成される。したがって、この場合、各
層の全てのパターン、あるいは重要な層のパターンのみ
に対し上記した本発明に係る欠点検出方法を適用すれ
ば、引用限界を越えた欠点を含む半導体ウェーハが後続
工程に伝送されるのを防止できる。
十回にわたるフォトリソグラフィ工程を通じて、半導体
ウェーハ上の多数の層を積み重ねることにより製造され
るが、この際、各層毎に特定パターンがフォトリソグラ
フィ工程により形成される。したがって、この場合、各
層の全てのパターン、あるいは重要な層のパターンのみ
に対し上記した本発明に係る欠点検出方法を適用すれ
ば、引用限界を越えた欠点を含む半導体ウェーハが後続
工程に伝送されるのを防止できる。
【００１５】以上、本発明を具体的な実施の形態を例に
取って詳細に説明してきたが、本発明はこれに限定され
ることなく、本発明の技術的思想の範囲内で、且つ当分
野での通常の知識を有した者にとって各種の変形が可能
であるということは言うまでもない。
取って詳細に説明してきたが、本発明はこれに限定され
ることなく、本発明の技術的思想の範囲内で、且つ当分
野での通常の知識を有した者にとって各種の変形が可能
であるということは言うまでもない。
【００１６】
【発明の効果】以上述べたように、本発明によれば、半
導体ウェーハのスクライブレーンに意図的に形成された
基準欠点から得た電気信号を目安にして、欠点検出装備
の運転条件をセットアップすることから、半導体ウェー
ハの集積回路チップの領域に生じた欠点を精度よく検出
することができる。その結果、半導体チップの生産が終
了してない限り不良の可否を判定できなかった問題点を
最小化できるので、半導体チップの生産コスト上の経済
性を図ることができる。
導体ウェーハのスクライブレーンに意図的に形成された
基準欠点から得た電気信号を目安にして、欠点検出装備
の運転条件をセットアップすることから、半導体ウェー
ハの集積回路チップの領域に生じた欠点を精度よく検出
することができる。その結果、半導体チップの生産が終
了してない限り不良の可否を判定できなかった問題点を
最小化できるので、半導体チップの生産コスト上の経済
性を図ることができる。
【図１】 本発明により半導体基板に基準欠点を形成す
るために使用された基準欠点パターンをもつフォトマス
クの概略的な平面図である。
るために使用された基準欠点パターンをもつフォトマス
クの概略的な平面図である。
【図２】 本発明に係る半導体素子の欠点モニタ方法の
各ステップを示すフローチャートである。
各ステップを示すフローチャートである。
100…集積回路チップの領域 102…スクライブレーン 104…基準欠点パターン
Claims (3)
- 【請求項１】 半導体素子に形成された欠点をモニタす
る方法において、 （ａ） 前記半導体素子の製造に使用するフォトマスク
の所定領域に、意図的に基準欠点パターンを形成する段
階と、 （ｂ） 前記基準欠点パターンが形成されたフォトマス
クを使用して、半導体基板上に基準欠点を形成する段階
と、 （ｃ） 前記基準欠点の個数及びサイズを精度よく検出
できる条件に欠点検出装備の運転条件を調整する段階
と、 （ｄ） 前記ステップ（ｃ）の運転条件に調整された欠
点検出装備を使用し、前記半導体素子が形成される集積
回路チップの領域に存在する欠点をモニタする段階とを
含むことを特徴とする半導体素子の欠点モニタ方法。 - 【請求項２】 前記所定領域は、 前記集積回路チップの領域間のスクライブレーンである
ことを特徴とする請求項１に記載の半導体素子の欠点モ
ニタ方法。 - 【請求項３】 前記基準欠点は、 前記集積回路チップの領域に形成できる欠点と類似した
形状にて形成することを特徴とする請求項１に記載の半
導体ウェーハの欠点モニタ方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199748557 | 1997-09-24 | ||
| KR1019970048557A KR100269307B1 (ko) | 1997-09-24 | 1997-09-24 | 반도체소자의디펙트모니터링방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111613A true JPH11111613A (ja) | 1999-04-23 |
Family
ID=19521612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14192698A Pending JPH11111613A (ja) | 1997-09-24 | 1998-05-22 | 半導体素子の欠点モニタ方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6038019A (ja) |
| JP (1) | JPH11111613A (ja) |
| KR (1) | KR100269307B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545752B1 (en) | 2000-07-07 | 2003-04-08 | Daitron, Inc. | Method and apparatus for detecting defects along the edge of electronic media |
| US6566673B1 (en) | 2000-07-07 | 2003-05-20 | Daitron Inc. | Method and apparatus for detecting defects along the edge of electronic media |
| US6597447B1 (en) | 2001-07-31 | 2003-07-22 | Advanced Micro Devices, Inc. | Method and apparatus for periodic correction of metrology data |
| TWI229894B (en) * | 2002-09-05 | 2005-03-21 | Toshiba Corp | Mask defect inspecting method, semiconductor device manufacturing method, mask defect inspecting apparatus, generating method of defect influence map, and computer program product |
| US20040252298A1 (en) * | 2003-06-12 | 2004-12-16 | Luey Kenneth T. | Emulative particle contamination standard fabricated by particulate formation processes |
| JP4899560B2 (ja) * | 2005-08-11 | 2012-03-21 | 富士通セミコンダクター株式会社 | 欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法 |
| KR101380372B1 (ko) | 2013-01-30 | 2014-04-10 | 포항공과대학교 산학협력단 | 반도체 소자의 검사 방법 |
| US9347862B2 (en) | 2013-08-06 | 2016-05-24 | Kla-Tencor Corp. | Setting up a wafer inspection process using programmed defects |
| US9917189B2 (en) * | 2015-07-31 | 2018-03-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for detecting presence and location of defects in a substrate |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4377340A (en) * | 1980-10-24 | 1983-03-22 | Hamamatsu Systems, Inc. | Method and apparatus for detecting particles on a material |
| US4871257A (en) * | 1982-12-01 | 1989-10-03 | Canon Kabushiki Kaisha | Optical apparatus for observing patterned article |
| US4641963A (en) * | 1985-05-02 | 1987-02-10 | Rca Corporation | Back-illuminated CCD imager adapted for contrast transfer function measurements thereon |
| JPS6333834A (ja) * | 1986-07-28 | 1988-02-13 | Canon Inc | 表面状態検査装置 |
| US4898471A (en) * | 1987-06-18 | 1990-02-06 | Tencor Instruments | Particle detection on patterned wafers and the like |
| JPH06216207A (ja) * | 1993-01-20 | 1994-08-05 | Hitachi Ltd | ウエーハの検査方法 |
| US5798193A (en) * | 1997-05-16 | 1998-08-25 | Micron Technology, Inc. | Method and apparatus to accurately correlate defect coordinates between photomask inspection and repair systems |
-
1997
- 1997-09-24 KR KR1019970048557A patent/KR100269307B1/ko not_active IP Right Cessation
-
1998
- 1998-05-22 JP JP14192698A patent/JPH11111613A/ja active Pending
- 1998-05-26 US US09/084,229 patent/US6038019A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6038019A (en) | 2000-03-14 |
| KR19990026444A (ko) | 1999-04-15 |
| KR100269307B1 (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102094577B1 (ko) | 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정 | |
| US9653367B2 (en) | Methods including a processing of wafers and spin coating tool | |
| US7755753B2 (en) | Defect inspection apparatus, sensitivity calibration method for the same, substrate for defect detection sensitivity calibration, and manufacturing method thereof | |
| JPH11111613A (ja) | 半導体素子の欠点モニタ方法 | |
| US7379185B2 (en) | Evaluation of openings in a dielectric layer | |
| US6657716B1 (en) | Method and apparatus for detecting necking over field/active transitions | |
| JPH05215696A (ja) | 欠陥検査方法および装置 | |
| JP2004309413A (ja) | Ｌｓｉ検査方法及び欠陥検査データ分析装置 | |
| KR100620726B1 (ko) | 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치 | |
| EP1269112A1 (en) | Thickness measurement using afm for next generation lithography | |
| JPH0743323B2 (ja) | 表面異物検査装置 | |
| JPS621247B2 (ja) | ||
| JPS60120519A (ja) | ホトマスクおよび自動欠陥検査装置 | |
| US7573568B2 (en) | Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process | |
| JPS6228567B2 (ja) | ||
| JPH01304721A (ja) | 標識を有する半導体基板 | |
| JPH11126736A (ja) | 半導体装置の製造管理装置および半導体装置の製造管理システム | |
| JP2002213924A (ja) | 膜厚測定方法および装置、薄膜処理方法および装置、並びに半導体装置の製造方法 | |
| KR20070049745A (ko) | 결함 검사용 웨이퍼 및 이를 이용한 결함 검출 방법 | |
| KR0127661B1 (ko) | 반도체 제조용 레티클을 이용한 자동 노광방법 | |
| JP2005037189A (ja) | フレーム搬送プローバ | |
| JPH0424937A (ja) | 欠陥検査装置およびそれを備えたプローバ | |
| JPH08274178A (ja) | 半導体装置の製造方法 | |
| JP2005017168A (ja) | 外観検査装置、外観検査方法、及び半導体チップの製造方法 | |
| KR20040054049A (ko) | 반도체 소자의 개구부 검사방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |