JP2002213924A - 膜厚測定方法および装置、薄膜処理方法および装置、並びに半導体装置の製造方法 - Google Patents
膜厚測定方法および装置、薄膜処理方法および装置、並びに半導体装置の製造方法Info
- Publication number
- JP2002213924A JP2002213924A JP2001006854A JP2001006854A JP2002213924A JP 2002213924 A JP2002213924 A JP 2002213924A JP 2001006854 A JP2001006854 A JP 2001006854A JP 2001006854 A JP2001006854 A JP 2001006854A JP 2002213924 A JP2002213924 A JP 2002213924A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- film
- film thickness
- measuring
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】多層膜構造サンプルの最上層の膜厚を測定する
際、光の波長以下の薄い膜の測定を行なえ、その精度の
向上を図る膜厚測定方法および装置、薄膜処理方法およ
び装置、並びに半導体装置の製造方法を提供すること。 【解決手段】成膜前と成膜中または成膜後の被処理体
（２）からの分光放射光を検出し膜厚を測定する膜厚測
定装置であり、前記被処理体（２）に係る成膜前の分光
放射波形を記憶する第１の記憶手段（９）と、所定の分
光放射波形を記憶する第２の記憶手段（１０）と、前記
被処理体（２）からの分光放射光の波形を、前記第１の
記憶手段（９）の前記分光放射波形で除算するととも
に、前記第２の記憶手段（１０）の前記所定の分光放射
波形で除算することにより、ピークを検出して膜厚を測
定する演算手段（８）と、を具備。
際、光の波長以下の薄い膜の測定を行なえ、その精度の
向上を図る膜厚測定方法および装置、薄膜処理方法およ
び装置、並びに半導体装置の製造方法を提供すること。 【解決手段】成膜前と成膜中または成膜後の被処理体
（２）からの分光放射光を検出し膜厚を測定する膜厚測
定装置であり、前記被処理体（２）に係る成膜前の分光
放射波形を記憶する第１の記憶手段（９）と、所定の分
光放射波形を記憶する第２の記憶手段（１０）と、前記
被処理体（２）からの分光放射光の波形を、前記第１の
記憶手段（９）の前記分光放射波形で除算するととも
に、前記第２の記憶手段（１０）の前記所定の分光放射
波形で除算することにより、ピークを検出して膜厚を測
定する演算手段（８）と、を具備。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜処理装置の成
膜チャンバやエッチングチャンバ内で、成膜あるいはエ
ッチング等の処理が行なわれた被処理体である、例え
ば、液晶基板や半導体基板に対して、成膜あるいはエッ
チング加工を施した膜の厚さを測定する膜厚測定方法お
よび装置、この膜厚測定方法を用いて膜厚管理を行なう
薄膜処理方法および成膜装置やエッチング装置等の薄膜
処理装置、並びに半導体装置の製造方法に関する。
膜チャンバやエッチングチャンバ内で、成膜あるいはエ
ッチング等の処理が行なわれた被処理体である、例え
ば、液晶基板や半導体基板に対して、成膜あるいはエッ
チング加工を施した膜の厚さを測定する膜厚測定方法お
よび装置、この膜厚測定方法を用いて膜厚管理を行なう
薄膜処理方法および成膜装置やエッチング装置等の薄膜
処理装置、並びに半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の膜厚測定機付き薄膜処理装置で
は、成膜直前のウエハからの放射光を取り込み、成膜中
のウエハからの放射光を割り算して得られるスペクトル
のピーク波長を検出することで、膜厚を測定している。
また、測定した膜厚が所定の厚さに達した時に成膜を停
止することで、ウエハ毎の膜厚をそろえている。
は、成膜直前のウエハからの放射光を取り込み、成膜中
のウエハからの放射光を割り算して得られるスペクトル
のピーク波長を検出することで、膜厚を測定している。
また、測定した膜厚が所定の厚さに達した時に成膜を停
止することで、ウエハ毎の膜厚をそろえている。
【０００３】
【発明が解決しようとする課題】上述した薄膜処理装置
では、多層膜構造サンプルの最上層の膜厚を測定する
際、サンプル毎に成膜前あるいはエッチング前の波形を
取り込み、成膜中あるいはエッチング中の波形を割り算
し、その割り算した波形のピークを求め、そのピーク値
のみを用いて膜厚を測定している。しかし従来では、最
上層の膜の厚みが光の波長以下の薄い状態であるとき
に、測定光の干渉現象を検出できず、膜の厚みを測定で
きない場合があった。
では、多層膜構造サンプルの最上層の膜厚を測定する
際、サンプル毎に成膜前あるいはエッチング前の波形を
取り込み、成膜中あるいはエッチング中の波形を割り算
し、その割り算した波形のピークを求め、そのピーク値
のみを用いて膜厚を測定している。しかし従来では、最
上層の膜の厚みが光の波長以下の薄い状態であるとき
に、測定光の干渉現象を検出できず、膜の厚みを測定で
きない場合があった。
【０００４】本発明の目的は、多層膜構造サンプルの最
上層の膜厚を測定する際、光の波長以下の薄い膜の測定
を行なえ、その精度の向上を図る膜厚測定方法および装
置、薄膜処理方法および装置、並びに半導体装置の製造
方法を提供することにある。
上層の膜厚を測定する際、光の波長以下の薄い膜の測定
を行なえ、その精度の向上を図る膜厚測定方法および装
置、薄膜処理方法および装置、並びに半導体装置の製造
方法を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明の膜厚測定方法および装置、薄
膜処理方法および装置、並びに半導体装置の製造方法は
以下の如く構成されている。
達成するために、本発明の膜厚測定方法および装置、薄
膜処理方法および装置、並びに半導体装置の製造方法は
以下の如く構成されている。
【０００６】（１）本発明の膜厚測定方法は、成膜中ま
たは成膜後の被処理体からの分光放射光を検出し膜厚を
測定する膜厚測定方法であり、前記被処理体に係る成膜
前の分光放射波形を記憶する第１の記憶工程と、所定の
分光放射波形を記憶する第２の記憶工程と、前記被処理
体からの分光放射光の波形を、前記第１の記憶工程の前
記分光放射波形で除算するとともに、前記第２の記憶工
程の前記所定の分光放射波形で除算することにより、ピ
ークを検出して膜厚を測定する演算工程と、を有する。
たは成膜後の被処理体からの分光放射光を検出し膜厚を
測定する膜厚測定方法であり、前記被処理体に係る成膜
前の分光放射波形を記憶する第１の記憶工程と、所定の
分光放射波形を記憶する第２の記憶工程と、前記被処理
体からの分光放射光の波形を、前記第１の記憶工程の前
記分光放射波形で除算するとともに、前記第２の記憶工
程の前記所定の分光放射波形で除算することにより、ピ
ークを検出して膜厚を測定する演算工程と、を有する。
【０００７】（２）本発明の膜厚測定装置は、成膜中ま
たは成膜後の被処理体からの分光放射光を検出し膜厚を
測定する膜厚測定装置であり、前記被処理体に係る成膜
前の分光放射波形を記憶する第１の記憶手段と、所定の
分光放射波形を記憶する第２の記憶手段と、前記被処理
体からの分光放射光の波形を、前記第１の記憶手段の前
記分光放射波形で除算するとともに、前記第２の記憶手
段の前記所定の分光放射波形で除算することにより、ピ
ークを検出して膜厚を測定する演算手段と、から構成さ
れている。
たは成膜後の被処理体からの分光放射光を検出し膜厚を
測定する膜厚測定装置であり、前記被処理体に係る成膜
前の分光放射波形を記憶する第１の記憶手段と、所定の
分光放射波形を記憶する第２の記憶手段と、前記被処理
体からの分光放射光の波形を、前記第１の記憶手段の前
記分光放射波形で除算するとともに、前記第２の記憶手
段の前記所定の分光放射波形で除算することにより、ピ
ークを検出して膜厚を測定する演算手段と、から構成さ
れている。
【０００８】（３）本発明の膜厚測定装置は、成膜前と
成膜中または成膜後の被処理体上に光を照射し、前記被
処理体からの分光反射光を検出し膜厚を測定する膜厚測
定装置であり、前記被処理体に係る成膜前の分光反射波
形を記憶する第１の記憶手段と、所定の分光反射波形を
記憶する第２の記憶手段と、前記被処理体からの分光反
射光の波形を、前記第１の記憶手段の前記分光反射波形
で除算するとともに、前記第２の記憶手段の前記所定の
分光反射波形で除算することにより、ピークを検出して
膜厚を測定する演算手段と、から構成されている。
成膜中または成膜後の被処理体上に光を照射し、前記被
処理体からの分光反射光を検出し膜厚を測定する膜厚測
定装置であり、前記被処理体に係る成膜前の分光反射波
形を記憶する第１の記憶手段と、所定の分光反射波形を
記憶する第２の記憶手段と、前記被処理体からの分光反
射光の波形を、前記第１の記憶手段の前記分光反射波形
で除算するとともに、前記第２の記憶手段の前記所定の
分光反射波形で除算することにより、ピークを検出して
膜厚を測定する演算手段と、から構成されている。
【０００９】（４）本発明の薄膜処理方法は、成膜中ま
たは成膜後の被処理体に対して薄膜の膜厚を制御しなが
ら処理を行なう薄膜処理方法であり、前記被処理体に係
る成膜前の分光放射波形を記憶する第１の記憶工程と、
所定の分光放射波形を記憶する第２の記憶工程と、前記
被処理体からの分光放射光の波形を、前記第１の記憶工
程の前記分光放射波形で除算するとともに、前記第２の
記憶工程の前記所定の分光放射波形で除算することによ
り、ピークを検出して膜厚を測定する演算工程と、を有
する。
たは成膜後の被処理体に対して薄膜の膜厚を制御しなが
ら処理を行なう薄膜処理方法であり、前記被処理体に係
る成膜前の分光放射波形を記憶する第１の記憶工程と、
所定の分光放射波形を記憶する第２の記憶工程と、前記
被処理体からの分光放射光の波形を、前記第１の記憶工
程の前記分光放射波形で除算するとともに、前記第２の
記憶工程の前記所定の分光放射波形で除算することによ
り、ピークを検出して膜厚を測定する演算工程と、を有
する。
【００１０】（５）本発明の薄膜処理装置は、成膜前と
成膜中または成膜後の被処理体上に光を照射し、前記被
処理体に対して薄膜の膜厚を制御しながら処理を行なう
薄膜処理装置であり、前記被処理体に係る成膜前の分光
反射波形を記憶する第１の記憶手段と、所定の分光反射
波形を記憶する第２の記憶手段と、前記被処理体からの
分光反射光の波形を、前記第１の記憶手段の前記分光反
射波形で除算するとともに、前記第２の記憶手段の前記
所定の分光反射波形で除算することにより、ピークを検
出して膜厚を測定する演算手段と、から構成されてい
る。
成膜中または成膜後の被処理体上に光を照射し、前記被
処理体に対して薄膜の膜厚を制御しながら処理を行なう
薄膜処理装置であり、前記被処理体に係る成膜前の分光
反射波形を記憶する第１の記憶手段と、所定の分光反射
波形を記憶する第２の記憶手段と、前記被処理体からの
分光反射光の波形を、前記第１の記憶手段の前記分光反
射波形で除算するとともに、前記第２の記憶手段の前記
所定の分光反射波形で除算することにより、ピークを検
出して膜厚を測定する演算手段と、から構成されてい
る。
【００１１】（６）本発明の半導体装置の製造方法は、
上記（４）に記載の薄膜処理方法を用いて半導体装置を
製造する。
上記（４）に記載の薄膜処理方法を用いて半導体装置を
製造する。
【００１２】本発明の膜厚測定方法および装置、薄膜処
理方法および装置、並びに半導体装置の製造方法によれ
ば、多層膜構造の被処理体に対して、さらに成膜やエッ
チングをする場合の膜厚測定において、最上層の膜の厚
みが光の波長以下の薄い状態でもその厚みを測定するこ
とができる。
理方法および装置、並びに半導体装置の製造方法によれ
ば、多層膜構造の被処理体に対して、さらに成膜やエッ
チングをする場合の膜厚測定において、最上層の膜の厚
みが光の波長以下の薄い状態でもその厚みを測定するこ
とができる。
【００１３】
【発明の実施の形態】（第１の実施の形態）図１は、本
発明の第１の実施の形態に係る膜厚測定装置の概略構成
を示す図である。この膜厚測定装置は、薄膜処理装置で
ある半導体ＣＶＤ装置に適用されている。
発明の第１の実施の形態に係る膜厚測定装置の概略構成
を示す図である。この膜厚測定装置は、薄膜処理装置で
ある半導体ＣＶＤ装置に適用されている。
【００１４】図１に示すように、ＣＶＤチャンバ１内に
は、シリコンウエハ２とヒータ３が収容されている。Ｃ
ＶＤチャンバ１の上蓋部には測定用の窓４が開けられて
おり、この測定窓４の上方には測定ヘッド（光電セン
サ）５が配置されている。測定ヘッド５は光ファイバ６
を介して分光器７に接続されており、分光器７は膜厚演
算部８に接続されている。膜厚演算部８は、第１メモリ
部９と第２メモリ部１０を備えている。第１メモリ部９
には、成膜直前の分光放射波形が蓄えられ、第２メモリ
部１０には、予めベアシリコンウエハの分光放射波形が
蓄えらえている。
は、シリコンウエハ２とヒータ３が収容されている。Ｃ
ＶＤチャンバ１の上蓋部には測定用の窓４が開けられて
おり、この測定窓４の上方には測定ヘッド（光電セン
サ）５が配置されている。測定ヘッド５は光ファイバ６
を介して分光器７に接続されており、分光器７は膜厚演
算部８に接続されている。膜厚演算部８は、第１メモリ
部９と第２メモリ部１０を備えている。第１メモリ部９
には、成膜直前の分光放射波形が蓄えられ、第２メモリ
部１０には、予めベアシリコンウエハの分光放射波形が
蓄えらえている。
【００１５】ヒータ３により過熱されたシリコンウエハ
２から発した放射光は、測定窓４を介して測定ヘッド５
で受光され、光ファイバ６により分光器７へ導かれる。
膜厚演算部８は、分光器７で分光された放射光の波形
を、第１メモリ部９に記憶されている成膜直前の放射光
の波形で除算し、さらにその結果を第２メモリ部１０に
記憶されているベアシリコンウエハの放射光の波形で除
算する。
２から発した放射光は、測定窓４を介して測定ヘッド５
で受光され、光ファイバ６により分光器７へ導かれる。
膜厚演算部８は、分光器７で分光された放射光の波形
を、第１メモリ部９に記憶されている成膜直前の放射光
の波形で除算し、さらにその結果を第２メモリ部１０に
記憶されているベアシリコンウエハの放射光の波形で除
算する。
【００１６】図２は、従来の膜厚測定方法を示す図であ
る。図２の（ａ），（ｂ）では、それぞれ従来の測定方
法により厚い膜と薄い膜を測定した場合の結果を示して
いる。図２の（ａ）に示すように、厚い膜の場合、分光
された放射光の波形２１を成膜直前の分光放射波形２２
で除算するだけで、大きなピーク２３が現れる。しかし
図２の（ｂ）に示すように、薄い膜の場合、分光された
放射光の波形２４を成膜直前の分光放射波形２５で除算
するだけでは、ピークの検出が難しい。
る。図２の（ａ），（ｂ）では、それぞれ従来の測定方
法により厚い膜と薄い膜を測定した場合の結果を示して
いる。図２の（ａ）に示すように、厚い膜の場合、分光
された放射光の波形２１を成膜直前の分光放射波形２２
で除算するだけで、大きなピーク２３が現れる。しかし
図２の（ｂ）に示すように、薄い膜の場合、分光された
放射光の波形２４を成膜直前の分光放射波形２５で除算
するだけでは、ピークの検出が難しい。
【００１７】図３は、本発明の実施の形態による膜厚測
定方法を示す図である。図３では、本発明の測定方法に
より薄い膜を測定した場合の結果を示している。図３に
示すように、分光された放射光の波形３１を成膜直前の
分光放射波形３２で除算し、さらにベアシリコンウエハ
の分光放射波形３３で除算することで、下地膜による干
渉が現れ、はっきりとスペクトルのピーク３４を検出で
きる。これが、ベアシリコンウエハの分光放射波形を基
準に用いる理由である。膜厚演算部８は、このピーク３
４の波長に対する強度を測定することで、シリコンウエ
ハ２の最上層の膜の厚みを測定する。これにより、膜の
厚みが光の波長以下の薄い状態であっても正確に測定可
能となる。
定方法を示す図である。図３では、本発明の測定方法に
より薄い膜を測定した場合の結果を示している。図３に
示すように、分光された放射光の波形３１を成膜直前の
分光放射波形３２で除算し、さらにベアシリコンウエハ
の分光放射波形３３で除算することで、下地膜による干
渉が現れ、はっきりとスペクトルのピーク３４を検出で
きる。これが、ベアシリコンウエハの分光放射波形を基
準に用いる理由である。膜厚演算部８は、このピーク３
４の波長に対する強度を測定することで、シリコンウエ
ハ２の最上層の膜の厚みを測定する。これにより、膜の
厚みが光の波長以下の薄い状態であっても正確に測定可
能となる。
【００１８】（第２の実施の形態）図４は、本発明の第
２の実施の形態に係る膜厚測定装置の概略構成を示す図
である。この膜厚測定装置は、薄膜処理装置である半導
体ＣＶＤ装置に適用されている。図４において図１と同
一な部分には同符号を付している。
２の実施の形態に係る膜厚測定装置の概略構成を示す図
である。この膜厚測定装置は、薄膜処理装置である半導
体ＣＶＤ装置に適用されている。図４において図１と同
一な部分には同符号を付している。
【００１９】図４では、測定ヘッド５に照射用光ファイ
バ１１と受光用光ファイバ１２からなる二分岐光ファイ
バ１３が接続されており、照射用光ファイバ１１はハロ
ゲンランプ等からなるランプ１４に、受光用光ファイバ
１２は分光器７に接続されている。また、第１メモリ部
９には、成膜直前の分光反射波形が蓄えられ、第２メモ
リ部１０には、予めベアシリコンウエハの分光反射波形
が蓄えらえている。
バ１１と受光用光ファイバ１２からなる二分岐光ファイ
バ１３が接続されており、照射用光ファイバ１１はハロ
ゲンランプ等からなるランプ１４に、受光用光ファイバ
１２は分光器７に接続されている。また、第１メモリ部
９には、成膜直前の分光反射波形が蓄えられ、第２メモ
リ部１０には、予めベアシリコンウエハの分光反射波形
が蓄えらえている。
【００２０】このように、ランプ１４からの光を、照射
用光ファイバ１１を介して測定ヘッド５から測定サンプ
ルであるシリコンウエハ２上に照射し、シリコンウエハ
２から反射した光を測定ヘッド５で受光し、受光用光フ
ァイバ１２を介して分光器７へ導き、その強度を分光器
７で測定できるようにしている。
用光ファイバ１１を介して測定ヘッド５から測定サンプ
ルであるシリコンウエハ２上に照射し、シリコンウエハ
２から反射した光を測定ヘッド５で受光し、受光用光フ
ァイバ１２を介して分光器７へ導き、その強度を分光器
７で測定できるようにしている。
【００２１】これにより、上記第１の実施の形態と異な
り、膜厚演算部８では反射光の分光波形を用いて光の波
長以下の薄い膜の厚みを正確に測定することができる。
り、膜厚演算部８では反射光の分光波形を用いて光の波
長以下の薄い膜の厚みを正確に測定することができる。
【００２２】なお、本発明は上記各実施の形態のみに限
定されず、要旨を変更しない範囲で適宜変形して実施で
きる。例えば、上述した膜厚測定方法および装置は、成
膜装置の他、エッチング等の薄膜処理方法およびエッチ
ング装置等の薄膜処理装置にも適用できる。この薄膜処
理方法および装置では、成膜中または成膜後の被処理体
に対して、薄膜の膜厚を正確に制御しながら処理が行な
われ、歩留りを向上させることができる。
定されず、要旨を変更しない範囲で適宜変形して実施で
きる。例えば、上述した膜厚測定方法および装置は、成
膜装置の他、エッチング等の薄膜処理方法およびエッチ
ング装置等の薄膜処理装置にも適用できる。この薄膜処
理方法および装置では、成膜中または成膜後の被処理体
に対して、薄膜の膜厚を正確に制御しながら処理が行な
われ、歩留りを向上させることができる。
【００２３】（半導体装置の製造方法への適用）次に、
上述した膜厚測定方法を用いた本発明に係る半導体装置
（デバイス）の製造方法について、ＩＣ、ＬＳＩの製造
方法を例にあげて説明する。
上述した膜厚測定方法を用いた本発明に係る半導体装置
（デバイス）の製造方法について、ＩＣ、ＬＳＩの製造
方法を例にあげて説明する。
【００２４】半導体装置の製造工程は、大きく分けて、
シリコンウエハ上にＩＣ回路を形成する「前工程」と完
成したウエハ上のＩＣ回路を検査した後にウエハを切り
分け、良品チップだけをリードフレームに乗せてチップ
上とリードフレーム上の電極同士を電気的に接続（ボン
ディング）してモールド樹脂で封入して製品として完成
させる「後工程」とから成る。
シリコンウエハ上にＩＣ回路を形成する「前工程」と完
成したウエハ上のＩＣ回路を検査した後にウエハを切り
分け、良品チップだけをリードフレームに乗せてチップ
上とリードフレーム上の電極同士を電気的に接続（ボン
ディング）してモールド樹脂で封入して製品として完成
させる「後工程」とから成る。
【００２５】これら「前工程」と「後工程」とを更に、
ＬＳＩの代表的なデバイスであるＮ型ＭＯＳトランジス
タを例に簡単に説明すると次の通りである。
ＬＳＩの代表的なデバイスであるＮ型ＭＯＳトランジス
タを例に簡単に説明すると次の通りである。
【００２６】すなわち、「前工程」は、シリコンウエハ
表面に酸化膜、窒化膜を成膜し、これらの成膜工程後に
フォトレジスタを塗布してリソグラフィー（露光）工程
により回路パターンを焼き込みパターニングを行なう。
露光後に現像工程が行なわれエッチング工程によりパタ
ーンが加工される。エッチング後にレジストが剥離さ
れ、洗浄後に不純物を取り除く。洗浄後に酸化膜を形成
し、さらにエッチング、洗浄後のゲート絶縁膜を成長さ
せ、その上に多結晶シリコン膜を成長させる。そして、
この多結晶シリコン膜の上にリソグラフィー工程により
ゲート電極パターンを加工し、その後不純物を導入して
層間絶縁膜を堆積させ、この絶縁膜に電極引き出し用の
コンタクト穴を開口する。その後、配線となる金属膜を
堆積してリソグラフィーにより金属膜を加工して、配線
パターンを形成する。その後に保護膜をウエハ全面に成
膜し、リソグラフィーにより外部電極引き出し用の開口
部を形成する。
表面に酸化膜、窒化膜を成膜し、これらの成膜工程後に
フォトレジスタを塗布してリソグラフィー（露光）工程
により回路パターンを焼き込みパターニングを行なう。
露光後に現像工程が行なわれエッチング工程によりパタ
ーンが加工される。エッチング後にレジストが剥離さ
れ、洗浄後に不純物を取り除く。洗浄後に酸化膜を形成
し、さらにエッチング、洗浄後のゲート絶縁膜を成長さ
せ、その上に多結晶シリコン膜を成長させる。そして、
この多結晶シリコン膜の上にリソグラフィー工程により
ゲート電極パターンを加工し、その後不純物を導入して
層間絶縁膜を堆積させ、この絶縁膜に電極引き出し用の
コンタクト穴を開口する。その後、配線となる金属膜を
堆積してリソグラフィーにより金属膜を加工して、配線
パターンを形成する。その後に保護膜をウエハ全面に成
膜し、リソグラフィーにより外部電極引き出し用の開口
部を形成する。
【００２７】以上のようなレジスト塗布、パターン露
光、エッチング、レジスト剥離の工程が繰り返されて複
数層のＩＣ構造が決定されて積み重ねられていく。
光、エッチング、レジスト剥離の工程が繰り返されて複
数層のＩＣ構造が決定されて積み重ねられていく。
【００２８】その後、ウエハ上に作られた個々のチップ
の良・不良を判定するＧ／Ｗ（Goodchip／Wafer）工程
が行なわれる。
の良・不良を判定するＧ／Ｗ（Goodchip／Wafer）工程
が行なわれる。
【００２９】このＧ／Ｗチェック後に次の「後工程」に
進む。すなわち、「前工程」で回路パターンまで作りこ
まれたウエハをカッターで１個、１個のチップに切り分
けるダイシング工程が行なわれ、Ｇ／Ｗ工程で良品ＩＣ
チップと判定されているチップをリードフレームのアイ
ランド上にマウントする。その後、チップの電極パッド
とリードフレームのリードをボンディング工程により電
気的に接続する。電気接続後にチップの搭載されたリー
ドフレームをモールド樹脂で封入し、最後にリードフレ
ームからＩＣを１個ずつ切り離しリードを形成して種々
の検査を行なって合格したものが製品として出荷され
る。
進む。すなわち、「前工程」で回路パターンまで作りこ
まれたウエハをカッターで１個、１個のチップに切り分
けるダイシング工程が行なわれ、Ｇ／Ｗ工程で良品ＩＣ
チップと判定されているチップをリードフレームのアイ
ランド上にマウントする。その後、チップの電極パッド
とリードフレームのリードをボンディング工程により電
気的に接続する。電気接続後にチップの搭載されたリー
ドフレームをモールド樹脂で封入し、最後にリードフレ
ームからＩＣを１個ずつ切り離しリードを形成して種々
の検査を行なって合格したものが製品として出荷され
る。
【００３０】上述した各実施の形態に示した膜厚測定が
関連する半導体製造工程は、例えば成膜工程やエッチン
グ工程であり、これらの成膜工程やエッチング工程にお
いて、シリコンウエハ等の被処理体に施した膜の厚さを
精度良く管理するものである。その結果、本発明を用い
ることにより半導体装置の製造プロセスにおいて、歩留
まり向上に多大な効果を奏するものである。
関連する半導体製造工程は、例えば成膜工程やエッチン
グ工程であり、これらの成膜工程やエッチング工程にお
いて、シリコンウエハ等の被処理体に施した膜の厚さを
精度良く管理するものである。その結果、本発明を用い
ることにより半導体装置の製造プロセスにおいて、歩留
まり向上に多大な効果を奏するものである。
【００３１】なお、上記各実施の形態で説明した膜厚の
測定方法・装置については、被処理体として、シリコン
ウエハなどの半導体製造のための基板の他に、液晶表示
装置の製造のために用いられるガラス基板などの薄膜を
形成する場合にもその膜厚測定に適用でき、その適用分
野は半導体分野に限定されないものである。
測定方法・装置については、被処理体として、シリコン
ウエハなどの半導体製造のための基板の他に、液晶表示
装置の製造のために用いられるガラス基板などの薄膜を
形成する場合にもその膜厚測定に適用でき、その適用分
野は半導体分野に限定されないものである。
【００３２】
【発明の効果】本発明によれば、多層膜構造サンプルの
最上層の膜厚を測定する際、光の波長以下の薄い膜の測
定を行なえ、その精度の向上を図る膜厚測定方法および
装置、薄膜処理方法および装置、並びに半導体装置の製
造方法を提供できる。
最上層の膜厚を測定する際、光の波長以下の薄い膜の測
定を行なえ、その精度の向上を図る膜厚測定方法および
装置、薄膜処理方法および装置、並びに半導体装置の製
造方法を提供できる。
【図１】本発明の第１の実施の形態に係る膜厚測定装置
の概略構成を示す図。
の概略構成を示す図。
【図２】従来の膜厚測定方法を示す図。
【図３】本発明の実施の形態による膜厚測定方法を示す
図。
図。
【図４】本発明の第２の実施の形態に係る膜厚測定装置
の概略構成を示す図。
の概略構成を示す図。
１…ＣＶＤチャンバ ２…シリコンウエハ ３…ヒータ ４…測定窓 ５…測定ヘッド ６…光ファイバ ７…分光器 ８…膜厚演算部 ９…第１メモリ部 １０…第２メモリ部 １１…照射用光ファイバ １２…受光用光ファイバ １３…二分岐光ファイバ １４…ランプ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F065 AA30 BB23 CC31 CC32 DD03 FF51 GG02 HH02 HH13 JJ01 JJ09 LL02 LL67 PP22 QQ23 QQ26 SS03 UU02 UU05 4M106 AA01 BA20 CA48 DH03 DH12 DH31 DJ20 DJ21 5F004 AA16 BB18 CB09 5F045 BB01 DP02 DQ10 GB01 GB09 GB13
Claims (8)
- 【請求項１】成膜中または成膜後の被処理体からの分光
放射光を検出し膜厚を測定する膜厚測定方法であり、 前記被処理体に係る成膜前の分光放射波形を記憶する第
１の記憶工程と、 所定の分光放射波形を記憶する第２の記憶工程と、 前記被処理体からの分光放射光の波形を、前記第１の記
憶工程の前記分光放射波形で除算するとともに、前記第
２の記憶工程の前記所定の分光放射波形で除算すること
により、ピークを検出して膜厚を測定する演算工程と、 を有することを特徴とする膜厚測定方法。 - 【請求項２】成膜中または成膜後の被処理体からの分光
放射光を検出し膜厚を測定する膜厚測定装置であり、 前記被処理体に係る成膜前の分光放射波形を記憶する第
１の記憶手段と、 所定の分光放射波形を記憶する第２の記憶手段と、 前記被処理体からの分光放射光の波形を、前記第１の記
憶手段の前記分光放射波形で除算するとともに、前記第
２の記憶手段の前記所定の分光放射波形で除算すること
により、ピークを検出して膜厚を測定する演算手段と、 を具備したことを特徴とする膜厚測定装置。 - 【請求項３】エッチング時の膜厚を測定することを特徴
とする請求項１に記載の膜厚測定方法。 - 【請求項４】エッチング時の膜厚を測定することを特徴
とする請求項２に記載の膜厚測定装置。 - 【請求項５】成膜前と成膜中または成膜後の被処理体上
に光を照射し、前記被処理体からの分光反射光を検出し
膜厚を測定する膜厚測定装置であり、 前記被処理体に係る成膜前の分光反射波形を記憶する第
１の記憶手段と、 所定の分光反射波形を記憶する第２の記憶手段と、 前記被処理体からの分光反射光の波形を、前記第１の記
憶手段の前記分光反射波形で除算するとともに、前記第
２の記憶手段の前記所定の分光反射波形で除算すること
により、ピークを検出して膜厚を測定する演算手段と、 を具備したことを特徴とする膜厚測定装置。 - 【請求項６】成膜中または成膜後の被処理体に対して薄
膜の膜厚を制御しながら処理を行なう薄膜処理方法であ
り、 前記被処理体に係る成膜前の分光放射波形を記憶する第
１の記憶工程と、 所定の分光放射波形を記憶する第２の記憶工程と、 前記被処理体からの分光放射光の波形を、前記第１の記
憶工程の前記分光放射波形で除算するとともに、前記第
２の記憶工程の前記所定の分光放射波形で除算すること
により、ピークを検出して膜厚を測定する演算工程と、 を有することを特徴とする薄膜処理方法。 - 【請求項７】成膜前と成膜中または成膜後の被処理体上
に光を照射し、前記被処理体に対して薄膜の膜厚を制御
しながら処理を行なう薄膜処理装置であり、 前記被処理体に係る成膜前の分光反射波形を記憶する第
１の記憶手段と、 所定の分光反射波形を記憶する第２の記憶手段と、 前記被処理体からの分光反射光の波形を、前記第１の記
憶手段の前記分光反射波形で除算するとともに、前記第
２の記憶手段の前記所定の分光反射波形で除算すること
により、ピークを検出して膜厚を測定する演算手段と、 を具備したことを特徴とする薄膜処理装置。 - 【請求項８】請求項６に記載の薄膜処理方法を用いて半
導体装置を製造することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006854A JP2002213924A (ja) | 2001-01-15 | 2001-01-15 | 膜厚測定方法および装置、薄膜処理方法および装置、並びに半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001006854A JP2002213924A (ja) | 2001-01-15 | 2001-01-15 | 膜厚測定方法および装置、薄膜処理方法および装置、並びに半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002213924A true JP2002213924A (ja) | 2002-07-31 |
Family
ID=18874683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001006854A Withdrawn JP2002213924A (ja) | 2001-01-15 | 2001-01-15 | 膜厚測定方法および装置、薄膜処理方法および装置、並びに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002213924A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005241282A (ja) * | 2004-02-24 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 膜厚検出方法，成膜方法および膜厚検出装置，成膜装置 |
| CN103606528A (zh) * | 2013-10-23 | 2014-02-26 | 上海华力微电子有限公司 | 生长钨前的硅片检测装置和方法 |
| US9593940B2 (en) | 2014-09-02 | 2017-03-14 | Samsung Electronics Co., Ltd. | Optical measuring methods and apparatus |
-
2001
- 2001-01-15 JP JP2001006854A patent/JP2002213924A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005241282A (ja) * | 2004-02-24 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 膜厚検出方法，成膜方法および膜厚検出装置，成膜装置 |
| CN103606528A (zh) * | 2013-10-23 | 2014-02-26 | 上海华力微电子有限公司 | 生长钨前的硅片检测装置和方法 |
| US9593940B2 (en) | 2014-09-02 | 2017-03-14 | Samsung Electronics Co., Ltd. | Optical measuring methods and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750976B2 (en) | Device for manufacturing semiconductor device and method of manufacturing the same | |
| WO2011131349A1 (en) | Methods of processing and inspecting semiconductor substrates | |
| US7379185B2 (en) | Evaluation of openings in a dielectric layer | |
| JP2002213924A (ja) | 膜厚測定方法および装置、薄膜処理方法および装置、並びに半導体装置の製造方法 | |
| JP2816866B2 (ja) | 処理方法および処理装置 | |
| JPH0677301A (ja) | 表面処理装置 | |
| JPH06331559A (ja) | 異物検査方法および異物検査装置 | |
| KR100546330B1 (ko) | 측정의 신뢰도를 향상시킬 수 있는 측정용 패턴을구비하는 반도체장치 및 측정용 패턴을 이용한반도체장치의 측정방법 | |
| JPH11111613A (ja) | 半導体素子の欠点モニタ方法 | |
| WO2004036638A1 (ja) | 半導体装置の製造方法 | |
| KR100694597B1 (ko) | 반도체 장치에서 패턴 결함 검출 방법 | |
| KR100850134B1 (ko) | 에픽텍셜 공정에서의 표면 단차를 이용한 두께 측정방법 | |
| KR0154164B1 (ko) | 반도체소자의 제조방법 | |
| KR100805233B1 (ko) | 웨이퍼 박막 두께 측정장치 | |
| TW517306B (en) | Method and device to determine the end point of semiconductor device processing and the processing method and device of the processed material using the method | |
| JPH06318560A (ja) | サーマウェーブ測定方法 | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| KR970000960B1 (ko) | 반도체 장치의 제조방법 | |
| JP2002373906A (ja) | Ｉｃパッケージの製造方法 | |
| JP2001257194A (ja) | 積層間検出方法及びその装置並びに半導体製造方法 | |
| WO2000073736A1 (en) | Method for measuring thickness of films | |
| KR20100043379A (ko) | 공기조화기 | |
| US20080308799A1 (en) | Wiring structure and manufacturing method therefor | |
| JP2000031226A (ja) | 半導体装置の製造装置及びその製造方法 | |
| JP2024075269A (ja) | 終点検出機構付スピンエッチング装置及びスピンエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090928 |