JP2004309413A - Ｌｓｉ検査方法及び欠陥検査データ分析装置 - Google Patents
Ｌｓｉ検査方法及び欠陥検査データ分析装置 Download PDFInfo
- Publication number
- JP2004309413A JP2004309413A JP2003106271A JP2003106271A JP2004309413A JP 2004309413 A JP2004309413 A JP 2004309413A JP 2003106271 A JP2003106271 A JP 2003106271A JP 2003106271 A JP2003106271 A JP 2003106271A JP 2004309413 A JP2004309413 A JP 2004309413A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- defect
- defective
- wafer
- criterion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 152
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000002950 deficient Effects 0.000 claims abstract description 191
- 238000012360 testing method Methods 0.000 claims abstract description 75
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 230000007547 defect Effects 0.000 claims description 227
- 238000012545 processing Methods 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 14
- 238000013461 design Methods 0.000 claims description 9
- 238000004904 shortening Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 114
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000007405 data analysis Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Abstract
【課題】ウエハ試験に要する時間の短縮を図ることができるＬＳＩ検査方法及び欠陥検査データ分析装置を提供する。
【解決手段】第一データベース１１には、前工程で各欠陥検査装置２０がウエハの欠陥を検査した際に得られた検査データが格納される。第二データベース１２には、不良品のチップを判定するための不良品判定基準が所定の欠陥の種類毎に格納される。欠陥チップ特定部１６は、検査データに基づき欠陥を有するチップを特定し、その特定されたチップの有する各欠陥についての欠陥の種類を特定する。不良チップ判定部１７は、その特定された各チップについて、当該欠陥の種類に対応する不良品判定基準に基づき当該チップが不良品であるか否かを判定し、不良品と判定されたチップについてのウエハ面内での位置情報を取得する。かかる位置情報は、送信部１５を介してＬＳＩ検査装置３０に送信される。
【選択図】 図１
【解決手段】第一データベース１１には、前工程で各欠陥検査装置２０がウエハの欠陥を検査した際に得られた検査データが格納される。第二データベース１２には、不良品のチップを判定するための不良品判定基準が所定の欠陥の種類毎に格納される。欠陥チップ特定部１６は、検査データに基づき欠陥を有するチップを特定し、その特定されたチップの有する各欠陥についての欠陥の種類を特定する。不良チップ判定部１７は、その特定された各チップについて、当該欠陥の種類に対応する不良品判定基準に基づき当該チップが不良品であるか否かを判定し、不良品と判定されたチップについてのウエハ面内での位置情報を取得する。かかる位置情報は、送信部１５を介してＬＳＩ検査装置３０に送信される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ウエハ上に形成された大規模集積回路（ＬＳＩ）等の半導体装置（チップ）について良品・不良品を判定するためのＬＳＩ検査方法及び欠陥検査データ分析装置に関するものである。
【０００２】
【従来の技術】
図４は従来のＬＳＩ検査方法による検査処理のフローを説明するための図である。図４に示すように、まず、前工程における複数の処理工程のうち所定の各処理工程で処理が終了する度に、ウエハの欠陥検査が行われる。かかる欠陥検査は、当該処理工程での処理を行う半導体製造装置が正常に動作しているか否かを判断するために行われる。例えば、ウエハ上に多数の異物等が付着していると判断されると、当該半導体製造装置は一時停止され、その点検・清掃等が行われる。
【０００３】
前工程が完了して、ウエハが完成すると、次に、ウエハ試験が行われる。このウエハ試験には、図４に示すように、素子パラメータ測定試験、ウエハＢ／Ｉ（Ｂｕｒｎ−Ｉｎ）、電気的特性試験が含まれる（例えば、特許文献１参照。）。素子パラメータ測定試験は、素子の基本的なパラメータを測定し、所望の特性を有する素子が形成されていることを確認するために行われる。かかる試験は、通常、特定のチップ間の隙間（スクライブ領域）においていくつかの素子を選択し、その選択された素子に対してのみ行われる。
【０００４】
ウエハＢ／Ｉ（Ｂｕｒｎ−Ｉｎ）は、各チップの信頼性を保障するために、ウエハに電気的又は温度的にストレスを加えることにより潜在的欠陥の劣化を加速させ、その潜在的欠陥を有するチップを完全に不良とするために行われる。また、電気的特性試験は、ウエハ上に形成された各チップの電気的特性を試験し、その試験結果に基づいて各チップの良否を判定するものである。
【０００５】
ウエハの状態で販売が行われる場合には、ウエハ試験の終了後、ウエハは、各チップの良品、不良品の判定結果を示したウエハマップとともに出荷される。
【０００６】
【特許文献１】
特表２００１−５２６８３３号公報
【０００７】
【発明が解決しようとする課題】
ところで、従来、電気的特性試験は、ウエハ上に形成されたすべてのチップに対して行われており、試験に長時間を要するという問題があった。特に、最近では、１チップに含まれる素子数がますます増加しており、このため、試験時間がさらに長くなる傾向がある。また、従来、ウエハＢ／Ｉを行うことにより各チップの信頼性レベルを高めているが、ウエハＢ／Ｉを行っても、潜在的欠陥を有するすべてのチップを不良とすることはできず、潜在的欠陥を有するチップを良品と誤判定してしまう場合があった。
【０００８】
本発明は上記事情に基づいてなされたものであり、ウエハ試験に要する時間の短縮を図ることができるＬＳＩ検査方法及び欠陥検査データ分析装置を提供することを目的とするものである。
【０００９】
また、本発明は上記事情に基づいてなされたものであり、各チップの信頼性レベルの向上を図ることができるＬＳＩ検査方法及び欠陥検査データ分析装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記の目的を達成するための請求項１記載の発明に係るＬＳＩ検査方法は、前工程の完了後、前工程における複数の処理工程のうち所定の各処理工程で処理が行われた後に欠陥検査装置がウエハの欠陥を検査することにより得られた検査データに基づいて、前記ウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定する第一の工程と、前記ウエハの設計データに基づいて、前記ウエハ上に形成されたチップが不良品であるか否かを判定するための不良品判定基準が所定の欠陥の種類毎に予め設定されており、前記第一の工程において特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する前記不良品判定基準に基づいて当該チップが不良品であるか否かを判定すると共に、不良品であると判定されたチップについて前記ウエハ面内での位置情報を取得する第二の工程と、前記第二の工程において不良品であると判定された各チップについての前記ウエハ面内での位置情報を、前記ウエハ上に形成された各チップの電気的特性を試験する試験装置に送信する第三の工程と、前記試験装置は前記第三の工程において送信された前記位置情報に基づいて特定されるチップに対して試験を行わず、その特定されたチップ以外のチップに対して試験を行う第四の工程と、を具備することを特徴とするものである。
【００１１】
請求項２記載の発明は、請求項１記載のＬＳＩ検査方法において、特定の欠陥の種類についての前記不良品判定基準には、動作不良を引き起こす欠陥を判定するための基準と、潜在的な欠陥を判定するための基準とが含まれることを特徴とするものである。
【００１２】
上記の目的を達成するための請求項３記載の発明に係る欠陥検査データ分析装置は、前工程における複数の処理工程のうち所定の各処理工程で処理が行われた後に欠陥検査装置がウエハの欠陥を検査することにより得られた検査データを格納する第一の記憶手段と、前記ウエハの設計データに基づいて所定の欠陥の種類毎に設定された、前記ウエハ上に形成されたチップが不良品であるか否かを判定するための不良品判定基準を格納する第二の記憶手段と、前工程の完了後、前記第一の記憶手段に格納された前記検査データに基づいて前記ウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定する欠陥チップ特定手段と、前記欠陥チップ特定手段によって特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する前記不良品判定基準を前記第二の記憶手段から読み出し、その読み出した前記不良品判定基準に基づいて当該チップが不良品であるか否かを判定すると共に、不良品であると判定されたチップについて前記ウエハ面内での位置情報を取得する不良チップ判定手段と、前記不良チップ判定手段によって不良品であると判定された各チップについての前記ウエハ面内での位置情報を記憶する第三の記憶手段と、を備えることを特徴とするものである。
【００１３】
請求項４記載の発明は、請求項３記載の欠陥検査データ分析装置において、前記第三の記憶手段に記憶された前記位置情報を、前記ウエハ上に形成された各チップの電気的特性を試験する試験装置に送信する送信手段を備えることを特徴とするものである。
【００１４】
請求項５記載の発明は、請求項３又は４記載の欠陥検査データ分析装置において、特定の欠陥の種類についての前記不良品判定基準には、動作不良を引き起こす欠陥を判定するための基準と、潜在的な欠陥を判定するための基準とが含まれることを特徴とするものである。
【００１５】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。図１は本発明の一実施形態である欠陥検査データ分析装置の概略ブロック図、図２はその欠陥検査データ分析装置を用いてウエハ上に形成された各チップについて良品・不良品を判定する処理フローを説明するための図である。
【００１６】
尚、現在、ウエハ上にチップを形成した段階で各チップの信頼性を保障してウエハを顧客に提供するというＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）ビジネスが広まっている。本実施形態でも、かかるＫＧＤビジネスの考え方を採用し、チップが形成された段階でのウエハを顧客に提供する場合を考えることにする。
【００１７】
本実施形態の欠陥検査データ分析装置１０は、ウエハ上に形成された大規模集積回路（ＬＳＩ）等のチップについて良品・不良品を判定するものである。かかる欠陥検査データ分析装置１０は、図１に示すように、第一のデータベース１１と、第二のデータベース１２と、第三のデータベース１３と、受信部１４と、送信部１５と、欠陥チップ特定部１６と、不良チップ判定部１７とを備える。かかる欠陥検査データ分析装置１０としては、パーソナルコンピュータを用いることができる。
【００１８】
また、欠陥検査データ分析装置１０は、図１に示すように、複数の欠陥検査装置２０，２０，・・・ 及びＬＳＩ検査装置３０と接続されている。これにより、欠陥検査データ分析装置１０と各欠陥検査装置２０又はＬＳＩ検査装置３０との間でデータのやり取りを行うことができる。具体的には、欠陥検査データ分析装置１０は、受信部１４を介して、各欠陥検査装置２０から検査データ等のデータを受信する。また、欠陥検査データ分析装置１０は、送信部１５を介して、不良チップ判定部１７で作成された不良チップ情報をＬＳＩ検査装置３０に送信する。ここで、ＬＳＩ検査装置３０は、ウエハ上に形成された各チップの電気的特性を試験するためのものである。
【００１９】
各欠陥検査装置２０は、前工程における複数の処理工程のうち所定の各処理工程で処理が行われた後にウエハの欠陥を検査するためのものである。前工程とは、ウエハ処理工程、すなわちウエハ内にチップを作るまでの各処理工程のことである。例えば、前工程には、図２に示すように、露光工程、エッチング工程、薄膜形成工程、不純物拡散工程、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程等が含まれる。図２の例では、露光工程、エッチング工程、露光工程、不純物拡散工程、薄膜形成工程、ＣＭＰ工程の順でウエハに所定の処理が施される。このとき、エッチング工程、二度目の露光工程、薄膜形成工程、そしてＣＭＰ工程が終了する度にそれぞれ、所定の欠陥検査装置２０によるウエハの欠陥検査が行われる。
【００２０】
各欠陥検査装置２０では、ウエハ上に付着した異物、ウエハ表面の傷、又はパターニングの欠陥等が検査される。各欠陥検査装置２０における検査方法としては、次の二つの方法のうちいずれかの方法が用いられる。第一の検査方法は、ウエハ表面からの反射光を撮像して得られた画像に基づいてウエハ上の欠陥を検査する方法である。この場合、チップ・ツー・チップ比較、すなわち、同一（又は異なる）ウエハ上の同一仕様のチップ同士を比較し、両者のパターン等が一致しない部分を欠陥とする。第二の検査方法は、レーザ光を走査しながらウエハ表面に照射し、ウエハ表面で反射したレーザ光からウエハ表面の凹凸状態を表す画像を生成した後、その生成した画像に基づいてウエハ上の欠陥を検査する方法である。いずれの検査方法を用いるかは、検査対象となるウエハの表面状態に応じて決定される。例えば、検査対象となるウエハの表面がパターニングされている場合には、第一の検査方法を用いることが望ましい。これに対し、検査対象となるウエハの表面がパターニングされておらず、単にアルミニウムがスパッタされている状態にある場合は、第二の検査方法を用いることが望ましい。前者の場合には、レーザ光から得られる画像よりも反射光を撮像して得られる画像を用いた方が欠陥の判断が容易だからであり、後者の場合には、反射光を撮像して得られる画像よりもレーザ光から得られる画像を用いた方が欠陥の判断が容易だからである。
【００２１】
各欠陥検査装置２０は、その得られた画像に基づいて当該処理工程での処理を行う半導体製造装置が正常に動作しているか否かを判断する。具体的には、各欠陥検査装置２０は、上述した画像に基づいて欠陥のサイズ、ウエハ上の欠陥位置等を求め、所定サイズ以上の欠陥がウエハ全面にいくつあるかを調べる。そして、かかる欠陥の数が所定の基準値以上である場合には、アラームを発する。作業者は、かかるアラームが発せられたときに、当該欠陥検査装置２０の直前の半導体製造装置を一時停止させる。そして、その半導体製造装置に対して異物等の欠陥の発生を抑えるような清掃等の措置を講じ、その後、その半導体製造装置の稼動を再開させる。
【００２２】
ところで、欠陥検査装置２０で欠陥があると判定されても、その欠陥を有するチップが電気的に不良であるとは限らない。欠陥検査装置２０で判定されるのは、いわば画像上の図形的な欠陥であり、かかる図形的な欠陥は電気的な欠陥でない場合もある。例えば、配線上に異物が付着しているという理由だけで、当該欠陥が直ちに電気的な欠陥であると判定することはできない。かかる異物の付着が電気的な動作不良を引き起こさないこともあるからである。チップが正常に動作することができないような電気的な欠陥があると判定されたときに始めて当該チップが不良品であると判定されることになる。本実施形態では、かかる電気的な欠陥の有無の判定を、不良チップ判定部１７及びＬＳＩ検査装置３０が行う。
【００２３】
また、各欠陥検査装置２０は、その検査結果のデータを用いて歩留インパクトを算出し、当該ウエハが信頼性の高い製品であるか否かを判定する。ここで、歩留インパクトとは、ウエハ上に形成された全チップ数に対する電気的不良なチップ数の割合のことである。各欠陥検査装置２０での検査により各欠陥についてのウエハ上の位置情報が得られる。また、ウエハ上に形成される各チップの位置情報は予め各欠陥検査装置２０に記憶されている。このため、各欠陥検査装置２０は、各欠陥についてのウエハ上の位置情報及び各チップの位置情報に基づいて、欠陥を有するチップの数を算出することができる。そして、欠陥を有するチップの数に予め定められたキラー率を乗じることにより得られる値に基づいて、歩留インパクトが算出される。ここで、キラー率とは、欠陥を有するチップ数に対する電気的に不良となるチップ数の比率であり、ＬＳＩ検査装置３０による過去の検査の実績に基づいて定められる。各欠陥検査装置２０は、歩留インパクトが所定の基準値以上であると判定すると、当該ウエハを廃棄することを決定する。
【００２４】
各欠陥検査装置２０で得られた検査データは、欠陥検査データ分析装置１０に送信され、第一のデータベース１１に格納される。ここで、検査データには、当該欠陥検査装置２０での検査の際に得られた画像データ、各欠陥のサイズについての情報、各欠陥についてのウエハ上の位置情報、当該検査が行われる直前の処理工程の名称についての情報等が含まれる。
【００２５】
第二のデータベース１２には、所定の欠陥の種類毎に設定された不良品判定基準が格納されている。本実施形態では、ウエハ上に発生する欠陥を例えば８種類に分類する。図３はウエハ上に発生する欠陥の種類を説明するための図である。図３には、代表的な欠陥として、「パターンショート」、「断線」、「細線」、「異物起因ショート」、「配線上異物Ａ」、「配線上異物Ｂ」、「配線上異物Ｃ（コンタクトオープン）」、「コンタクトプラグ埋設不良」という８種類の欠陥を示している。
【００２６】
「パターンショート」は、配線に余分のパターンが残り、その余分のパターンにより配線がショートしている欠陥である。「断線」は、配線が不連続となっている欠陥であり、「細線」は配線が所定の太さよりも細く形成されている欠陥である。「異物起因ショート」は、配線間に異物が付着し、その異物により配線がショートしている欠陥である。「配線上異物Ａ」は、配線上に異物が付着しており、その異物とそれに隣り合う配線との間の距離が配線間の間隔の半分以上である欠陥である。「配線上異物Ｂ」は、配線上に異物が付着しており、その異物とそれに隣り合う配線との間の距離が０より大きく配線間の間隔の半分より小さい欠陥である。「配線上異物Ｃ（コンタクトオープン）」とは、下層の配線上に異物が付着しており、その異物の位置で上層の配線とコンタクトが取られていない欠陥である。また、「コンタクトプラグ埋設不良」は、コンタクトホール内にコンタクトプラグが埋設されていない欠陥である。
【００２７】
これらの欠陥の中には、当該チップが動作不良を引き起こすと直ちに判定できるものがある。例えば、「配線上異物Ｃ（コンタクトオープン）」、「コンタクトプラグ埋設不良」である。これらの欠陥では、異物の存在又はコンタクトプラグの未埋設のために、下層の配線と上層の配線とは電気的に接続されないことになるからである。したがって、これらの欠陥を有するチップは不良品である。
【００２８】
その他の種類の欠陥については、当該欠陥を有しているという理由だけで、当該チップが不良品であると単純に決定することはできない。例えば、欠陥が「配線上異物Ａ」である場合、当該異物の上にコンタクトを形成するというような事情がなければ、電気的には何ら問題がないので、当該チップは不良品ではない。欠陥が「パターンショート」又は「異物起因ショート」である場合には、二つの配線に同じ電気信号が流れるように設計されていれば、当該チップは不良品ではなく、一方、これらの配線に異なる電気信号が流れるように設計されているのであれば、当該チップは不良品である。欠陥が「断線」である場合には、その断線している配線が冗長ラインであれば、当該チップは不良品ではない。また、欠陥が「細線」である場合には、その配線の幅が、その配線を流れる電流との関係で許容できる範囲内であれば、当該チップは不良品ではない。欠陥が「配線上異物Ｂ」である場合には、その配線とそれに隣り合う配線に同じ電気信号が流れるように設計されていれば、当該チップは不良品ではない。
【００２９】
また、図３に示す各欠陥のうち、特に、「細線」又は「配線上異物Ｂ」のような欠陥は、直ちに電気的な動作不良を引き起こさないが、チップの信頼性レベルを低下する要因となる。すなわち、これらは潜在的欠陥である。かかる潜在的欠陥を有するチップを用いて製品を組み立てると、その製品を短期間使用しただけで、細線となっている配線が断線したり、異物が配線と接触したりして、不良が起こる可能性が高いからである。
【００３０】
欠陥の種類毎の不良品判定基準は、当該種類の欠陥を有するチップが不良品であるか否かを判定するための基準である。かかる不良品判定基準は、ウエハの設計データに基づいて予め設定されている。一般に、設計データはレイヤー毎に作成されており、不良品判定基準を作成する際には、これら各レイヤーの設計データが参照される。設計データからは、電気的な情報を得ることができる。例えば、これら二つの配線が繋がってしまうと電気的な動作不良となる、この配線は冗長ラインである、この配線の太さはどのくらいにすべきである等の情報を得ることができる。かかる電気的な情報を欠陥の種類毎に整理し、チップが不良品（又は良品）となるケースを、例えば欠陥を特徴づけるパラメータ等を用いて表現したものが、不良品判定基準である。
【００３１】
次に、不良品判定基準の具体例について説明する。例えば、「配線上異物Ａ」についての不良品判定基準には、コンタクトの形成される配線上の位置に異物が付着しているときにチップは不良品であるという基準が含まれる。「パターンショート」又は「異物起因ショート」についての不良品判定基準には、ショートしている二つの配線が同一の電気信号の流れる配線でないときにチップは不良品であるという基準が含まれる。「断線」についての不良品判定基準には、断線している配線が冗長ラインでないときにチップは不良品であるという基準が含まれる。これらの基準は、電気的な動作不良を引き起こす欠陥を判定するための基準である。
【００３２】
また、「細線」についての不良品判定基準には、当該配線の幅が所定の基準値以下のときにチップは不良品であるという基準が含まれる。「配線上異物Ｂ」についての不良品判定基準には、その異物とそれに隣り合う配線との間の距離が所定の基準値以下であるときにチップは不良品であるという基準が含まれる。これらの基準は、潜在的欠陥を有するチップを不良品と判定し、チップの信頼性レベルを確保するための基準である。ここで、配線の幅の基準値、距離の基準値は設計データに基づいて決定される。
【００３３】
尚、かかる不良品判定基準を決定する際には、実際に、ウエハのサンプルを用いてＬＳＩ検査装置３０による試験を行い、その試験結果と不良品判定基準との整合性を確認することが望ましい。また、上述した欠陥の種類毎の不良品判定基準は例示であり、一般に、各不良品判定基準には上述した基準以外のものも含まれることがある。更に、欠陥を上述した８種類以上に分類するようにしてもよい。一般に、欠陥の種類は欠陥検査データ分析装置１０の管理者によって任意に決定され、その決定された欠陥の種類毎に不良品判定基準が定められることになる。
【００３４】
欠陥チップ特定部１６は、前工程の完了後、第一のデータベース１１に格納された検査データに基づいてウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定するものである。上述したように、検査データには各欠陥についてのウエハ上の位置情報が含まれている。また、ウエハ上におけるチップの位置情報は予めＬＳＩ検査装置１０に蓄積されている。このため、欠陥チップ特定部１６は、これらの位置情報から当該欠陥がウエハ上のどのチップに含まれるのかを調べることにより、欠陥を有するチップを特定することができる。また、かかる特定されたチップの有する各欠陥についての欠陥の種類は、検査データに含まれる画像データに基づいて容易に決定することができる。このとき、欠陥チップ特定部１６は、特定の種類の欠陥については、当該欠陥を特徴づけるパラメータを算出する。例えば、欠陥が「細線」である場合には、当該細線の幅を算出し、欠陥が「配線上異物Ａ」及び「配線上異物Ｂ」である場合には、その異物とそれに隣り合う配線との間の距離を算出する。
【００３５】
不良チップ判定部１７は、欠陥チップ特定部１６によって特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する不良品判定基準を第二のデータベース１２から読み出し、その読み出した不良品判定基準に基づいて当該チップが不良品であるか否かを判定するものである。具体的には、不良チップ判定部１７は、当該チップの有する各欠陥について、当該欠陥に関連する検査データ及び当該欠陥を特徴づけるパラメータと当該欠陥の種類に対応する不良品判定基準とを照合し、当該欠陥がチップを不良とすべきものであるかどうかを判定する。そして、当該チップの有する各欠陥のうち、不良品判定基準により不良とすべき欠陥が一つでもある場合に、当該チップが不良品であると判定する。また、不良チップ判定部１７は、不良品であると判定されたチップについてのウエハ面内での位置情報を不良チップ情報として第三のデータベース１３に格納する。ここで、特定の欠陥の種類についての不良品判定基準には潜在的欠陥を判定するための基準も含まれていることから、この不良チップ情報には、電気的に不良なチップだけでなく、信頼性レベルの低い不良チップについての情報も含まれている。
【００３６】
前工程が完了すると、ウエハに対してウエハ試験が行われる。本実施形態では、ウエハ試験として、素子パラメータ測定試験、電気的特性試験を行うことにしている。電気的特性試験は、ウエハ上に形成されたチップの電気的特性を試験し、その試験結果に基づいてチップの良否を判定するためのものであり、ＬＳＩ検査装置３０により行われる。具体的には、ＬＳＩ検査装置３０は、電気的な論理データを所定のチップに与えて当該チップを動作させ、そのときに当該チップから出力される信号に基づいて当該チップの良品、不良品の判定を行う。
【００３７】
本実施形態では、欠陥検査データ分析装置１０は、当該ウエハについての不良チップ情報を、送信部１５を介してＬＳＩ検査装置３０に送信する。ＬＳＩ検査装置３０は、当該ウエハ上に形成されたチップの電気的特性を試験する際に、欠陥検査データ分析装置１０から送られた不良チップ情報に基づいて不良品と判定されたチップを特定し、その特定されたチップに対しては試験を行わない。これにより、良品のチップに対してだけ電気的特性試験を行い、電気的特性試験に要する時間を短縮することができる。
【００３８】
次に、本実施形態の欠陥検査データ分析装置１０を用いてウエハ上に形成された各チップについて良品・不良品を判定する処理手順を説明する。
【００３９】
ウエハは前工程の各処理工程で処理され、ウエハ上に多数のチップが形成される。かかる前工程では、各欠陥検査装置２０によってウエハの欠陥が検査される。各欠陥検査装置２０で得られた検査データは欠陥検査データ分析装置１０に送られ、欠陥検査データ分析装置１０はそれらの検査データを第一のデータベース１１に格納する。
【００４０】
前工程が完了すると、欠陥検査データ分析装置１０の欠陥チップ特定部１６は、第一のデータベース１１に格納された検査データに基づいて、ウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定する。このとき、欠陥チップ特定部１６は、特定の種類の欠陥については、当該欠陥を特徴づけるパラメータを算出する。
【００４１】
次に、不良チップ判定部１７は、欠陥チップ特定部１６によって特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する不良品判定基準を第二のデータベース１２から読み出す。そして、その読み出した不良品判定基準に基づいて当該チップが不良品であるか否かを判定する。具体的には、不良チップ判定部１７は、当該チップの有する各欠陥のうち、不良品判定基準により不良とすべき欠陥が一つでもある場合には、当該チップを不良品と判定する。その後、不良チップ判定部１７は、不良品と判定されたチップについてのウエハ面内での位置情報を不良チップ情報として、第三のデータベース１３に記憶する。
【００４２】
次に、ウエハに対してウエハ試験が行われる。まず、図２に示すように、素子パラメータ測定試験が行われる。この素子パラメータ測定試験では、具体的に、トランジスタが所望の特性を有しているか、抵抗が所望の抵抗値を有しているか等、素子の基本的なパラメータが測定される。かかる素子パラメータ測定試験は、すべての素子に対して行われるのではなく、例えば、特定のチップ間の隙間（スクライブ領域）においていくつかの素子を選択し、その選択された素子に対してのみ行われる。この試験は、良品・不良品のチェックを目的としているのではなく、所望の特性を有する素子が形成されていることの確認を目的としているからである。
【００４３】
その後、ＬＳＩ検査装置３０による電気的特性の試験が行われる。このとき、欠陥検査データ分析装置１０は、当該ウエハについての不良チップ情報を、送信部１５を介してＬＳＩ検査装置３０に転送する。ここで、欠陥検査データ分析装置１０は、かかる不良チップ情報を転送する際、当該不良チップ情報を、ＬＳＩ検査装置３０が認識できるデータフォーマットに変換し、その変換したデータをＬＳＩ検査装置３０に送信する。具体的には、不良チップ情報を、バイナリ又はＡＳＣ形式等のデータに変換する。ＬＳＩ検査装置３０は、欠陥検査データ分析装置１０から送られた不良チップ情報に基づいて不良品と判定されたチップを特定し、その特定されたチップに対しては電気的特性の試験を行わず、良品のチップに対してだけ電気的特性の試験を行う。
【００４４】
こうしてウエハ試験が終了すると、ウエハは、各チップの良品・不良品の判定結果を示したウエハマップとともに出荷される。
【００４５】
本実施形態の欠陥検査データ分析装置では、前工程で得られた検査データと所定の欠陥の種類毎の不良品判定基準とに基づいて、ウエハ上に形成された各チップについて良品・不良品を判定する。ところで、ＬＳＩ検査装置を用いて電気的特性の試験を行うことにより検出した不良も、結局は、図３に示すような欠陥に起因する。かかる電気的特性の試験では、内部に存在する不良の箇所を直接、特定することはできない。不良の箇所を特定しようとすると、さまざまなパターンの論理データを用いる必要があるので、不良箇所の特定とその部分の原因解析はとても困難である。これに対して、本実施形態の欠陥検査データ分析装置は、各欠陥検査装置で得られた検査データを利用することにより、ウエハの各レイヤーの状態を画像で認識することができる。このため、不良箇所を正確に且つ容易に特定することができるので、ウエハ上に形成された各チップについての良品・不良品の判定を正確に且つ迅速に行うことができる。このように、本実施形態では、各欠陥検査装置で得られた検査データを前工程で利用するだけでなく、前工程の完了後に各チップについての良品・不良品の判定する際に有効に利用している。
【００４６】
また、本実施形態の欠陥検査データ分析装置では、不良チップ情報をＬＳＩ検査装置に送信することにしている。かかる不良チップ情報は、上述したように不良チップ判定部によって正確に判定された不良品のチップについての情報を含んでいるので、例えば、ＬＳＩ検査装置は、不良チップ情報に基づいて不良品と判定されたチップを特定し、その特定したチップに対しては電気的特性の試験を行わず、良品と判定されたチップに対してだけ電気的特性の試験を行うことができる。これにより、電気的特性の試験を効率よく行うことができるので、かかる試験に要する時間の短縮化を図ることができる。
【００４７】
尚、本実施形態の欠陥検査データ分析装置がウエハ上に形成された各チップについて良品・不良品の判定を正確に行うことができることを考慮すると、ＬＳＩ検査装置による電気的特性試験をより簡易なやり方で実行するようにしてもよい。欠陥検査データ分析装置において良品と判定されたチップは、設計通りに製造されているので、電気的にも何ら問題がないと考えられるからである。例えば、良品と判定されたチップのうち、選択した数個のチップに対してだけ電気的特性試験を行ったり、あるいは、１ロットの中から１枚のウエハを抜き取り、そのウエハに対してだけ電気的特性試験を行ったりしてもよい。また、場合によっては、ＬＳＩ検査装置による電気的特性試験を省略することも可能である。
【００４８】
更に、本実施形態の欠陥検査データ分析装置では、第二のデータベースに格納されている特定の欠陥の種類についての不良品判定基準に、動作不良を引き起こす欠陥を判定するための基準だけでなく、潜在的欠陥を判定するための基準をも含ませている。これにより、不良チップ判定部は、潜在的欠陥を有するチップについても信頼性レベルが低いとして不良品と判定することができる。しかも、不良チップ判定部はかかる判定を正確に行うことができるので、各チップの信頼性レベルの向上を図ることができる。このように、本実施形態の欠陥検査データ分析装置では、各チップの信頼性レベルを確保することができるので、ウエハ試験においてウエハＢ／Ｉのテストを省略することができる。図２の処理フローにおいて、ウエハＢ／Ｉを省略しているのはこのためである。この点からも、本実施形態の欠陥検査データ分析装置を用いると、ウエハ試験に要する時間を短縮することができる。また、ウエハＢ／Ｉのテストを省略することにより、ウエハに不要なストレスをかける必要がないというメリットもある。このように、本実施形態の欠陥検査データ分析装置は、特にＫＧＤビジネスに用いるのに好適である。
【００４９】
ところで、最近、システムＬＳＩの検査漏れが増加している。システムＬＳＩはどんどん大規模化し、その機能があまりに多くなってきているので、その機能すべてについて試験を行うことは、コストとの兼ね合いで困難だからである。本実施形態の欠陥検査データ分析装置を用いてシステムＬＳＩの検査を行うことにより、各チップについて良品・不良品を正確に且つ迅速に判定することができるので、たとえＬＳＩ検査装置による電気的特性試験を行わなくても、上述のような検査漏れの問題を防止することができる。
【００５０】
尚、本発明は上記の実施形態に限定されるものではなく、その要旨の範囲内において種々の変形が可能である。
【００５１】
【発明の効果】
以上説明したように本発明に係る欠陥検査データ分析装置によれば、前工程で得られた検査データと所定の欠陥の種類毎の不良品判定基準とに基づいて、ウエハ上に形成された各チップについて良品・不良品を判定する。かかる検査データを利用することにより、ウエハの各レイヤーの状態を画像で認識することができるので、不良箇所を正確に且つ容易に特定し、ウエハ上に形成された各チップについての良品・不良品の判定を正確に且つ迅速に行うことができる。
【００５２】
また、本発明の欠陥検査データ分析装置では、不良チップ判定手段によって不良品であると判定されたチップについてのウエハ面内での位置情報を、電気的特性を試験する試験装置に送信することにより、例えば、当該試験装置は、かかる位置情報に基づいて不良品と判定されたチップを特定し、その特定したチップに対しては試験を行わず、良品と判定されたチップに対してだけ試験を行うことができる。このため、電気的特性の試験を効率よく行うことができるので、かかる試験に要する時間の短縮化を図ることができる。
【００５３】
更に、本発明の欠陥検査データ分析装置では、第二の記憶手段に格納されている特定の欠陥の種類についての不良品判定基準に、動作不良を引き起こす欠陥を判定するための基準だけでなく、潜在的欠陥を判定するための基準をも含ませることにより、不良チップ判定手段は、潜在的欠陥を有するチップについても信頼性レベルが低いとして不良品と判定することができるので、各チップの信頼性レベルの向上を図ることができる。しかも、ウエハ試験においてウエハＢ／Ｉのテストを省略することができるので、ウエハ試験に要する時間を短縮することができると共に、ウエハに不要なストレスをかける必要がなくなる。
【００５４】
また、本発明に係るＬＳＩ検査方法によれば、上記と同様の作用・効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態である欠陥検査データ分析装置の概略ブロック図である。
【図２】その欠陥検査データ分析装置を用いてウエハ上に形成された各チップについて良品・不良品を判定する処理フローを説明するための図である。
【図３】ウエハ上に発生する欠陥の種類を説明するための図である。
【図４】従来のＬＳＩ検査方法による検査処理のフローを説明するための図である。
【符号の説明】
１０ 欠陥検査データ分析装置
１１ 第一のデータベース
１２ 第二のデータベース
１３ 第三のデータベース
１４ 受信部
１５ 送信部
１６ 欠陥チップ特定部
１７ 不良チップ判定部
２０ 欠陥検査装置
３０ ＬＳＩ検査装置
【発明の属する技術分野】
本発明は、ウエハ上に形成された大規模集積回路（ＬＳＩ）等の半導体装置（チップ）について良品・不良品を判定するためのＬＳＩ検査方法及び欠陥検査データ分析装置に関するものである。
【０００２】
【従来の技術】
図４は従来のＬＳＩ検査方法による検査処理のフローを説明するための図である。図４に示すように、まず、前工程における複数の処理工程のうち所定の各処理工程で処理が終了する度に、ウエハの欠陥検査が行われる。かかる欠陥検査は、当該処理工程での処理を行う半導体製造装置が正常に動作しているか否かを判断するために行われる。例えば、ウエハ上に多数の異物等が付着していると判断されると、当該半導体製造装置は一時停止され、その点検・清掃等が行われる。
【０００３】
前工程が完了して、ウエハが完成すると、次に、ウエハ試験が行われる。このウエハ試験には、図４に示すように、素子パラメータ測定試験、ウエハＢ／Ｉ（Ｂｕｒｎ−Ｉｎ）、電気的特性試験が含まれる（例えば、特許文献１参照。）。素子パラメータ測定試験は、素子の基本的なパラメータを測定し、所望の特性を有する素子が形成されていることを確認するために行われる。かかる試験は、通常、特定のチップ間の隙間（スクライブ領域）においていくつかの素子を選択し、その選択された素子に対してのみ行われる。
【０００４】
ウエハＢ／Ｉ（Ｂｕｒｎ−Ｉｎ）は、各チップの信頼性を保障するために、ウエハに電気的又は温度的にストレスを加えることにより潜在的欠陥の劣化を加速させ、その潜在的欠陥を有するチップを完全に不良とするために行われる。また、電気的特性試験は、ウエハ上に形成された各チップの電気的特性を試験し、その試験結果に基づいて各チップの良否を判定するものである。
【０００５】
ウエハの状態で販売が行われる場合には、ウエハ試験の終了後、ウエハは、各チップの良品、不良品の判定結果を示したウエハマップとともに出荷される。
【０００６】
【特許文献１】
特表２００１−５２６８３３号公報
【０００７】
【発明が解決しようとする課題】
ところで、従来、電気的特性試験は、ウエハ上に形成されたすべてのチップに対して行われており、試験に長時間を要するという問題があった。特に、最近では、１チップに含まれる素子数がますます増加しており、このため、試験時間がさらに長くなる傾向がある。また、従来、ウエハＢ／Ｉを行うことにより各チップの信頼性レベルを高めているが、ウエハＢ／Ｉを行っても、潜在的欠陥を有するすべてのチップを不良とすることはできず、潜在的欠陥を有するチップを良品と誤判定してしまう場合があった。
【０００８】
本発明は上記事情に基づいてなされたものであり、ウエハ試験に要する時間の短縮を図ることができるＬＳＩ検査方法及び欠陥検査データ分析装置を提供することを目的とするものである。
【０００９】
また、本発明は上記事情に基づいてなされたものであり、各チップの信頼性レベルの向上を図ることができるＬＳＩ検査方法及び欠陥検査データ分析装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記の目的を達成するための請求項１記載の発明に係るＬＳＩ検査方法は、前工程の完了後、前工程における複数の処理工程のうち所定の各処理工程で処理が行われた後に欠陥検査装置がウエハの欠陥を検査することにより得られた検査データに基づいて、前記ウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定する第一の工程と、前記ウエハの設計データに基づいて、前記ウエハ上に形成されたチップが不良品であるか否かを判定するための不良品判定基準が所定の欠陥の種類毎に予め設定されており、前記第一の工程において特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する前記不良品判定基準に基づいて当該チップが不良品であるか否かを判定すると共に、不良品であると判定されたチップについて前記ウエハ面内での位置情報を取得する第二の工程と、前記第二の工程において不良品であると判定された各チップについての前記ウエハ面内での位置情報を、前記ウエハ上に形成された各チップの電気的特性を試験する試験装置に送信する第三の工程と、前記試験装置は前記第三の工程において送信された前記位置情報に基づいて特定されるチップに対して試験を行わず、その特定されたチップ以外のチップに対して試験を行う第四の工程と、を具備することを特徴とするものである。
【００１１】
請求項２記載の発明は、請求項１記載のＬＳＩ検査方法において、特定の欠陥の種類についての前記不良品判定基準には、動作不良を引き起こす欠陥を判定するための基準と、潜在的な欠陥を判定するための基準とが含まれることを特徴とするものである。
【００１２】
上記の目的を達成するための請求項３記載の発明に係る欠陥検査データ分析装置は、前工程における複数の処理工程のうち所定の各処理工程で処理が行われた後に欠陥検査装置がウエハの欠陥を検査することにより得られた検査データを格納する第一の記憶手段と、前記ウエハの設計データに基づいて所定の欠陥の種類毎に設定された、前記ウエハ上に形成されたチップが不良品であるか否かを判定するための不良品判定基準を格納する第二の記憶手段と、前工程の完了後、前記第一の記憶手段に格納された前記検査データに基づいて前記ウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定する欠陥チップ特定手段と、前記欠陥チップ特定手段によって特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する前記不良品判定基準を前記第二の記憶手段から読み出し、その読み出した前記不良品判定基準に基づいて当該チップが不良品であるか否かを判定すると共に、不良品であると判定されたチップについて前記ウエハ面内での位置情報を取得する不良チップ判定手段と、前記不良チップ判定手段によって不良品であると判定された各チップについての前記ウエハ面内での位置情報を記憶する第三の記憶手段と、を備えることを特徴とするものである。
【００１３】
請求項４記載の発明は、請求項３記載の欠陥検査データ分析装置において、前記第三の記憶手段に記憶された前記位置情報を、前記ウエハ上に形成された各チップの電気的特性を試験する試験装置に送信する送信手段を備えることを特徴とするものである。
【００１４】
請求項５記載の発明は、請求項３又は４記載の欠陥検査データ分析装置において、特定の欠陥の種類についての前記不良品判定基準には、動作不良を引き起こす欠陥を判定するための基準と、潜在的な欠陥を判定するための基準とが含まれることを特徴とするものである。
【００１５】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。図１は本発明の一実施形態である欠陥検査データ分析装置の概略ブロック図、図２はその欠陥検査データ分析装置を用いてウエハ上に形成された各チップについて良品・不良品を判定する処理フローを説明するための図である。
【００１６】
尚、現在、ウエハ上にチップを形成した段階で各チップの信頼性を保障してウエハを顧客に提供するというＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）ビジネスが広まっている。本実施形態でも、かかるＫＧＤビジネスの考え方を採用し、チップが形成された段階でのウエハを顧客に提供する場合を考えることにする。
【００１７】
本実施形態の欠陥検査データ分析装置１０は、ウエハ上に形成された大規模集積回路（ＬＳＩ）等のチップについて良品・不良品を判定するものである。かかる欠陥検査データ分析装置１０は、図１に示すように、第一のデータベース１１と、第二のデータベース１２と、第三のデータベース１３と、受信部１４と、送信部１５と、欠陥チップ特定部１６と、不良チップ判定部１７とを備える。かかる欠陥検査データ分析装置１０としては、パーソナルコンピュータを用いることができる。
【００１８】
また、欠陥検査データ分析装置１０は、図１に示すように、複数の欠陥検査装置２０，２０，・・・ 及びＬＳＩ検査装置３０と接続されている。これにより、欠陥検査データ分析装置１０と各欠陥検査装置２０又はＬＳＩ検査装置３０との間でデータのやり取りを行うことができる。具体的には、欠陥検査データ分析装置１０は、受信部１４を介して、各欠陥検査装置２０から検査データ等のデータを受信する。また、欠陥検査データ分析装置１０は、送信部１５を介して、不良チップ判定部１７で作成された不良チップ情報をＬＳＩ検査装置３０に送信する。ここで、ＬＳＩ検査装置３０は、ウエハ上に形成された各チップの電気的特性を試験するためのものである。
【００１９】
各欠陥検査装置２０は、前工程における複数の処理工程のうち所定の各処理工程で処理が行われた後にウエハの欠陥を検査するためのものである。前工程とは、ウエハ処理工程、すなわちウエハ内にチップを作るまでの各処理工程のことである。例えば、前工程には、図２に示すように、露光工程、エッチング工程、薄膜形成工程、不純物拡散工程、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程等が含まれる。図２の例では、露光工程、エッチング工程、露光工程、不純物拡散工程、薄膜形成工程、ＣＭＰ工程の順でウエハに所定の処理が施される。このとき、エッチング工程、二度目の露光工程、薄膜形成工程、そしてＣＭＰ工程が終了する度にそれぞれ、所定の欠陥検査装置２０によるウエハの欠陥検査が行われる。
【００２０】
各欠陥検査装置２０では、ウエハ上に付着した異物、ウエハ表面の傷、又はパターニングの欠陥等が検査される。各欠陥検査装置２０における検査方法としては、次の二つの方法のうちいずれかの方法が用いられる。第一の検査方法は、ウエハ表面からの反射光を撮像して得られた画像に基づいてウエハ上の欠陥を検査する方法である。この場合、チップ・ツー・チップ比較、すなわち、同一（又は異なる）ウエハ上の同一仕様のチップ同士を比較し、両者のパターン等が一致しない部分を欠陥とする。第二の検査方法は、レーザ光を走査しながらウエハ表面に照射し、ウエハ表面で反射したレーザ光からウエハ表面の凹凸状態を表す画像を生成した後、その生成した画像に基づいてウエハ上の欠陥を検査する方法である。いずれの検査方法を用いるかは、検査対象となるウエハの表面状態に応じて決定される。例えば、検査対象となるウエハの表面がパターニングされている場合には、第一の検査方法を用いることが望ましい。これに対し、検査対象となるウエハの表面がパターニングされておらず、単にアルミニウムがスパッタされている状態にある場合は、第二の検査方法を用いることが望ましい。前者の場合には、レーザ光から得られる画像よりも反射光を撮像して得られる画像を用いた方が欠陥の判断が容易だからであり、後者の場合には、反射光を撮像して得られる画像よりもレーザ光から得られる画像を用いた方が欠陥の判断が容易だからである。
【００２１】
各欠陥検査装置２０は、その得られた画像に基づいて当該処理工程での処理を行う半導体製造装置が正常に動作しているか否かを判断する。具体的には、各欠陥検査装置２０は、上述した画像に基づいて欠陥のサイズ、ウエハ上の欠陥位置等を求め、所定サイズ以上の欠陥がウエハ全面にいくつあるかを調べる。そして、かかる欠陥の数が所定の基準値以上である場合には、アラームを発する。作業者は、かかるアラームが発せられたときに、当該欠陥検査装置２０の直前の半導体製造装置を一時停止させる。そして、その半導体製造装置に対して異物等の欠陥の発生を抑えるような清掃等の措置を講じ、その後、その半導体製造装置の稼動を再開させる。
【００２２】
ところで、欠陥検査装置２０で欠陥があると判定されても、その欠陥を有するチップが電気的に不良であるとは限らない。欠陥検査装置２０で判定されるのは、いわば画像上の図形的な欠陥であり、かかる図形的な欠陥は電気的な欠陥でない場合もある。例えば、配線上に異物が付着しているという理由だけで、当該欠陥が直ちに電気的な欠陥であると判定することはできない。かかる異物の付着が電気的な動作不良を引き起こさないこともあるからである。チップが正常に動作することができないような電気的な欠陥があると判定されたときに始めて当該チップが不良品であると判定されることになる。本実施形態では、かかる電気的な欠陥の有無の判定を、不良チップ判定部１７及びＬＳＩ検査装置３０が行う。
【００２３】
また、各欠陥検査装置２０は、その検査結果のデータを用いて歩留インパクトを算出し、当該ウエハが信頼性の高い製品であるか否かを判定する。ここで、歩留インパクトとは、ウエハ上に形成された全チップ数に対する電気的不良なチップ数の割合のことである。各欠陥検査装置２０での検査により各欠陥についてのウエハ上の位置情報が得られる。また、ウエハ上に形成される各チップの位置情報は予め各欠陥検査装置２０に記憶されている。このため、各欠陥検査装置２０は、各欠陥についてのウエハ上の位置情報及び各チップの位置情報に基づいて、欠陥を有するチップの数を算出することができる。そして、欠陥を有するチップの数に予め定められたキラー率を乗じることにより得られる値に基づいて、歩留インパクトが算出される。ここで、キラー率とは、欠陥を有するチップ数に対する電気的に不良となるチップ数の比率であり、ＬＳＩ検査装置３０による過去の検査の実績に基づいて定められる。各欠陥検査装置２０は、歩留インパクトが所定の基準値以上であると判定すると、当該ウエハを廃棄することを決定する。
【００２４】
各欠陥検査装置２０で得られた検査データは、欠陥検査データ分析装置１０に送信され、第一のデータベース１１に格納される。ここで、検査データには、当該欠陥検査装置２０での検査の際に得られた画像データ、各欠陥のサイズについての情報、各欠陥についてのウエハ上の位置情報、当該検査が行われる直前の処理工程の名称についての情報等が含まれる。
【００２５】
第二のデータベース１２には、所定の欠陥の種類毎に設定された不良品判定基準が格納されている。本実施形態では、ウエハ上に発生する欠陥を例えば８種類に分類する。図３はウエハ上に発生する欠陥の種類を説明するための図である。図３には、代表的な欠陥として、「パターンショート」、「断線」、「細線」、「異物起因ショート」、「配線上異物Ａ」、「配線上異物Ｂ」、「配線上異物Ｃ（コンタクトオープン）」、「コンタクトプラグ埋設不良」という８種類の欠陥を示している。
【００２６】
「パターンショート」は、配線に余分のパターンが残り、その余分のパターンにより配線がショートしている欠陥である。「断線」は、配線が不連続となっている欠陥であり、「細線」は配線が所定の太さよりも細く形成されている欠陥である。「異物起因ショート」は、配線間に異物が付着し、その異物により配線がショートしている欠陥である。「配線上異物Ａ」は、配線上に異物が付着しており、その異物とそれに隣り合う配線との間の距離が配線間の間隔の半分以上である欠陥である。「配線上異物Ｂ」は、配線上に異物が付着しており、その異物とそれに隣り合う配線との間の距離が０より大きく配線間の間隔の半分より小さい欠陥である。「配線上異物Ｃ（コンタクトオープン）」とは、下層の配線上に異物が付着しており、その異物の位置で上層の配線とコンタクトが取られていない欠陥である。また、「コンタクトプラグ埋設不良」は、コンタクトホール内にコンタクトプラグが埋設されていない欠陥である。
【００２７】
これらの欠陥の中には、当該チップが動作不良を引き起こすと直ちに判定できるものがある。例えば、「配線上異物Ｃ（コンタクトオープン）」、「コンタクトプラグ埋設不良」である。これらの欠陥では、異物の存在又はコンタクトプラグの未埋設のために、下層の配線と上層の配線とは電気的に接続されないことになるからである。したがって、これらの欠陥を有するチップは不良品である。
【００２８】
その他の種類の欠陥については、当該欠陥を有しているという理由だけで、当該チップが不良品であると単純に決定することはできない。例えば、欠陥が「配線上異物Ａ」である場合、当該異物の上にコンタクトを形成するというような事情がなければ、電気的には何ら問題がないので、当該チップは不良品ではない。欠陥が「パターンショート」又は「異物起因ショート」である場合には、二つの配線に同じ電気信号が流れるように設計されていれば、当該チップは不良品ではなく、一方、これらの配線に異なる電気信号が流れるように設計されているのであれば、当該チップは不良品である。欠陥が「断線」である場合には、その断線している配線が冗長ラインであれば、当該チップは不良品ではない。また、欠陥が「細線」である場合には、その配線の幅が、その配線を流れる電流との関係で許容できる範囲内であれば、当該チップは不良品ではない。欠陥が「配線上異物Ｂ」である場合には、その配線とそれに隣り合う配線に同じ電気信号が流れるように設計されていれば、当該チップは不良品ではない。
【００２９】
また、図３に示す各欠陥のうち、特に、「細線」又は「配線上異物Ｂ」のような欠陥は、直ちに電気的な動作不良を引き起こさないが、チップの信頼性レベルを低下する要因となる。すなわち、これらは潜在的欠陥である。かかる潜在的欠陥を有するチップを用いて製品を組み立てると、その製品を短期間使用しただけで、細線となっている配線が断線したり、異物が配線と接触したりして、不良が起こる可能性が高いからである。
【００３０】
欠陥の種類毎の不良品判定基準は、当該種類の欠陥を有するチップが不良品であるか否かを判定するための基準である。かかる不良品判定基準は、ウエハの設計データに基づいて予め設定されている。一般に、設計データはレイヤー毎に作成されており、不良品判定基準を作成する際には、これら各レイヤーの設計データが参照される。設計データからは、電気的な情報を得ることができる。例えば、これら二つの配線が繋がってしまうと電気的な動作不良となる、この配線は冗長ラインである、この配線の太さはどのくらいにすべきである等の情報を得ることができる。かかる電気的な情報を欠陥の種類毎に整理し、チップが不良品（又は良品）となるケースを、例えば欠陥を特徴づけるパラメータ等を用いて表現したものが、不良品判定基準である。
【００３１】
次に、不良品判定基準の具体例について説明する。例えば、「配線上異物Ａ」についての不良品判定基準には、コンタクトの形成される配線上の位置に異物が付着しているときにチップは不良品であるという基準が含まれる。「パターンショート」又は「異物起因ショート」についての不良品判定基準には、ショートしている二つの配線が同一の電気信号の流れる配線でないときにチップは不良品であるという基準が含まれる。「断線」についての不良品判定基準には、断線している配線が冗長ラインでないときにチップは不良品であるという基準が含まれる。これらの基準は、電気的な動作不良を引き起こす欠陥を判定するための基準である。
【００３２】
また、「細線」についての不良品判定基準には、当該配線の幅が所定の基準値以下のときにチップは不良品であるという基準が含まれる。「配線上異物Ｂ」についての不良品判定基準には、その異物とそれに隣り合う配線との間の距離が所定の基準値以下であるときにチップは不良品であるという基準が含まれる。これらの基準は、潜在的欠陥を有するチップを不良品と判定し、チップの信頼性レベルを確保するための基準である。ここで、配線の幅の基準値、距離の基準値は設計データに基づいて決定される。
【００３３】
尚、かかる不良品判定基準を決定する際には、実際に、ウエハのサンプルを用いてＬＳＩ検査装置３０による試験を行い、その試験結果と不良品判定基準との整合性を確認することが望ましい。また、上述した欠陥の種類毎の不良品判定基準は例示であり、一般に、各不良品判定基準には上述した基準以外のものも含まれることがある。更に、欠陥を上述した８種類以上に分類するようにしてもよい。一般に、欠陥の種類は欠陥検査データ分析装置１０の管理者によって任意に決定され、その決定された欠陥の種類毎に不良品判定基準が定められることになる。
【００３４】
欠陥チップ特定部１６は、前工程の完了後、第一のデータベース１１に格納された検査データに基づいてウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定するものである。上述したように、検査データには各欠陥についてのウエハ上の位置情報が含まれている。また、ウエハ上におけるチップの位置情報は予めＬＳＩ検査装置１０に蓄積されている。このため、欠陥チップ特定部１６は、これらの位置情報から当該欠陥がウエハ上のどのチップに含まれるのかを調べることにより、欠陥を有するチップを特定することができる。また、かかる特定されたチップの有する各欠陥についての欠陥の種類は、検査データに含まれる画像データに基づいて容易に決定することができる。このとき、欠陥チップ特定部１６は、特定の種類の欠陥については、当該欠陥を特徴づけるパラメータを算出する。例えば、欠陥が「細線」である場合には、当該細線の幅を算出し、欠陥が「配線上異物Ａ」及び「配線上異物Ｂ」である場合には、その異物とそれに隣り合う配線との間の距離を算出する。
【００３５】
不良チップ判定部１７は、欠陥チップ特定部１６によって特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する不良品判定基準を第二のデータベース１２から読み出し、その読み出した不良品判定基準に基づいて当該チップが不良品であるか否かを判定するものである。具体的には、不良チップ判定部１７は、当該チップの有する各欠陥について、当該欠陥に関連する検査データ及び当該欠陥を特徴づけるパラメータと当該欠陥の種類に対応する不良品判定基準とを照合し、当該欠陥がチップを不良とすべきものであるかどうかを判定する。そして、当該チップの有する各欠陥のうち、不良品判定基準により不良とすべき欠陥が一つでもある場合に、当該チップが不良品であると判定する。また、不良チップ判定部１７は、不良品であると判定されたチップについてのウエハ面内での位置情報を不良チップ情報として第三のデータベース１３に格納する。ここで、特定の欠陥の種類についての不良品判定基準には潜在的欠陥を判定するための基準も含まれていることから、この不良チップ情報には、電気的に不良なチップだけでなく、信頼性レベルの低い不良チップについての情報も含まれている。
【００３６】
前工程が完了すると、ウエハに対してウエハ試験が行われる。本実施形態では、ウエハ試験として、素子パラメータ測定試験、電気的特性試験を行うことにしている。電気的特性試験は、ウエハ上に形成されたチップの電気的特性を試験し、その試験結果に基づいてチップの良否を判定するためのものであり、ＬＳＩ検査装置３０により行われる。具体的には、ＬＳＩ検査装置３０は、電気的な論理データを所定のチップに与えて当該チップを動作させ、そのときに当該チップから出力される信号に基づいて当該チップの良品、不良品の判定を行う。
【００３７】
本実施形態では、欠陥検査データ分析装置１０は、当該ウエハについての不良チップ情報を、送信部１５を介してＬＳＩ検査装置３０に送信する。ＬＳＩ検査装置３０は、当該ウエハ上に形成されたチップの電気的特性を試験する際に、欠陥検査データ分析装置１０から送られた不良チップ情報に基づいて不良品と判定されたチップを特定し、その特定されたチップに対しては試験を行わない。これにより、良品のチップに対してだけ電気的特性試験を行い、電気的特性試験に要する時間を短縮することができる。
【００３８】
次に、本実施形態の欠陥検査データ分析装置１０を用いてウエハ上に形成された各チップについて良品・不良品を判定する処理手順を説明する。
【００３９】
ウエハは前工程の各処理工程で処理され、ウエハ上に多数のチップが形成される。かかる前工程では、各欠陥検査装置２０によってウエハの欠陥が検査される。各欠陥検査装置２０で得られた検査データは欠陥検査データ分析装置１０に送られ、欠陥検査データ分析装置１０はそれらの検査データを第一のデータベース１１に格納する。
【００４０】
前工程が完了すると、欠陥検査データ分析装置１０の欠陥チップ特定部１６は、第一のデータベース１１に格納された検査データに基づいて、ウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定する。このとき、欠陥チップ特定部１６は、特定の種類の欠陥については、当該欠陥を特徴づけるパラメータを算出する。
【００４１】
次に、不良チップ判定部１７は、欠陥チップ特定部１６によって特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する不良品判定基準を第二のデータベース１２から読み出す。そして、その読み出した不良品判定基準に基づいて当該チップが不良品であるか否かを判定する。具体的には、不良チップ判定部１７は、当該チップの有する各欠陥のうち、不良品判定基準により不良とすべき欠陥が一つでもある場合には、当該チップを不良品と判定する。その後、不良チップ判定部１７は、不良品と判定されたチップについてのウエハ面内での位置情報を不良チップ情報として、第三のデータベース１３に記憶する。
【００４２】
次に、ウエハに対してウエハ試験が行われる。まず、図２に示すように、素子パラメータ測定試験が行われる。この素子パラメータ測定試験では、具体的に、トランジスタが所望の特性を有しているか、抵抗が所望の抵抗値を有しているか等、素子の基本的なパラメータが測定される。かかる素子パラメータ測定試験は、すべての素子に対して行われるのではなく、例えば、特定のチップ間の隙間（スクライブ領域）においていくつかの素子を選択し、その選択された素子に対してのみ行われる。この試験は、良品・不良品のチェックを目的としているのではなく、所望の特性を有する素子が形成されていることの確認を目的としているからである。
【００４３】
その後、ＬＳＩ検査装置３０による電気的特性の試験が行われる。このとき、欠陥検査データ分析装置１０は、当該ウエハについての不良チップ情報を、送信部１５を介してＬＳＩ検査装置３０に転送する。ここで、欠陥検査データ分析装置１０は、かかる不良チップ情報を転送する際、当該不良チップ情報を、ＬＳＩ検査装置３０が認識できるデータフォーマットに変換し、その変換したデータをＬＳＩ検査装置３０に送信する。具体的には、不良チップ情報を、バイナリ又はＡＳＣ形式等のデータに変換する。ＬＳＩ検査装置３０は、欠陥検査データ分析装置１０から送られた不良チップ情報に基づいて不良品と判定されたチップを特定し、その特定されたチップに対しては電気的特性の試験を行わず、良品のチップに対してだけ電気的特性の試験を行う。
【００４４】
こうしてウエハ試験が終了すると、ウエハは、各チップの良品・不良品の判定結果を示したウエハマップとともに出荷される。
【００４５】
本実施形態の欠陥検査データ分析装置では、前工程で得られた検査データと所定の欠陥の種類毎の不良品判定基準とに基づいて、ウエハ上に形成された各チップについて良品・不良品を判定する。ところで、ＬＳＩ検査装置を用いて電気的特性の試験を行うことにより検出した不良も、結局は、図３に示すような欠陥に起因する。かかる電気的特性の試験では、内部に存在する不良の箇所を直接、特定することはできない。不良の箇所を特定しようとすると、さまざまなパターンの論理データを用いる必要があるので、不良箇所の特定とその部分の原因解析はとても困難である。これに対して、本実施形態の欠陥検査データ分析装置は、各欠陥検査装置で得られた検査データを利用することにより、ウエハの各レイヤーの状態を画像で認識することができる。このため、不良箇所を正確に且つ容易に特定することができるので、ウエハ上に形成された各チップについての良品・不良品の判定を正確に且つ迅速に行うことができる。このように、本実施形態では、各欠陥検査装置で得られた検査データを前工程で利用するだけでなく、前工程の完了後に各チップについての良品・不良品の判定する際に有効に利用している。
【００４６】
また、本実施形態の欠陥検査データ分析装置では、不良チップ情報をＬＳＩ検査装置に送信することにしている。かかる不良チップ情報は、上述したように不良チップ判定部によって正確に判定された不良品のチップについての情報を含んでいるので、例えば、ＬＳＩ検査装置は、不良チップ情報に基づいて不良品と判定されたチップを特定し、その特定したチップに対しては電気的特性の試験を行わず、良品と判定されたチップに対してだけ電気的特性の試験を行うことができる。これにより、電気的特性の試験を効率よく行うことができるので、かかる試験に要する時間の短縮化を図ることができる。
【００４７】
尚、本実施形態の欠陥検査データ分析装置がウエハ上に形成された各チップについて良品・不良品の判定を正確に行うことができることを考慮すると、ＬＳＩ検査装置による電気的特性試験をより簡易なやり方で実行するようにしてもよい。欠陥検査データ分析装置において良品と判定されたチップは、設計通りに製造されているので、電気的にも何ら問題がないと考えられるからである。例えば、良品と判定されたチップのうち、選択した数個のチップに対してだけ電気的特性試験を行ったり、あるいは、１ロットの中から１枚のウエハを抜き取り、そのウエハに対してだけ電気的特性試験を行ったりしてもよい。また、場合によっては、ＬＳＩ検査装置による電気的特性試験を省略することも可能である。
【００４８】
更に、本実施形態の欠陥検査データ分析装置では、第二のデータベースに格納されている特定の欠陥の種類についての不良品判定基準に、動作不良を引き起こす欠陥を判定するための基準だけでなく、潜在的欠陥を判定するための基準をも含ませている。これにより、不良チップ判定部は、潜在的欠陥を有するチップについても信頼性レベルが低いとして不良品と判定することができる。しかも、不良チップ判定部はかかる判定を正確に行うことができるので、各チップの信頼性レベルの向上を図ることができる。このように、本実施形態の欠陥検査データ分析装置では、各チップの信頼性レベルを確保することができるので、ウエハ試験においてウエハＢ／Ｉのテストを省略することができる。図２の処理フローにおいて、ウエハＢ／Ｉを省略しているのはこのためである。この点からも、本実施形態の欠陥検査データ分析装置を用いると、ウエハ試験に要する時間を短縮することができる。また、ウエハＢ／Ｉのテストを省略することにより、ウエハに不要なストレスをかける必要がないというメリットもある。このように、本実施形態の欠陥検査データ分析装置は、特にＫＧＤビジネスに用いるのに好適である。
【００４９】
ところで、最近、システムＬＳＩの検査漏れが増加している。システムＬＳＩはどんどん大規模化し、その機能があまりに多くなってきているので、その機能すべてについて試験を行うことは、コストとの兼ね合いで困難だからである。本実施形態の欠陥検査データ分析装置を用いてシステムＬＳＩの検査を行うことにより、各チップについて良品・不良品を正確に且つ迅速に判定することができるので、たとえＬＳＩ検査装置による電気的特性試験を行わなくても、上述のような検査漏れの問題を防止することができる。
【００５０】
尚、本発明は上記の実施形態に限定されるものではなく、その要旨の範囲内において種々の変形が可能である。
【００５１】
【発明の効果】
以上説明したように本発明に係る欠陥検査データ分析装置によれば、前工程で得られた検査データと所定の欠陥の種類毎の不良品判定基準とに基づいて、ウエハ上に形成された各チップについて良品・不良品を判定する。かかる検査データを利用することにより、ウエハの各レイヤーの状態を画像で認識することができるので、不良箇所を正確に且つ容易に特定し、ウエハ上に形成された各チップについての良品・不良品の判定を正確に且つ迅速に行うことができる。
【００５２】
また、本発明の欠陥検査データ分析装置では、不良チップ判定手段によって不良品であると判定されたチップについてのウエハ面内での位置情報を、電気的特性を試験する試験装置に送信することにより、例えば、当該試験装置は、かかる位置情報に基づいて不良品と判定されたチップを特定し、その特定したチップに対しては試験を行わず、良品と判定されたチップに対してだけ試験を行うことができる。このため、電気的特性の試験を効率よく行うことができるので、かかる試験に要する時間の短縮化を図ることができる。
【００５３】
更に、本発明の欠陥検査データ分析装置では、第二の記憶手段に格納されている特定の欠陥の種類についての不良品判定基準に、動作不良を引き起こす欠陥を判定するための基準だけでなく、潜在的欠陥を判定するための基準をも含ませることにより、不良チップ判定手段は、潜在的欠陥を有するチップについても信頼性レベルが低いとして不良品と判定することができるので、各チップの信頼性レベルの向上を図ることができる。しかも、ウエハ試験においてウエハＢ／Ｉのテストを省略することができるので、ウエハ試験に要する時間を短縮することができると共に、ウエハに不要なストレスをかける必要がなくなる。
【００５４】
また、本発明に係るＬＳＩ検査方法によれば、上記と同様の作用・効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態である欠陥検査データ分析装置の概略ブロック図である。
【図２】その欠陥検査データ分析装置を用いてウエハ上に形成された各チップについて良品・不良品を判定する処理フローを説明するための図である。
【図３】ウエハ上に発生する欠陥の種類を説明するための図である。
【図４】従来のＬＳＩ検査方法による検査処理のフローを説明するための図である。
【符号の説明】
１０ 欠陥検査データ分析装置
１１ 第一のデータベース
１２ 第二のデータベース
１３ 第三のデータベース
１４ 受信部
１５ 送信部
１６ 欠陥チップ特定部
１７ 不良チップ判定部
２０ 欠陥検査装置
３０ ＬＳＩ検査装置
Claims (5)
- 前工程の完了後、前工程における複数の処理工程のうち所定の各処理工程で処理が行われた後に欠陥検査装置がウエハの欠陥を検査することにより得られた検査データに基づいて、前記ウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定する第一の工程と、
前記ウエハの設計データに基づいて、前記ウエハ上に形成されたチップが不良品であるか否かを判定するための不良品判定基準が所定の欠陥の種類毎に予め設定されており、前記第一の工程において特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する前記不良品判定基準に基づいて当該チップが不良品であるか否かを判定すると共に、不良品であると判定されたチップについて前記ウエハ面内での位置情報を取得する第二の工程と、
前記第二の工程において不良品であると判定された各チップについての前記ウエハ面内での位置情報を、前記ウエハ上に形成された各チップの電気的特性を試験する試験装置に送信する第三の工程と、
前記試験装置は前記第三の工程において送信された前記位置情報に基づいて特定されるチップに対して試験を行わず、その特定されたチップ以外のチップに対して試験を行う第四の工程と、
を具備することを特徴とするＬＳＩ検査方法。 - 特定の欠陥の種類についての前記不良品判定基準には、動作不良を引き起こす欠陥を判定するための基準と、潜在的な欠陥を判定するための基準とが含まれることを特徴とする請求項１記載のＬＳＩ検査方法。
- 前工程における複数の処理工程のうち所定の各処理工程で処理が行われた後に欠陥検査装置がウエハの欠陥を検査することにより得られた検査データを格納する第一の記憶手段と、
前記ウエハの設計データに基づいて所定の欠陥の種類毎に設定された、前記ウエハ上に形成されたチップが不良品であるか否かを判定するための不良品判定基準を格納する第二の記憶手段と、
前工程の完了後、前記第一の記憶手段に格納された前記検査データに基づいて前記ウエハ上に形成された各チップのうち欠陥を有するチップを特定すると共に、その特定されたチップの有する各欠陥についての欠陥の種類を決定する欠陥チップ特定手段と、
前記欠陥チップ特定手段によって特定された各チップについて、当該チップの有する各欠陥についての欠陥の種類に対応する前記不良品判定基準を前記第二の記憶手段から読み出し、その読み出した前記不良品判定基準に基づいて当該チップが不良品であるか否かを判定すると共に、不良品であると判定されたチップについて前記ウエハ面内での位置情報を取得する不良チップ判定手段と、
前記不良チップ判定手段によって不良品であると判定された各チップについての前記ウエハ面内での位置情報を記憶する第三の記憶手段と、
を備えることを特徴とする欠陥検査データ分析装置。 - 前記第三の記憶手段に記憶された前記位置情報を、前記ウエハ上に形成された各チップの電気的特性を試験する試験装置に送信する送信手段を備えることを特徴とする請求項３記載の欠陥検査データ分析装置。
- 特定の欠陥の種類についての前記不良品判定基準には、動作不良を引き起こす欠陥を判定するための基準と、潜在的な欠陥を判定するための基準とが含まれることを特徴とする請求項３又は４記載の欠陥検査データ分析装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003106271A JP4433265B2 (ja) | 2003-04-10 | 2003-04-10 | Ｌｓｉ検査方法及び欠陥検査データ分析装置 |
| TW092136663A TWI307540B (en) | 2003-04-10 | 2003-12-24 | Lsi inspection method and defect inspection data analysis apparatus |
| US10/809,322 US7123041B2 (en) | 2003-04-10 | 2004-03-26 | LSI inspection method and defect inspection data analysis apparatus |
| US11/517,046 US7279923B2 (en) | 2003-04-10 | 2006-09-07 | LSI inspection method and defect inspection data analysis apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003106271A JP4433265B2 (ja) | 2003-04-10 | 2003-04-10 | Ｌｓｉ検査方法及び欠陥検査データ分析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004309413A true JP2004309413A (ja) | 2004-11-04 |
| JP4433265B2 JP4433265B2 (ja) | 2010-03-17 |
Family
ID=33127913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003106271A Expired - Lifetime JP4433265B2 (ja) | 2003-04-10 | 2003-04-10 | Ｌｓｉ検査方法及び欠陥検査データ分析装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7123041B2 (ja) |
| JP (1) | JP4433265B2 (ja) |
| TW (1) | TWI307540B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7909508B2 (en) * | 2007-12-04 | 2011-03-22 | Eaton Corporation | Sensor assembly for a power bus |
| JP5416200B2 (ja) * | 2009-02-27 | 2014-02-12 | 株式会社日立製作所 | 半導体装置 |
| EP2447889A1 (en) * | 2010-10-29 | 2012-05-02 | Siemens Aktiengesellschaft | Method for modeling a defect management in a manufacturing process and for handling the defect during the production process based on said modeled defect management |
| US9842309B1 (en) * | 2013-09-25 | 2017-12-12 | Amazon Technologies, Inc. | Defective storage unit map |
| CN110673019A (zh) * | 2018-12-19 | 2020-01-10 | 上海华力微电子有限公司 | 一种晶圆级自动测试系统 |
| CN112864034B (zh) * | 2019-11-27 | 2023-09-01 | 上海先进半导体制造有限公司 | 铝腐蚀的处理方法及系统 |
| CN113380652A (zh) * | 2021-04-29 | 2021-09-10 | 厦门通富微电子有限公司 | 一种产品检测方法、系统以及计算机可读存储介质 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391985A (en) * | 1992-03-06 | 1995-02-21 | Photon Dynamics, Inc. | Method and apparatus for measuring high speed logic states using voltage imaging with burst clocking |
| CN1145802C (zh) | 1996-05-17 | 2004-04-14 | 福姆法克特公司 | 微电子弹簧接触元件及电子部件 |
| AU3073997A (en) | 1996-05-17 | 1997-12-05 | Formfactor, Inc. | Contact tip structures for microelectronic interconnection elements and methods of making same |
| JP3484042B2 (ja) * | 1997-05-21 | 2004-01-06 | 株式会社日立製作所 | パターン検査方法およびその装置 |
| JP3788279B2 (ja) * | 2001-07-09 | 2006-06-21 | 株式会社日立製作所 | パターン検査方法及び装置 |
| US7073107B2 (en) * | 2003-02-28 | 2006-07-04 | Lsi Logic Corporation | Adaptive defect based testing |
| US6939727B1 (en) * | 2003-11-03 | 2005-09-06 | Lsi Logic Corporation | Method for performing statistical post processing in semiconductor manufacturing using ID cells |
| US7013107B2 (en) * | 2003-12-22 | 2006-03-14 | Xerox Corporation | Systems and methods for continuous motion registration distribution with anti-backlash and edge smoothing |
-
2003
- 2003-04-10 JP JP2003106271A patent/JP4433265B2/ja not_active Expired - Lifetime
- 2003-12-24 TW TW092136663A patent/TWI307540B/zh not_active IP Right Cessation
-
2004
- 2004-03-26 US US10/809,322 patent/US7123041B2/en active Active
-
2006
- 2006-09-07 US US11/517,046 patent/US7279923B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040203179A1 (en) | 2004-10-14 |
| TWI307540B (en) | 2009-03-11 |
| US7123041B2 (en) | 2006-10-17 |
| TW200421518A (en) | 2004-10-16 |
| JP4433265B2 (ja) | 2010-03-17 |
| US7279923B2 (en) | 2007-10-09 |
| US20070007988A1 (en) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6757621B2 (en) | Process management system | |
| US6766208B2 (en) | Automatic production quality control method and system | |
| US7279923B2 (en) | LSI inspection method and defect inspection data analysis apparatus | |
| CN107038697B (zh) | 用于诊断半导体晶圆的方法和系统 | |
| US8817251B2 (en) | Defect inspection method | |
| JP2005019995A (ja) | 欠陥サイズを検出することができる半導体素子のテスト構造及びこれを用いたテスト方法 | |
| WO2022260913A1 (en) | System and method for z-pat defect-guided statistical outlier detection of semiconductor reliability failures | |
| JP4679299B2 (ja) | 検査方法、検査装置および半導体装置の製造方法 | |
| US6992499B2 (en) | Test method and test apparatus for semiconductor device | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| US11656274B2 (en) | Systems and methods for evaluating the reliability of semiconductor die packages | |
| JP2007165930A (ja) | 電子デバイスの品質管理方法および電子デバイスの品質管理システム | |
| JP2000031228A (ja) | 半導体装置の製造方法及び検査方法 | |
| US11899065B2 (en) | System and method to weight defects with co-located modeled faults | |
| US8519731B1 (en) | Determination of whether a line is open or shorted in an integrated circuit | |
| JP2024526005A (ja) | 半導体の信頼性不良のｚ－ｐａｔ欠陥によって導かれる統計的異常を検出するシステムおよび方法 | |
| TW202314268A (zh) | 用於半導體缺陷引導預燒及系統級測試之系統和方法 | |
| CN115424952A (zh) | Wat系统自动比对基准点的功能 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JP2003077972A (ja) | 半導体装置の製造方法 | |
| JPH0424937A (ja) | 欠陥検査装置およびそれを備えたプローバ | |
| JP2004117016A (ja) | 半導体ウェーハ欠陥検査装置 | |
| JPH11330184A (ja) | ウエハテスト方法 | |
| JPS60119747A (ja) | 半導体ウェハ− | |
| KR20120093581A (ko) | 반도체 웨이퍼 및 이의 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4433265 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |