JP4679299B2 - 検査方法、検査装置および半導体装置の製造方法 - Google Patents
検査方法、検査装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4679299B2 JP4679299B2 JP2005237551A JP2005237551A JP4679299B2 JP 4679299 B2 JP4679299 B2 JP 4679299B2 JP 2005237551 A JP2005237551 A JP 2005237551A JP 2005237551 A JP2005237551 A JP 2005237551A JP 4679299 B2 JP4679299 B2 JP 4679299B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- pattern
- forming
- region
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
例えば、配線パターン形成前の工程で行ったDF方式あるいはBF方式の欠陥検査の結果と、配線パターン形成後のVC検査の結果を用いてDSAを行う場合を考える。
ここでは、ウェハ100上に図10に示すような形状のTEG(Test Element Group)101の形成に当たり、例えばダマシン法を用いた櫛歯状配線パターン102および孤立配線パターン103の形成前の成膜工程、フォトリソグラフィ工程、エッチング工程の各工程後に、DF方式あるいはBF方式の欠陥検査を行う。そして、続けて、配線材料の埋め込みおよびCMP(Chemical Mechanical Polishing)処理まで行って、VC検査を行うものとする。
また、本発明は、そのような検査方法を用いた半導体装置の製造方法を提供することを目的とする。
図1は欠陥検査の一例の概念図、図2は欠陥検査の流れの一例を示す図、図3は欠陥検査システムの構成例である。なお、図1には、後述する複数の検査の結果を重ね合わせた状態を示している。
図4はDSA領域の設定フローの一例を示す図である。
DSA装置30では、DSA領域8の設定の際、まずVC検査のデータから、VC検査領域6内に検出された導通不良領域7aの位置を示すデータが抽出される(ステップS10)。
なお、上記ステップS14においては、DSA領域8の長手方向の長さを設定する際、導通不良領域7aの重心Oから櫛歯状配線パターン3の櫛歯部分根元側に向かってその櫛歯部分がすべて含まれるよう長さを設定するようにしたが、その櫛歯状配線パターン3の櫛歯部分の一部のみが含まれるような長さを設定するようにすることもできる。この場合、DSA領域8が狭くなるため、以後のDSAの処理の高速化を図ることができる。このときのDSA領域8内には欠陥が存在しないことも考えられるが、その場合は改めて長さを設定し直せばよい。
まず第1の例について説明する。
図5はウェハおよびチップの平面模式図、図6は第1の例の検査パターンの平面模式図、図7は第1の例の検査パターンの断面模式図である。なお、図7は図6のA−A断面を示している。
図8は第2の例の検査パターンの平面模式図、図9は第2の例の検査パターンの断面模式図である。なお、図9は図8のB−B断面を示している。また、図8および図9では、上記図6および図7に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
以上説明したように、ウェハに配線パターンを形成する過程での種々の欠陥検査データを用いてDSAを行う場合には、そのDSA領域をそのパターンの形状を基に設定し、そのDSA領域についてデータの比較を行うようにする。これにより、DSA領域内のパターンに影響を及ぼす可能性の高い欠陥のみを選別して工程評価を行うことができ、DSAの精度を高めて工程評価を適正に行うことが可能になる。そして、その情報を基に問題のある工程に対して適切な対策を講じることが可能になるので、高性能・高品質の半導体装置を歩留まり良く製造することができるようになる。
試料にパターンを形成する過程で得られる一の検査結果と他の検査結果との比較を行う際に、前記比較の対象領域を前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする検査方法。
前記対象領域を、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記1記載の検査方法。
前記対象領域を、前記パターンの一部または全部を囲む矩形形状の領域に設定することを特徴とする付記1記載の検査方法。
前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする付記1記載の検査方法。
前記対象領域を、前記他のパターンを除き、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記4記載の検査方法。
前記対象領域を、前記パターンの電気的な検査から求められる導通不良領域を含み、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記6記載の検査方法。
試料にパターンを形成する過程で得られた一の検査結果と他の検査結果との比較の対象領域を前記パターンの形状を基に設定し、設定した前記対象領域について前記比較を行う機能を有することを特徴とする検査装置。
(付記10) 前記対象領域を、前記パターンの一部または全部を囲む矩形形状の領域に設定することを特徴とする付記8記載の検査装置。
前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする付記8記載の検査装置。
前記対象領域を、前記他のパターンを除き、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記11記載の検査装置。
前記一の検査装置を用いて得られた前記一の検査結果と前記他の検査装置を用いて得られた前記他の検査結果との比較の対象領域を前記パターンの形状を基に設定し、設定した前記対象領域について前記比較を行う機能を有することを特徴とする付記8記載の検査装置。
ウェハにパターンを形成するための一の工程の検査結果と他の工程の検査結果との比較を行う際に、前記比較の対象領域を前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする半導体装置の製造方法。
前記対象領域を、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記14記載の半導体装置の製造方法。
前記対象領域を、前記パターンの一部または全部を囲む矩形形状の領域に設定することを特徴とする付記14記載の半導体装置の製造方法。
前記対象領域を前記他のパターンの形状を考慮し前記パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする付記14記載の半導体装置の製造方法。
前記対象領域を、前記他のパターンを除き、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記17記載の半導体装置の製造方法。
前記対象領域を、前記パターンの電気的な検査から求められる導通不良領域を含み、前記パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする付記19記載の半導体装置の製造方法。
2 TEG
3 櫛歯状配線パターン
4 孤立配線パターン
5a,5b,5c 欠陥
6,51,61 VC検査領域
7,7a 導通不良領域
8,52,62 DSA領域
10 欠陥検査装置
20 VC検査装置
30 DSA装置
41 チップ
42 ダイシングライン
50,60 検査パターン
50a,50g,50m SiO2膜
50b,50n コンタクトホール
50c Ti膜
50d TiN膜
50e W膜
50f,50t,60h,60i,60j,60k,60l,60m ビア
50h,50p,60a,60b,60c,60d,60e,60f,60g 配線パターン
50i,50q トレンチ
50j,50r TaNバリア膜
50k,50s シードCu膜
50l SiN膜
Claims (4)
- 試料の検査を行う検査方法において、
試料に導体パターンを形成する過程の、絶縁膜を形成する成膜工程、前記絶縁膜上にレジストパターンを形成するフォトリソグラフィ工程、および前記レジストパターンをマスクにして前記絶縁膜をエッチングすることによって凹部を形成するエッチング工程の各工程間またはいずれかの工程後の物理的欠陥検査の結果と、前記絶縁膜に形成された前記凹部への導電材料形成によって前記導体パターンを形成した後の電気的欠陥検査の結果との比較を行う際に、前記比較の対象領域を前記導体パターンの形状を基に設定する工程と、
設定された前記対象領域について前記比較を行う工程と、を含み、
前記対象領域を前記導体パターンの形状を基に設定する工程は、前記対象領域を、前記導体パターンの前記電気的欠陥検査で求められた導通不良領域を含み、前記導体パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする検査方法。 - 試料の検査を行う検査装置において、
試料に導体パターンを形成する過程の、絶縁膜を形成する成膜工程、前記絶縁膜上にレジストパターンを形成するフォトリソグラフィ工程、および前記レジストパターンをマスクにして前記絶縁膜をエッチングすることによって凹部を形成するエッチング工程の各工程間またはいずれかの工程後の物理的欠陥検査の結果と、前記絶縁膜に形成された前記凹部への導電材料形成によって前記導体パターンを形成した後の電気的欠陥検査の結果との比較の対象領域を前記導体パターンの形状を基に設定し、設定した前記対象領域について前記比較を行う機能を有し、
前記対象領域を前記導体パターンの形状を基に設定する際には、前記対象領域を、前記導体パターンの前記電気的欠陥検査で求められた導通不良領域を含み、前記導体パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする検査装置。 - 検査工程を含む半導体装置の製造方法において、
ウェハに導体パターンを形成するための、絶縁膜を形成する成膜工程、前記絶縁膜上にレジストパターンを形成するフォトリソグラフィ工程、および前記レジストパターンをマスクにして前記絶縁膜をエッチングすることによって凹部を形成するエッチング工程の各工程間またはいずれかの工程後の物理的欠陥検査の結果と、前記絶縁膜に形成された前記凹部への導電材料形成によって前記導体パターンを形成した後の電気的欠陥検査の結果との比較を行う際に、前記比較の対象領域を前記導体パターンの形状を基に設定し、設定された前記対象領域について前記比較を行い、
前記対象領域を前記導体パターンの形状を基に設定する際には、前記対象領域を、前記導体パターンの前記電気的欠陥検査で求められた導通不良領域を含み、前記導体パターンの一部または全部を前記一部または全部の外周に沿った形状で囲む領域に設定することを特徴とする半導体装置の製造方法。 - 前記ウェハに前記導体パターンと共に前記導体パターンと異なる他の導体パターンを形成する場合であって、前記導体パターンについての前記物理的欠陥検査の結果と前記電気的欠陥検査の結果との前記比較を行う際には、
前記対象領域を前記他の導体パターンの形状を考慮し前記導体パターンの形状を基に設定し、設定された前記対象領域について前記比較を行うことを特徴とする請求項3記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005237551A JP4679299B2 (ja) | 2005-08-18 | 2005-08-18 | 検査方法、検査装置および半導体装置の製造方法 |
US11/397,852 US8073241B2 (en) | 2005-08-18 | 2006-04-05 | Defect source analysis method, defect source analysis apparatus, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005237551A JP4679299B2 (ja) | 2005-08-18 | 2005-08-18 | 検査方法、検査装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007053249A JP2007053249A (ja) | 2007-03-01 |
JP4679299B2 true JP4679299B2 (ja) | 2011-04-27 |
Family
ID=37767384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005237551A Expired - Fee Related JP4679299B2 (ja) | 2005-08-18 | 2005-08-18 | 検査方法、検査装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8073241B2 (ja) |
JP (1) | JP4679299B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5156276B2 (ja) * | 2007-06-20 | 2013-03-06 | 株式会社荏原製作所 | 試料表面上の異物除去方法及びこれに用いる荷電粒子線装置 |
US20100211202A1 (en) * | 2009-02-13 | 2010-08-19 | Hermes Microvision, Inc. | Method and machine for examining wafers |
US9768082B2 (en) | 2009-02-13 | 2017-09-19 | Hermes Microvision Inc. | Method and machine for examining wafers |
US8877525B1 (en) * | 2013-07-25 | 2014-11-04 | International Business Machines Corporation | Low cost secure chip identification |
JP7251014B2 (ja) * | 2019-09-25 | 2023-04-04 | 東芝情報システム株式会社 | 半導体集積回路のパターンレイアウト方法、半導体チップの製造方法、半導体チップの評価方法および半導体チップ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4213117A (en) * | 1977-11-28 | 1980-07-15 | Hitachi, Ltd. | Method and apparatus for detecting positions of chips on a semiconductor wafer |
JP3187827B2 (ja) * | 1989-12-20 | 2001-07-16 | 株式会社日立製作所 | パターン検査方法および装置 |
US5991699A (en) * | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
US5917934A (en) * | 1996-03-15 | 1999-06-29 | Sony Corporation | Automated visual inspection apparatus for detecting defects and for measuring defect size |
JPH09312318A (ja) | 1996-05-21 | 1997-12-02 | Hitachi Ltd | パタ−ン欠陥検査装置 |
US6091846A (en) * | 1996-05-31 | 2000-07-18 | Texas Instruments Incorporated | Method and system for anomaly detection |
JP4077951B2 (ja) | 1998-01-14 | 2008-04-23 | 株式会社ルネサステクノロジ | 欠陥解析方法、記録媒体及び工程管理方法 |
JPH11330426A (ja) * | 1998-05-12 | 1999-11-30 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
US7155052B2 (en) * | 2002-06-10 | 2006-12-26 | Tokyo Seimitsu (Israel) Ltd | Method for pattern inspection |
US7602962B2 (en) * | 2003-02-25 | 2009-10-13 | Hitachi High-Technologies Corporation | Method of classifying defects using multiple inspection machines |
US7079966B2 (en) * | 2003-09-08 | 2006-07-18 | Lsi Logic Corporation | Method of qualifying a process tool with wafer defect maps |
JP4078280B2 (ja) | 2003-10-08 | 2008-04-23 | 株式会社日立ハイテクノロジーズ | 回路パターンの検査方法および検査装置 |
JP4864526B2 (ja) * | 2006-04-27 | 2012-02-01 | 富士通セミコンダクター株式会社 | 検査方法、検査装置および半導体装置の製造方法 |
-
2005
- 2005-08-18 JP JP2005237551A patent/JP4679299B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-05 US US11/397,852 patent/US8073241B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8073241B2 (en) | 2011-12-06 |
US20070041631A1 (en) | 2007-02-22 |
JP2007053249A (ja) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6949765B2 (en) | Padless structure design for easy identification of bridging defects in lines by passive voltage contrast | |
US7642106B2 (en) | Methods for identifying an allowable process margin for integrated circuits | |
TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
US8093074B2 (en) | Analysis method for semiconductor device | |
US7401004B2 (en) | System for reviewing defects, a computer implemented method for reviewing defects, and a method for fabricating electronic devices | |
JP4679299B2 (ja) | 検査方法、検査装置および半導体装置の製造方法 | |
US20050152594A1 (en) | Method and system for monitoring IC process | |
US9318395B2 (en) | Systems and methods for preparation of samples for sub-surface defect review | |
US7595557B2 (en) | Semiconductor device and manufacturing method thereof | |
CN109216220B (zh) | 半导体器件的缺陷结构定位方法 | |
JP4746609B2 (ja) | 半導体装置及びその製造方法 | |
US5448650A (en) | Thin-film latent open optical detection with template-based feature extraction | |
US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
JP2004309413A (ja) | Lsi検査方法及び欠陥検査データ分析装置 | |
JP3904418B2 (ja) | 電子デバイスの製造方法および電子デバイス用ウエハ | |
JP2006105946A (ja) | 表面検査装置および表面検査方法 | |
JP2008078572A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3903901B2 (ja) | 薄膜デバイスの膜厚検査方法 | |
US6774648B1 (en) | Apparatus and methods for optically detecting defects in voltage contrast test structures | |
KR100807044B1 (ko) | 반도체 장치 제조 공정 검사 방법 | |
JP2008177282A (ja) | 半導体装置の製造方法 | |
TWI498985B (zh) | 半導體元件的分析方法 | |
JP2003059990A (ja) | 半導体集積回路装置の製造方法 | |
KR20220053293A (ko) | 테스트 더미 패턴을 갖는 반도체 장치, 그것의 제조방법 및 테스트 더미 패턴을 이용한 불량 검사 방법 | |
JP2006013225A (ja) | 異物検出用teg、異物検出装置及び異物検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080814 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081029 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081117 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |