JPS60119747A - 半導体ウェハ− - Google Patents
半導体ウェハ−Info
- Publication number
- JPS60119747A JPS60119747A JP22716483A JP22716483A JPS60119747A JP S60119747 A JPS60119747 A JP S60119747A JP 22716483 A JP22716483 A JP 22716483A JP 22716483 A JP22716483 A JP 22716483A JP S60119747 A JPS60119747 A JP S60119747A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor devices
- logic
- devices
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004458 analytical method Methods 0.000 abstract description 9
- 230000002950 deficient Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 235000014121 butter Nutrition 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体ウェハーに関し、特に半導体ウェハー
上の半導体装置の機能を確認する為の半導体装置の組合
せに関する。
上の半導体装置の機能を確認する為の半導体装置の組合
せに関する。
従来、半導体装置の機能を半導体ウェハー上で、検査装
置ケ用いて機能確認する方法が広く用いられている。−
力積々の論理機能バター７のうち一つ？ｃＪんで、その
論理機能バター７が動作するように製造工程の中で多数
の論理素子會結んで構成させられた論理半導体装置がお
る。この論理半導体装置を半導体ウェハー上で検査する
場合、それぞれの論理機能パターンにより検量されるが
、−＼良が多発しｆｃ場合は多数のパターンのうち一つ
のパターンが不良になる為、その不良解析がそれぞれの
バター／により異なり、それぞれの不良バター７の不良
解析に多大な工数を必要としていた。
置ケ用いて機能確認する方法が広く用いられている。−
力積々の論理機能バター７のうち一つ？ｃＪんで、その
論理機能バター７が動作するように製造工程の中で多数
の論理素子會結んで構成させられた論理半導体装置がお
る。この論理半導体装置を半導体ウェハー上で検査する
場合、それぞれの論理機能パターンにより検量されるが
、−＼良が多発しｆｃ場合は多数のパターンのうち一つ
のパターンが不良になる為、その不良解析がそれぞれの
バター／により異なり、それぞれの不良バター７の不良
解析に多大な工数を必要としていた。
本発明の目的は、かかる不良解析に要する工数を減少さ
せ、容易に不良解析できる半導体装置を提供することに
ある。
せ、容易に不良解析できる半導体装置を提供することに
ある。
本発明によれは、複数の半導体装置ケ含む半導体ウェハ
ーにおいて、一定数の半導体装（至）−ヶ多数の記憶素
子を含む記憶半導体装置で形成し、銭りの半導体装置を
多数の論理素子會含む論理半導体装置で形成する。この
為該半導体ウェハー上の論理半導体装置葡恢食し、不良
が多発した場合、同一ウニバー上の記憶半導体装置を検
食し、その不良モードから＠理半導体装置の不良モード
’ｋｌ定する方法ケとることが可能となる。
ーにおいて、一定数の半導体装（至）−ヶ多数の記憶素
子を含む記憶半導体装置で形成し、銭りの半導体装置を
多数の論理素子會含む論理半導体装置で形成する。この
為該半導体ウェハー上の論理半導体装置葡恢食し、不良
が多発した場合、同一ウニバー上の記憶半導体装置を検
食し、その不良モードから＠理半導体装置の不良モード
’ｋｌ定する方法ケとることが可能となる。
また、論理半導体装置は、規則正しく配列されており、
電気的不良解析によって、容易に半導体装置上の不良位
置を断定が可能な為、不良モードの解析が容易である。
電気的不良解析によって、容易に半導体装置上の不良位
置を断定が可能な為、不良モードの解析が容易である。
この為、同一半導体ウニバー上の殆ど同一プロセスによ
って作られた、記憶半導体装置の不良モード金解析し、
論理半導体装置の不良モード？推定することにより、不
良解析の工数ケ大巾に減少させることができる。
って作られた、記憶半導体装置の不良モード金解析し、
論理半導体装置の不良モード？推定することにより、不
良解析の工数ケ大巾に減少させることができる。
以下図面を用いて本発明の詳細な説明する。
第１図は、本発明の実施例の半導体ウェハーの模式図で
ある。半導体ウェハー１上には複数の半導体装置２が規
則正しく形成されている。図中、（５）で示しである半
導体装置は、記憶半導体装置でめり、（Ｂｌで示しであ
る半導体装置は論理半導体装置である。本半導体ウェハ
ー上の（８１の論理半導体装置を検食し、不良が多発し
た場合は、（５）の記憶半導体装置を検査し、論理半導
体装置の不良を推定することができる。
ある。半導体ウェハー１上には複数の半導体装置２が規
則正しく形成されている。図中、（５）で示しである半
導体装置は、記憶半導体装置でめり、（Ｂｌで示しであ
る半導体装置は論理半導体装置である。本半導体ウェハ
ー上の（８１の論理半導体装置を検食し、不良が多発し
た場合は、（５）の記憶半導体装置を検査し、論理半導
体装置の不良を推定することができる。
第１図は、本発明の実施例でりる半導体ウェー・−１−
模式的に表わした図である。 尚、図において ｌ・・・・・・半導体ウェハー、２・・・・・・半導体
装置、Ａ・・・・・・記憶半導体装置、Ｂ・・・・・・
論理半導体装置である。
模式的に表わした図である。 尚、図において ｌ・・・・・・半導体ウェハー、２・・・・・・半導体
装置、Ａ・・・・・・記憶半導体装置、Ｂ・・・・・・
論理半導体装置である。
Claims (1)
- 複数の半導体装置を含む半導体ウェハーにおいて、複数
の半導体装置のうちの一定数會、多数の記憶素子を含む
記憶半導体装置で形成し、残りの半導体装置を多数の論
理素子を含む論理半導体装置で形成することを特徴とす
る半導体ウェハー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22716483A JPS60119747A (ja) | 1983-12-01 | 1983-12-01 | 半導体ウェハ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22716483A JPS60119747A (ja) | 1983-12-01 | 1983-12-01 | 半導体ウェハ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60119747A true JPS60119747A (ja) | 1985-06-27 |
Family
ID=16856491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22716483A Pending JPS60119747A (ja) | 1983-12-01 | 1983-12-01 | 半導体ウェハ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119747A (ja) |
-
1983
- 1983-12-01 JP JP22716483A patent/JPS60119747A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3751647A (en) | Semiconductor and integrated circuit device yield modeling | |
| US6040912A (en) | Method and apparatus for detecting process sensitivity to integrated circuit layout using wafer to wafer defect inspection device | |
| JP2002071575A (ja) | 欠陥検査解析方法および欠陥検査解析システム | |
| JP3111931B2 (ja) | 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体 | |
| KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
| JP3055516B2 (ja) | 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体 | |
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| US6281694B1 (en) | Monitor method for testing probe pins | |
| JPS6373534A (ja) | 半導体集積回路の検査方法 | |
| JPS60119747A (ja) | 半導体ウェハ− | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| JPH11219997A (ja) | 電子デバイス検査システム及び電子デバイスの製造方法 | |
| JP2004309413A (ja) | Ｌｓｉ検査方法及び欠陥検査データ分析装置 | |
| JP4538205B2 (ja) | 検査データの解析プログラム、検査データ解析装置 | |
| JPH02208949A (ja) | 半導体製造装置 | |
| JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
| US11449984B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| JPS58103151A (ja) | 半導体基板の検査方法 | |
| KR100906498B1 (ko) | 복합 반도체 장치 | |
| JPH079379Y2 (ja) | Ｉｃウエハ試験用自動プローバ | |
| JPH11330184A (ja) | ウエハテスト方法 | |
| JP2969822B2 (ja) | 半導体装置の製造管理システム | |
| JP3973507B2 (ja) | 半導体試験装置 | |
| KR20010018786A (ko) | 반도체 웨이퍼의 취약부 검사방법 | |
| EP1056127A2 (en) | Method and apparatus for correlating data from a semiconductor wafer process |