JPH07176575A - 半導体装置の検査方法及び検査装置 - Google Patents

半導体装置の検査方法及び検査装置

Info

Publication number
JPH07176575A
JPH07176575A JP5322815A JP32281593A JPH07176575A JP H07176575 A JPH07176575 A JP H07176575A JP 5322815 A JP5322815 A JP 5322815A JP 32281593 A JP32281593 A JP 32281593A JP H07176575 A JPH07176575 A JP H07176575A
Authority
JP
Japan
Prior art keywords
inspection
semiconductor
semiconductor device
items
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5322815A
Other languages
English (en)
Inventor
Taiichi Ono
泰一 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP5322815A priority Critical patent/JPH07176575A/ja
Publication of JPH07176575A publication Critical patent/JPH07176575A/ja
Priority to US08/689,006 priority patent/US5654632A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体素子の不良がウェハ上の任意な場所に
存在しても、その不良品をほぼ見逃すことなく検査時間
を短縮する。 【構成】 ステップ1(S1)でカウント値が「5」に
セットされ、S2で通常プロービングテストが行われ
る。通常プロービングテストはチップ1個につき約30
の検査項目が実施される。通常プロービングテストが終
了すると、S3で当該チップが良品であるか否かが判定
され、良品である場合にはカウント値から1引かれる。
S1〜S5の繰り返し処理により連続5個のチップが良
品となると、S6にてカウント値に「20」がセットさ
れる。S7で次のチップは簡易プロービングテストされ
る。簡易プロービングテストはチップ1個につき約10
〜15程度の検査項目が実施される。S7〜S9を繰り
返し20個のチップが簡易プロービングテストし終わる
と、S1へ移行し以上の操作が繰り返し行われる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はウェハ上に形成された半
導体素子(例えばLSI)に測定用探針を接触させて複
数の検査項目を実施して半導体素子の良否を判別するウ
ェハの検査方法及び検査装置に関するものである。
【0002】ウェハ上に形成された多数の半導体素子は
アッセンブラ工程へ送られる前に予め検査され、検査に
より良品と判定された半導体素子のみをアッセンブラ工
程で使用することにより出荷時におけるパッケージの歩
留りの向上が図られている。この検査は半導体素子に測
定用探針(プローブ)を接触させて行われ、1つの半導
体素子に対して複数の検査項目が適用される。ウェハ上
に形成された半導体素子数はウェハ1枚当たり数百〜数
千にも及ぶうえ1個の半導体素子に対して20〜30程
度もの検査項目が適用される。そのため、このウェハの
検査には多大な時間を要していた。そこで、抜き取り検
査や検査項目数の低減等を適宜に併用するなどして、歩
留りをできるだけ高く維持したままウェハの検査時間を
短縮できる種々の方法が模索されている。
【0003】
【従来の技術】従来、例えば特開昭61−216439
号公報には不良発生率の異なる領域に応じて全数検査と
抜き取り検査とを併用するウェハの検査方法が開示され
ている。このウェハの検査方法では、統計的に不良発生
率の高いウェハ周縁部で全数検査を行い、比較的に不良
発生率が低いウェハ中央部で抜き取り検査を行うように
なっている。
【0004】また、特開平4−65143号公報には不
良発生率の異なる領域に応じて検査項目数を変更するウ
ェハの検査方法が開示されている。このウェハの検査方
法では、統計的に不良発生率の高いウェハ周縁部で予め
設定された全ての検査項目について全数検査が行われ
る。そして、比較的に不良発生率が低いウェハ中央部で
は先ず最初の所定数の半導体素子について全検査項目を
実施し、その検査結果から全て良品と判定された場合に
は、それ以後の半導体素子に対しては予め設定された一
部の検査項目のみが実施される。また、その検査結果か
ら1つでも不良が発見された場合には、それ以後の半導
体素子に対しては全検査項目が実施されるようになって
いる。
【0005】
【発明が解決しようとする課題】ところで、前記各検査
方法では、ウェハ周縁部に不良が頻度に発生し、ウェハ
中央部は不良の発生頻度が低いことを前提としていた。
しかし、不良の発生する場所は製造プロセスに依存し、
必ずしも周縁部にばかり不良が存在する訳ではないのが
現状である。通常、不良は一つの場所に集中して存在す
ることが多く、不良品が存在する場所はウェハ周縁部に
限らずウェハ上の不特定な場所に任意に発生する場合も
かなりある。例えばウェハ上に載った小さな異物や洗浄
不良等に起因する場合には不良の発生領域を特定できな
いのが現状である。
【0006】例えば不良品の集まりがウェハ中央部に点
在する場合には、前述したウェハの検査方法のいずれの
方法によっても不良品を見過ごす虞れがある。即ち、前
者のウェハの検査方法によると、ウェハ中央部では抜き
取り検査されるので、一部の不良品が検査されず発見さ
れない可能性があった。
【0007】また、後者のウェハの検査方法によると、
ウェハ中央部で最初に検査される所定数の半導体素子が
全て良品であった場合には、それ以後の半導体素子につ
いては一部の検査項目のみが実施されるので、省略され
た検査項目に不良原因があった場合にはその不良品が発
見されない可能性が大きかった。また、最初に検査され
た所定数の半導体素子の中に不良品があった場合にはそ
の後の検査が全数検査になってしまうので、そのウェハ
の検査時間が短縮されない。このように従来のウェハの
検査方法では、不良品が任意な場所に存在してその場所
が特定できない場合には、不良品が見逃されてしまう率
が高く、出荷時に歩留りの低下をもたらすという問題が
あった。
【0008】本発明は前記の問題点に鑑みてなされたも
のであって、その目的は半導体素子の不良が半導体装置
上の任意な場所に存在しても、その不良品をほぼ確実に
発見することができ、しかも検査時間を短縮することが
できる半導体装置の検査方法及び検査装置を提供するこ
とにある。
【0009】
【課題を解決するための手段】前記の目的を達成するた
め本発明では、半導体装置上に形成された多数の半導体
素子に測定用探針を順次に接触させ、各半導体素子毎に
複数の検査項目を実施して各半導体素子が所定の規格値
を満たすか否かを判定して多数の半導体素子を良品と不
良品とに区別する半導体装置の検査方法において、先ず
最初に半導体素子について予め設定した全ての検査項目
を実施する通常検査を順次に行い、該通常検査において
規格値を満たす良品と判定された半導体素子が連続して
予め設定した所定個数に達すると、次の半導体素子から
は全検査項目のうち一部の検査項目のみを実施する簡易
検査とし、簡易検査された半導体素子が所定個数に達す
ると再び通常検査に戻り、以上の操作を繰り返し行うよ
うにした。
【0010】また、前記簡易検査において検査し終わっ
た半導体素子数が前記所定個数に達する前に半導体素子
が不良と判定された場合には、その時点で簡易検査を終
了して通常検査に移行する構成としてもよい。
【0011】さらに、同一製造過程を経た複数の半導体
装置のうち最初の所定枚数の半導体装置について全検査
項目で全数検査を実施し、その検査結果に基づき統計学
的手法を用いて不良発生率が低いと判断された検査項目
に対して省略または簡易な検査項目に変更する簡素化を
行うことにより前記簡易検査時の検査項目を決定するよ
うにしてもよい。
【0012】また、半導体装置上に形成された各半導体
素子の位置を番地として設定し、同一製造過程を経た複
数の半導体装置のうち最初の所定枚数の半導体装置につ
いて全検査項目で全数検査を実施し、その検査結果に基
づき統計学的手法を用いて不良発生率が高いと判断され
た半導体装置上の番地または領域を記憶し、次の半導体
装置からは先に記憶した番地または領域と対応して存在
する半導体素子については全ての検査項目を実施して検
査を行うようにしてもよい。
【0013】そして、上記の方法を実施する装置とし
て、半導体装置上に形成された各半導体素子に順次に接
触される測定用探針と、該測定用探針を介して各半導体
素子から取り出される予め設定した複数の検査項目毎の
測定値に基づき各半導体素子の良否を判定する判定手段
とを備えた半導体装置の検査装置において、通常検査時
に実行される全ての検査項目を通常検査データとして記
憶する第1の記憶手段と、簡易検査時に実行される検査
項目を簡易検査データとして記憶する第2の記憶手段
と、前記第1の記憶手段に記憶された通常検査データ及
び第2の記憶手段に記憶された簡易検査データに基づき
実行される制御プログラムを記憶する第3の記憶手段
と、通常検査時に前記判定手段により連続して不良品ま
たは良品と判定された半導体素子数を計数する第1の計
数手段と、簡易検査中における半導体素子の検査個数を
計数する第2の計数手段と、始めに第1の記憶手段に記
憶された通常検査データに基づき第3の記憶手段に記憶
された制御プログラムを実行するとともに前記第1の計
数手段を動作させ、該第1の計数手段の計数値が所定数
に達すると、第2の記憶手段に記憶された簡易検査デー
タに基づき第3の記憶手段に記憶された制御プログラム
を実行するとともに前記第2の計数手段を動作させ、該
第2の計数手段の計数値が所定数に達すると、再び第1
の記憶手段に記憶された通常検査データに基づき第3の
記憶手段に記憶された制御プログラムを実行し、以上の
操作を繰り返し行う制御装置とを備えた構成とした。
【0014】
【作用】本発明によれば、半導体装置上に形成された多
数の半導体素子に対して測定用探針が順次に接触され、
各半導体素子が所定の規格値を満たすか否かを判定して
多数の半導体素子を良品と不良品とに区別する検査が行
われる。先ず最初に各半導体素子に対して予め設定した
全ての検査項目を実施する通常検査が行われ、この通常
検査において規格値を満たす良品の数が連続して所定個
数に達すると、次の半導体素子からは全検査項目のうち
一部の検査項目のみが実施される簡易検査が行われる。
即ち、全ての検査項目を実施する通常検査から全検査項
目のうち一部の検査項目のみが実施される簡易検査へ移
行される際に、その移行前の検査結果に基づき統計学的
に簡易検査への移行後にその付近に不良品が存在しない
ことが確認される。そのため、常に統計学的に不良発生
率が低い領域のみで簡易検査が行われるので、簡易検査
時に全検査項目のうち一部の検査項目のみが実施されて
も、不良品を見逃す確率は極めて低くなる。そして、簡
易検査された半導体素子が所定個数に達すると再び通常
検査に戻され、以上の操作が繰り返し行われる。従っ
て、全検査項目のうち一部の検査項目のみが実施される
簡易検査が通常検査に併用されることにより半導体装置
の検査時間が短縮されるとともに、その簡易検査が不良
品の存在確率が統計学的に低い領域において実施される
ので、半導体装置上に存在する不良品を高い率で見つけ
出すことが可能となる。
【0015】
【実施例】
(第1実施例)以下、本発明を具体化した第1実施例を
図1〜図5に従って説明する。
【0016】本実施例では、1ロットが約30枚の半導
体装置としてのウェハから構成され、約30枚のウェハ
上に形成される半導体素子(以下、チップという)は同
一の製造プロセスを経て生産される。各ウェハには約1
000個のチップが形成され、各ウェハは同じ製造プロ
セスを経ていることから、ウェハ上において不良品が集
中して点在する場所や不良発生率には、各ウェハ間にお
いて相関性がある。
【0017】図2に示すように、ウェハ検査装置1はテ
スタ2に接続された多数本の測定用プローブ3、ウェハ
4が載置されるウェハ移動用載置台5及び制御装置6と
から構成されている。制御装置6はマイクロコンピュー
タ7を備え、入力装置8が一体的に配備されている。マ
イクロコンピュータ7は中央処理装置(CPU)9、作
業用メモリ10及びプログラムメモリ11から構成され
ている。作業用メモリ10には入力装置8により入力さ
れた入力データ及びCPU9における演算処理結果等を
一時記憶する読出し及び書替え可能なメモリ(揮発性の
RAM)からなり、プログラムメモリ11は制御プログ
ラムを記憶した読出し専用メモリ(ROM)からなって
いる。CPU9はプログラムメモリ11に記憶された制
御プログラムに基づいて動作する。また、テスタ2は入
出力インターフェイス12を介してCPU9と接続さ
れ、ウェハ移動用載置台5は駆動回路13及び入出力イ
ンターフェイス12を介してCPU9と接続されてい
る。
【0018】また、CPU9は2つのカウンタ回路1
4,15と接続れている。作業用メモリ10には約30
の検査項目毎の規格値(スペック)が記憶されている。
この規格値と測定値とが比較されることにより検査項目
毎の良否が判定される。また、作業用メモリ10にはウ
ェハ4上における各チップ16の位置が図5に示すよう
に検査順序に合わせた番地として記憶されている。各チ
ップ16に設定された番地は検査される順序に従って番
号が付されている。即ち、図3に示すように、ウェハ4
上に形成されたチップ(本実施例ではLSI)16は同
図の破線矢印方向の順序で順次に測定用プローブ3に接
触され、測定用プローブ3及びテスタ2を介してCPU
9に入力される各検査項目毎の測定値と作業用メモリ1
0に記憶された各検査項目毎の規格値とが比較されるこ
とにより良否判定される。
【0019】作業用メモリ10には最初の1枚目のウェ
ハ4について行われた検査データ結果が記憶され、その
検査データ結果から簡易化テストの検査項目が決定され
る。検査項目には例えば所定の端子間が導通されている
か否かを検査するコンタクトテスト、端子間に電流を流
して電気特性を調べる特性テスト、信号を入力してその
出力信号の良否を見て実際にチップ16が正しく動作す
るか否かを見る機能テスト等からなる。各検査項目はさ
らに複数の測定から成り立っている。また、作業用メモ
リ10には同一ロット中の最初の1枚目のウェハ4につ
いて行われた検査データが記憶される。この検査データ
は不良が発生したチップ16の番地、不良と判定された
検査項目及びその検査項目毎の不良発生数等からなる。
ウェハ検査装置1が2枚目以降のウェハ4に対して行う
検査は、予め設定された約30の検査項目を全て実施す
る通常プロービングテストと、約30の検査項目のうち
一部の検査項目が省略されるとともに一部の検査項目が
簡易な検査内容に変更されて新たに設定された簡易検査
項目を実施する簡易プロービングテストとからなる。
【0020】簡易検査項目は最初の1枚目のウェハ4の
検査データに基づき予め設定された統計学的手法に基づ
く式を用いて決定され、不良発生率が極めて低いと予測
された検査項目が省略されたり代替となる簡易な検査内
容に変更されるようになっている。本実施例では簡易検
査項目数は通常10〜15程度に決定される。
【0021】また、作業用メモリ10には判定フラグが
設定され、CPU9による各検査項目毎の測定値と規格
値との比較判定により不良と判定された場合に判定フラ
グが「0」にリセットされ、良と判定された場合に判定
フラグに「1」がセットされるようになっている。
【0022】また、ウェハ移動用載置台5は駆動回路1
3を介してCPU9により駆動制御され、ウェハ移動用
載置台5上にセットされたウェハ4は検査すべきチップ
16がプローブ3と対向して位置するように位置セット
されるようになっている。検査は通常検査及び簡易検査
ともに不良が発見された時点で当該チップ16の検査を
中止し、次のチップの検査へ移行するいわゆる「フェイ
ル・ストップ・モード」で実施される。
【0023】次に前記のように構成されたウエハ検査装
置1の作用を説明する。同一ロットの約30枚のウェハ
4のうち最初の1枚がウェハ移動用載置台5上にセット
され、制御装置6に駆動制御されてウェハ移動用載置台
5上のウェハ4が図5に示す番地「1」が測定用プロー
ブ3と対応する位置に移動配置される。そして、最初の
1枚のウェハ4の全数検査が開始され、図3に破線矢印
で示す順序で順次に各チップ16に測定用プローブ3を
接触させて全ての検査項目について全数検査が行われ
る。この全数検査の際に不良と判定された数が検査項目
毎にカウンタ回路14に計数される。
【0024】こうして1枚目のウェハ4の全数検査が終
了すると、検査項目毎に不良数を計数し、その計数値に
基づいて統計学手法を用いて不良発生率が極めて低いと
予測される検査項目が省略されたり代替となる簡易な検
査内容に変更され、簡易検査項目が決定される。
【0025】1枚目のウェハ4の全数検査が終了する
と、2枚目のウェハ4がウェハ移動用載置台5上にセッ
トされ、図1のフローチャートで示す検査ルーチンがC
PU9により実行される。以下、この検査ルーチンを図
1のフローチャートに従って説明する。
【0026】図1に示すように、ステップ1(以下、ス
テップを単に「S」と記す)において、CPU9により
カウンタ回路15にカウンタ値「5」がセットされる。
次にS2に移行し、通常プロービングテストを実行す
る。即ち、測定開始番地「1」のチップ16に測定用プ
ローブ3が接触され、このチップ16に対して全て(約
30程度)の検査項目について順次に測定が行われる。
検査項目毎の各測定値は作業用メモリ10に記憶された
各検査項目毎の規格値と比較され、測定値が規格値を満
たすか否かが判定される。そして、この判定作業は測定
値が規格値を満たさない検査項目すなわち不良と判定さ
れた検査項目が発見されるか、測定値と規格値との比較
判定作業が全ての検査項目について完了するまで行われ
る。測定値が規格値を満たさない検査項目すなわち不良
と判定された検査項目が発見されると判定フラグが
「0」にリセットされ、測定値が全ての検査項目につい
て規格値を満たした場合には判定フラグに「1」がセッ
トされる。この測定値と規格値との比較判定作業が完了
すると、CPU9はS3に移行する。
【0027】S3では、S2における通常プロービング
テストの結果、番地「1」のチップ16が正常であるか
否かがCPU9により判断される。その結果、いずれか
の検査項目に対して不良があると、すなわち判定フラグ
が「0」にリセットされているとCPU9は番地「1」
のチップ16が不良品であると判断し、S1に移行す
る。一方、全ての検査項目に対して1つの不良もなけれ
ば、すなわち判定フラグに「1」がセットされていれば
CPU9は番地「1」のチップ16を良品と判断し、S
4に移行する。S4ではカウンタ回路15のカウント値
「5」から「1」を引く操作が行われ、カウント値が
「4」とされる。その後、S5に移行し、S5ではカウ
ント値が「0」であるか否かが判断され、カウント値が
「4」であるのでCPU9はS2へ移行する。
【0028】次にウェハ移動用載置台5が駆動され、番
地「2」のチップ16が測定用プローブ3と対応する位
置にウェハ4が移動される。前の番地すなわち番地
「1」のチップ16が不良品(フェイル)と判定された
場合には、S1でカウンタ値が新たに「5」にセットさ
れた後、S2で番地「2」のチップ16の通常プロービ
ングテストが開始される。一方、前の番地すなわち番地
「1」のチップ16が良品(パス)と判定された場合に
は、S2から開始されるため前回のカウンタ値「4」の
状態から番地「2」のチップ16の通常プロービングテ
ストが開始される。以下、番地「2」のチップ16の通
常プロービングテストが番地「1」のチップ16のとき
と同様に終了すると、S3において番地「2」のチップ
16が良品であるか否かが判断される。その結果、不良
品である場合にはS1に移行し、良品である場合にはS
4でカウント値から「1」を引き、S5でカウント値が
「0」であるか否かが判断され、まだ「0」ではないの
でS2へ移行する。以下、同様に番地「3」以降のチッ
プ16についてS1(S2)〜S5の処理がS5でカウ
ント値が「0」となるまで行われる。
【0029】即ち、図4(a),(b)に示した検査例
のように、通常プロービングテストが実施された各チッ
プ16が5個連続して良品(パス)と判定された場合に
限り、S5においてカウント値が「0」となる。図4の
各検査例のようにS5でカウント値が「0」となると、
次の番地から20個のチップ16については簡易プロー
ビングテストが行われる。即ち、図4(a)の例では番
地「6」〜番地「25」までのチップ16が、図4
(b)の例では番地「12」〜番地「31」までのチッ
プ16について簡易プロービングテストが行われる。
【0030】即ち、S5でカウント値が「0」となると
S6に移行してカウンタ回路15のカウント値が新たに
「20」にセットされる。そして図4(b)の場合を例
にすると、番地「12」のチップ16が測定用プローブ
3と対応する位置にセットされ、S7では番地「12」
のチップ16に対して簡易プロービングテストが実施さ
れる。簡易プロービングテストでは1枚目のウェハ4の
検査項目毎の不良数に基づき統計学手法を用いて不良発
生率が極めて低いと予測される検査項目が省略または代
替となる簡易な検査内容に変更された簡易検査用の検査
項目が適用される。そのため、簡易プロービングテスト
の検査項目数は、通常プロービングテストの検査項目数
に比較して相当に少ない(本実施例では通常10〜15
程度)うえ一部が簡易な検査内容となっているので、1
個当たりのチップ16のテスト所要時間も大幅に短縮さ
れる。
【0031】この簡易プロービングテストにおいても、
検査項目毎の測定値が作業用メモリ10に記憶された検
査項目毎の規格値と比較され、測定値が規格値を満たす
か否かが判定される。そして、この判定作業中に測定値
が規格値を満たさない検査項目が発見された場合にはそ
の時点で当該簡易プロービングテストを中止してS8に
移行し、反対に測定値が各検査項目で規格値を満たす場
合には全ての判定作業を終了した後にS8に移行する。
そして、S8ではカウント値から「1」が引かれる。次
にS9に移行し、S9ではカウント値が「0」であるか
否かが判定される。カウント値が「0」でない場合はS
7に移行し、S9でカウント値が「0」となるまで、そ
れ以降の各番地のチップ16毎にS7〜S9を繰り返し
行う。そして、20個のチップ16が簡易プロービング
テストされ終わると、S9でカウント値が「0」とな
り、次の番地のチップ16についてはS1に移行し、再
び通常プロービングテストが実施される。
【0032】以下、各チップ16が5個連続して良品
(パス)と判定されるまで通常プロービングテストが実
施され、5個連続して良品(パス)と判定されると通常
プロービングテストから簡易プロービングテストに移行
し、20個のチップ16について簡易プロービングテス
トが実施される。そして、この操作が当該ウェハ4上に
形成された全てのチップ16に対するプロービングテス
トが完了するまで繰り返し行われる。
【0033】従って、本実施例のウェハ検査装置1によ
る検査方法によれば、全ての検査項目を実施する通常プ
ロービングテストにより連続5個のチップ16が良品
(パス)と判定された場合に限り、一部の検査項目が省
略または代替となる簡易な検査内容に変更された簡易プ
ロービングテストへ移行される。即ち、予め不良品の発
生率の低い領域であることを連続5個のチップ16が良
品(パス)と判定されることにより保証し、その保証の
下で検査項目が簡易化された簡易プロービングテストが
実施される。特にウェハ4上に不良品が集中する部位が
不特定に点在しても簡易プロービングテストへ移行され
る前に予め不良発生率が低いことが保証されるので、簡
易プロービングテストを常に不良発生率の低い領域での
み実施することができる。そのため、検査項目が少なく
検査時間を短縮可能な簡易プロービングテスト中に不良
品が見逃される確率を極めて低く抑えることができる。
【0034】又、同一ロットのウェハ4は同じ製造プロ
セスを経ているため、不良発生率の高い部位に相関性が
あり、本実施例の簡易プロービングテストの場合、簡易
化した検査項目は1枚目のウェハ4の全検査項目で全数
検査したデータに基づき同ロット特有の不良項目がカバ
ーされるように設定されている。そのため、仮に簡易プ
ロービングテストした多数(20個)のチップ16の中
に不良品が存在しても、その不良原因となる項目は簡易
プロービングテストの検査項目中にほぼ間違いなく取り
入れらているので、その不良品の見逃しをほぼ確実に防
止することができる。従って、ウェハ4上に不良品が集
中して点在する部位が特定できなくとも、不良品を極め
て高い率で見つけ出し、出荷時のパッケージの歩留りを
高く維持したままウェハ4の検査時間を大幅に短縮する
ことができる。 (第2実施例)次に本発明を具体化した第2実施例を図
6及び図7に従って説明する。
【0035】本実施例では、簡易プロービングテストが
実施されるときのCPU9による処理が前記第1実施例
と異なっている。尚、本実施例において前記第1実施例
と同一の部分は説明を省略し、特に異なった点について
のみ説明する。
【0036】図7のフローチャートでは通常プロービン
グテストが実施されているときのCPU9による処理S
11〜S15は前記第1実施例の図1の処理S1〜S5
と全く同じである。即ち、S11〜S15で5個連続し
て良品(パス)と判定されるまで通常プロービングテス
トが実施され、例えば番地「n」のチップ16の通常プ
ロービングテストの際に5個連続して良品(パス)と判
定されたとすると、S15でカウント値が「0」である
ので、S16に移行してカウンタ回路15のカウント値
が新たに「20」にセットされる。そして、番地「n+
1」のチップ16が測定用プローブ3と対応する位置に
セットされ、S17では番地「n+1」のチップ16に
対して簡易プロービングテストが実施される。この簡易
プロービングテストにおける判定作業中に測定値が規格
値を満たさない検査項目が発見された場合には判定フラ
グが「0」にリセットされその時点で当該簡易プロービ
ングテストを終了し、それ以外の場合には全ての検査項
目について判定作業が実施され、その完了後に判定フラ
グに「1」がセットされる。簡易プロービングテストが
終了するとS18に移行し、判定フラグが「1」である
か否かが判定される。判定フラグが「1」の場合すなわ
ちチップ16が良品(パス)であった場合にはS19に
移行し、S19でカウント値から「1」が引かれる。次
いでS20に移行し、S20ではカウント値が「0」で
あるか否かが判断される。カウント値は「0」でなく
「19」であるのでS17に移行する。そして、図6に
示すように以降の番地のチップ16に対しても同様にS
17〜S20の処理を行い、各S18でチップ16が良
品(パス)である限り、簡易プロービングテストが実施
される。そして、例えば図6に示すように番地「n+
7」のチップ16が不良品であった場合には、判定フラ
グが「0」にリセットされ、S18で判定フラグが
「0」の場合にはS11に移行する。その結果、次の番
地「n+8」のチップ16から簡易プロービングテスト
から通常プロービングテストへ移行される。
【0037】即ち、本実施例では、簡易プロービングテ
ストへの移行後、所定数(20個)のチップ16につい
て簡易プロービングテストが実施されている際に不良品
が発見されると、その時点で簡易プロービングテストが
終了され、次の番地のチップ16からは通常プロービン
グテストに移行される。そして、不良品が発見された次
の番地のチップ16からは全ての検査項目について検査
されるので、例えばその付近に不良品が集中して存在し
ていても、それらの不良品を確実に見つけ出すことがで
きる。従って、前記第1実施例のように不良品が発見さ
れても検査項目の少ない簡易プロービングテストが引き
続き実施される場合に比較して、不良品の発見率をより
一層高くすることができ、ひいてはパッケージとして出
荷される際の歩留りを高く維持することができる。
【0038】尚、本発明は上記実施例に限定されるもの
ではなく、発明の趣旨を逸脱しない範囲で例えば次のよ
うに変更することができる。 (1)同一ロットの1枚目のウェハ4を全ての検査項目
について全数検査する際に発見された不良品の番地を記
憶し、2枚目以降のウェハ4の検査時に、記憶した番地
と同じ番地にあるチップ16に対しては常に通常プロー
ビングテストを行うようにしてもよい。同一ロット中の
各ウェハ4は同じ製造プロセスを経ており、その関係か
らウェハ4間で同一番地に不良品が発生している場合に
は、その番地のチップ16に対しては常に通常プロービ
ングテストが実施されるので、同一番地にある不良品を
確実に見つけ出すことができる。又、同一番地だけでな
くその周囲の番地までも通常プロービングテストとして
よい。さらに記憶した番地から不良発生率の高い領域を
予測し、その予測された領域に属する番地のチップ16
に対して常に通常プロービングテストを実施するように
してもよい。
【0039】(2)簡易プロービングテストの簡易検査
項目を決定するために最初に全検査項目について検査す
るウェハ4の枚数は適宜に変更することができる。例え
ば最初に検査するウェハ枚数を複数枚とすれば、1枚だ
けからは得られなかった不良項目が簡易プロービングテ
ストの簡易検査項目に付加されるので、不良発見率をよ
り高く維持することができる。
【0040】(3)同一ロットの1枚目のウェハ4につ
いて全ての検査項目を全数検査することにより簡易プロ
ービングテストの簡易検査項目を決定したが、この簡易
検査項目を過去のデータ等に基づき予め設定しておいて
もよい。この場合、1枚目のウェハ4から簡易プロービ
ングテストが取り入れられる。
【0041】(4)チップ16を検査する順番は、図3
に破線矢印で示した順序に限定されず適宜に変更しても
よい。例えば従来技術で述べた特開平4−65143号
公報等のように先ずチップの周縁部を検査し、その後中
央部を検査するようにしてもよい。
【0042】(5)上記実施例では簡易プロービングテ
ストの簡易検査項目を全検査項目から一部省略したり簡
易な検査内容に変更したりすることにより決定したが、
全検査項目から一部省略するだけとしたり、一部を簡易
な検査内容に変更するだけとしたり、さらに全部を簡易
な検査内容に変更する構成としてもよい。
【0043】(6)通常プロービングテストから簡易プ
ロービングテストへ移行する際に連続5個のチップ16
が良品と判定された場合としたが、良品と判定される個
数が連続5個でなくてもよい。例えば連続10個として
もよい。又、簡易プロービングテストが実施される個数
も20個に限定されない。
【0044】
【発明の効果】以上詳述したように本発明によれば、先
ず半導体素子に対して全ての検査項目を実施する通常検
査を行い、その検査結果から連続して良品と判定された
半導体素子数が所定数に達すると、次の半導体素子から
は一部の検査項目のみを実施する簡易検査に移行する。
そして、簡易検査で所定数の半導体素子を検査し終わる
と、その次の半導体素子からは再び全ての検査項目を実
施する通常検査へ移行し、以上の操作を繰り返し行うよ
うにした。従って、半導体素子の不良が半導体装置上の
任意な場所に存在しても、その不良品をほぼ確実に発見
することができ、しかも検査時間を短縮することができ
るという優れた効果を奏する。
【図面の簡単な説明】
【図1】本発明を具体化した第1実施例のウェハ検査装
置の処理動作を示すフローチャートである。
【図2】ウェハ検査装置の電気的構成を示すブロック図
である。
【図3】ウェハの模式平面図である。
【図4】通常プロービングテスト時のカウント値を示す
一例図である。
【図5】チップの番地を示す模式平面図である。
【図6】簡易プロービングテスト時のカウント値を示す
一例図である。
【図7】第2実施例のウェハ検査装置の処理動作を示す
フローチャートである。
【符号の説明】
1 ウェハ検査装置 3 測定用探針としての測定用プローブ 4 半導体装置としてのウェハ 9 判定手段及び制御装置としてのCPU 10 判定手段、第1の記憶手段及び第2の記憶手段と
しての作業用メモリ 11 判定手段及び第3の記憶手段としてのプログラム
メモリ 15 第1の計数手段及び第2の計数手段としてのカウ
ンタ回路 16 半導体素子としてのチップ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置(4)上に形成された多数の
    半導体素子(16)に測定用探針(3)を順次に接触さ
    せ、各半導体素子(16)毎に複数の検査項目を実施し
    て各半導体素子(16)が所定の規格値を満たすか否か
    を判定して多数の半導体素子(16)を良品と不良品と
    に区別する半導体装置の検査方法において、 先ず最初に半導体素子(16)について予め設定した全
    ての検査項目を実施する通常検査を順次に行い、該通常
    検査において規格値を満たす良品と判定された半導体素
    子(16)が連続して予め設定した所定個数に達する
    と、次の半導体素子(16)からは全検査項目のうち一
    部の検査項目のみを実施する簡易検査とし、簡易検査さ
    れた半導体素子(16)が所定個数に達すると再び通常
    検査に戻り、以上の操作を繰り返し行うことを特徴とす
    る半導体装置の検査方法。
  2. 【請求項2】 前記簡易検査において検査し終わった半
    導体素子数が前記所定個数に達する前に半導体素子(1
    6)が不良と判定された場合には、その時点で簡易検査
    を終了して通常検査に移行することを特徴とする請求項
    1に記載の半導体装置の検査方法。
  3. 【請求項3】 同一製造過程を経た複数の半導体装置
    (4)のうち最初の所定枚数の半導体装置(4)につい
    て全検査項目で全数検査を実施し、その検査結果に基づ
    き統計学的手法を用いて不良発生率が低いと判断された
    検査項目に対して省略または簡易な検査項目に変更する
    簡素化を行うことにより前記簡易検査時の検査項目を決
    定する請求項1または請求項2に記載の半導体装置の検
    査方法。
  4. 【請求項4】 半導体装置(4)上に形成された各半導
    体素子(16)の位置を番地として設定し、同一製造過
    程を経た複数の半導体装置(4)のうち最初の所定枚数
    の半導体装置(4)について全検査項目で全数検査を実
    施し、その検査結果に基づき統計学的手法を用いて不良
    発生率が高いと判断された半導体装置(4)上の番地ま
    たは領域を記憶し、次の半導体装置(4)からは先に記
    憶した番地または領域と対応して存在する半導体素子に
    ついては全ての検査項目を実施して検査を行うことを特
    徴とする請求項3に記載の半導体装置の検査方法。
  5. 【請求項5】 半導体装置(4)上に形成された各半導
    体素子(16)に順次に接触される測定用探針(3)
    と、該測定用探針(3)を介して各半導体素子(16)
    から取り出される予め設定した複数の検査項目毎の測定
    値に基づき各半導体素子(16)の良否を判定する判定
    手段(9,10,11)とを備えた半導体装置の検査装
    置において、 通常検査時に実行される全ての検査項目を通常検査デー
    タとして記憶する第1の記憶手段(10)と、 簡易検査時に実行される検査項目を簡易検査データとし
    て記憶する第2の記憶手段(10)と、 前記第1の記憶手段(10)に記憶された通常検査デー
    タ及び第2の記憶手段(10)に記憶された簡易検査デ
    ータに基づき実行される制御プログラムを記憶する第3
    の記憶手段(11)と、 通常検査時に前記判定手段(9,10,11)により連
    続して不良品または良品と判定された半導体素子数を計
    数する第1の計数手段(15)と、 簡易検査中における半導体素子(16)の検査個数を計
    数する第2の計数手段(15)と、 始めに第1の記憶手段(10)に記憶された通常検査デ
    ータに基づき第3の記憶手段(11)に記憶された制御
    プログラムを実行するとともに前記第1の計数手段(1
    5)を動作させ、該第1の計数手段(15)の計数値が
    所定数に達すると、第2の記憶手段(10)に記憶され
    た簡易検査データに基づき第3の記憶手段(11)に記
    憶された制御プログラムを実行するとともに前記第2の
    計数手段(15)を動作させ、該第2の計数手段(1
    5)の計数値が所定数に達すると、再び第1の記憶手段
    (10)に記憶された通常検査データに基づき第3の記
    憶手段(11)に記憶された制御プログラムを実行し、
    以上の操作を繰り返し行う制御装置(9)とを備えたこ
    とを特徴とする半導体装置の検査装置。
JP5322815A 1993-12-21 1993-12-21 半導体装置の検査方法及び検査装置 Pending JPH07176575A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5322815A JPH07176575A (ja) 1993-12-21 1993-12-21 半導体装置の検査方法及び検査装置
US08/689,006 US5654632A (en) 1993-12-21 1996-07-30 Method for inspecting semiconductor devices on a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5322815A JPH07176575A (ja) 1993-12-21 1993-12-21 半導体装置の検査方法及び検査装置

Publications (1)

Publication Number Publication Date
JPH07176575A true JPH07176575A (ja) 1995-07-14

Family

ID=18147928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5322815A Pending JPH07176575A (ja) 1993-12-21 1993-12-21 半導体装置の検査方法及び検査装置

Country Status (2)

Country Link
US (1) US5654632A (ja)
JP (1) JPH07176575A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006296989A (ja) * 2005-04-25 2006-11-02 Glory Ltd メダル計数管理システム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078189A (en) * 1996-12-13 2000-06-20 International Business Machines Corporation Dynamic test reordering
US6246472B1 (en) * 1997-07-04 2001-06-12 Hitachi, Ltd. Pattern inspecting system and pattern inspecting method
KR100259322B1 (ko) * 1998-01-15 2000-06-15 윤종용 반도체소자 검사장비의 안정도 분석방법
FR2790833B1 (fr) * 1999-03-08 2001-04-20 St Microelectronics Sa Procede de test statistique de circuits integres
JP3488127B2 (ja) * 1999-03-31 2004-01-19 エヌイーシーマシナリー株式会社 微小ワーク片の認識方法及びそれを用いたピックアップ装置
US20030006794A1 (en) * 2000-01-10 2003-01-09 Hung-Tse Chiang Tape carrier package testing method
WO2001082364A1 (en) * 2000-04-25 2001-11-01 Tokyo Electron Limited Semiconductor device inspection system
TW583739B (en) * 2001-04-30 2004-04-11 Taiwan Semiconductor Mfg Monitoring and verifying system for semiconductor testing equipment
US7563314B2 (en) * 2005-11-30 2009-07-21 Xerox Corporation Ink carriers containing nanoparticles, phase change inks including same and methods for making same
US20080155329A1 (en) * 2006-12-20 2008-06-26 Kolman Robert S Method and apparatus for intelligently deactivating tests based on low failure history
US9768082B2 (en) * 2009-02-13 2017-09-19 Hermes Microvision Inc. Method and machine for examining wafers
JP6724847B2 (ja) * 2017-03-31 2020-07-15 オムロン株式会社 制御装置、制御プログラム、制御システム、および制御方法
CN108680580A (zh) * 2018-05-03 2018-10-19 浙江海顺新能源有限公司 一种全自动硅片检测分选装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254626A (ja) * 1984-05-30 1985-12-16 Sharp Corp ウエハテスト方法
US4985676A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns
US5286656A (en) * 1992-11-02 1994-02-15 National Semiconductor Corporation Individualized prepackage AC performance testing of IC dies on a wafer using DC parametric test patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006296989A (ja) * 2005-04-25 2006-11-02 Glory Ltd メダル計数管理システム

Also Published As

Publication number Publication date
US5654632A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
JPH07176575A (ja) 半導体装置の検査方法及び検査装置
US20070176621A1 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
KR100487658B1 (ko) 프로브 침 클리닝장치 및 방법
JP2007240376A (ja) 半導体集積回路の静止電源電流検査方法および装置
JPH0540147A (ja) 半導体記憶装置の試験方法
US6992499B2 (en) Test method and test apparatus for semiconductor device
JP4515815B2 (ja) 半導体素子の検査方法
US6515469B2 (en) Testing apparatus for semiconductor integrated circuits and a method for managing the same
JP3808575B2 (ja) 歩留まり解析方法及びその装置
JPS6111465B2 (ja)
KR100780849B1 (ko) 샷 단위의 웨이퍼 검사 방법
JP3114753B2 (ja) Lsiテスト方法
JP2519064B2 (ja) 半導体デバイスのパラメトリック検査方法
JP2868462B2 (ja) 半導体集積回路テスト方法およびテスト制御装置
JP2984155B2 (ja) ウエハのicチップ検査方法
JP2004266017A (ja) 半導体ウエハの検査方法
JPH0794559A (ja) プローバ
JPH08220172A (ja) 検査装置
JP2002156404A (ja) 半導体測定方法及び半導体測定装置
KR0177987B1 (ko) 복수 개의 반도체 칩 테스트 방법
KR100934793B1 (ko) 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법
JPH113919A (ja) Ic検査方法及びプローブカード
JPH03122580A (ja) 集積回路の検査方法
JPH03214081A (ja) 半導体集積回路のテスト方法
JP2002214294A (ja) 半導体装置の検査方法及び検査装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020730