JP2868462B2 - 半導体集積回路テスト方法およびテスト制御装置 - Google Patents
半導体集積回路テスト方法およびテスト制御装置Info
- Publication number
- JP2868462B2 JP2868462B2 JP8136690A JP13669096A JP2868462B2 JP 2868462 B2 JP2868462 B2 JP 2868462B2 JP 8136690 A JP8136690 A JP 8136690A JP 13669096 A JP13669096 A JP 13669096A JP 2868462 B2 JP2868462 B2 JP 2868462B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- test
- wafer
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路のテ
スト方法およびテスト制御装置に関し、特にウェーハ上
の半導体集積回路のテスト方法およびテスト制御装置に
関する。
スト方法およびテスト制御装置に関し、特にウェーハ上
の半導体集積回路のテスト方法およびテスト制御装置に
関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路テスト方
法およびテスト制御装置は、半導体集積回路のウェーハ
拡散工程終了後に、ウェーハ上の半導体集積回路をテス
トするために用いられている。たとえば、図３は、この
従来の半導体集積回路テスト制御装置およびその周辺を
示すブロック図である。
法およびテスト制御装置は、半導体集積回路のウェーハ
拡散工程終了後に、ウェーハ上の半導体集積回路をテス
トするために用いられている。たとえば、図３は、この
従来の半導体集積回路テスト制御装置およびその周辺を
示すブロック図である。
【０００３】図３を参照すると、この従来の半導体集積
回路テスト制御装置１は、テスタ２，プローバ３を制御
し、ウェーハ上の各半導体集積回路を順にテストし、前
記ウェーハ上の全半導体集積回路のテスト終了後に、前
記各カウンタの値をデータ処理し予め設定された判定基
準との比較判定している。また、テスタ２は、不合格結
果に対応して各テスト項目ごとの不良品数およびそれら
の合計不良品数をそれぞれ増分計数する各ＢＩＮカウン
タ２４およびＦＡＩＬカウンタ２３と、合格結果に対応
して良品数を増分計数するＰＡＳＳカウンタ２２と、テ
スタＣＰＵ２１と、を有している。さらに、プローバ３
はウェーハ上の各半導体集積回路を順にプローブする。
回路テスト制御装置１は、テスタ２，プローバ３を制御
し、ウェーハ上の各半導体集積回路を順にテストし、前
記ウェーハ上の全半導体集積回路のテスト終了後に、前
記各カウンタの値をデータ処理し予め設定された判定基
準との比較判定している。また、テスタ２は、不合格結
果に対応して各テスト項目ごとの不良品数およびそれら
の合計不良品数をそれぞれ増分計数する各ＢＩＮカウン
タ２４およびＦＡＩＬカウンタ２３と、合格結果に対応
して良品数を増分計数するＰＡＳＳカウンタ２２と、テ
スタＣＰＵ２１と、を有している。さらに、プローバ３
はウェーハ上の各半導体集積回路を順にプローブする。
【０００４】次に、この従来の半導体集積回路テスト制
御装置１およびその周辺の動作を、図３を参照して、簡
単に説明する。まず、プローバ３により被試験ウェーハ
が供給され、この被試験ウェーハ上の半導体集積回路に
テスタ２から計測信号を印加し試験を行い、ＰＡＳＳカ
ウンタ２２およびＦＡＩＬカウンタ２３により試験結果
による半導体集積回路の良品数または不良品数をウェー
ハごとに計数する。これら結果は、テスタ制御信号によ
り半導体集積回路テスト制御装置１に転送される。次
に、この半導体集積回路テスト制御装置１は、これら良
品数または不良品数が、予め設定された判定基準である
ウェーハ当たり良品数の下限値または不良品数の上限値
を超えるか否かを判定し、異常と判定したときテスタ制
御信号およびプローバ制御信号をテスタ２およびプロー
バ３に転送し、次ウェーハのテスト開始を停止する。す
なわち、ウェーハごとの良品数または不良品数を品質情
報として使用し、テスタ２およびプローバ３を制御して
いる。
御装置１およびその周辺の動作を、図３を参照して、簡
単に説明する。まず、プローバ３により被試験ウェーハ
が供給され、この被試験ウェーハ上の半導体集積回路に
テスタ２から計測信号を印加し試験を行い、ＰＡＳＳカ
ウンタ２２およびＦＡＩＬカウンタ２３により試験結果
による半導体集積回路の良品数または不良品数をウェー
ハごとに計数する。これら結果は、テスタ制御信号によ
り半導体集積回路テスト制御装置１に転送される。次
に、この半導体集積回路テスト制御装置１は、これら良
品数または不良品数が、予め設定された判定基準である
ウェーハ当たり良品数の下限値または不良品数の上限値
を超えるか否かを判定し、異常と判定したときテスタ制
御信号およびプローバ制御信号をテスタ２およびプロー
バ３に転送し、次ウェーハのテスト開始を停止する。す
なわち、ウェーハごとの良品数または不良品数を品質情
報として使用し、テスタ２およびプローバ３を制御して
いる。
【０００５】また、たとえば、特開平３−２１４０８１
号公報に示されるように、任意のテスト項目ごとに不良
率やヒストグラムなどのデータを収集および加工するこ
ともできる。これにより、所定の管理基準値を予め設定
しておくことによってロット内の電気的特性の異常の有
無を早期に発見できる。
号公報に示されるように、任意のテスト項目ごとに不良
率やヒストグラムなどのデータを収集および加工するこ
ともできる。これにより、所定の管理基準値を予め設定
しておくことによってロット内の電気的特性の異常の有
無を早期に発見できる。
【０００６】
【発明が解決しようとする課題】これら従来の半導体集
積回路テスト制御装置では、テスト回路のテスト機能自
体に異常が発生した場合、その異常を検出できず、不良
品が流出するという問題点がある。
積回路テスト制御装置では、テスト回路のテスト機能自
体に異常が発生した場合、その異常を検出できず、不良
品が流出するという問題点がある。
【０００７】その理由は、予め設定された判定基準であ
る歩留の下限値または不良率の上限値を超えるか否かを
判定しているため、テスト回路のテスト機能自体に異常
が発生した場合、歩留または不良率が良好な方向に動
き、その異常を検出できないためである。
る歩留の下限値または不良率の上限値を超えるか否かを
判定しているため、テスト回路のテスト機能自体に異常
が発生した場合、歩留または不良率が良好な方向に動
き、その異常を検出できないためである。
【０００８】したがって、本発明の目的は、テスト機能
自体の異常を検出し、ウェーハ上の半導体集積回路のテ
スト品質を向上することにある。
自体の異常を検出し、ウェーハ上の半導体集積回路のテ
スト品質を向上することにある。
【０００９】
【課題を解決するための手段】そのため、本発明は、ウ
ェーハ上の各半導体集積回路を順にテストし、不合格結
果に対応して各テスト項目ごとの不良品数およびそれら
の合計不良品数をそれぞれ示す各ＢＩＮカウンタおよび
ＦＡＩＬカウンタを増分し、合格結果に対応して良品数
を示すＰＡＳＳカウンタを増分し、前記ウェーハ上の全
半導体集積回路のテスト終了後に、前記各カウンタの値
をデータ処理し予め設定された判定基準との比較判定す
る半導体集積回路テスト制御方法において、前記判定基
準がウェーハ当たり良品数の上限値または不良品数の下
限値を含み、前記各カウンタの値をデータ処理し前記上
限値または前記下限値を超えたとき、半導体集積回路の
テスト回路の異常発生を示す制御信号を出力している。
ェーハ上の各半導体集積回路を順にテストし、不合格結
果に対応して各テスト項目ごとの不良品数およびそれら
の合計不良品数をそれぞれ示す各ＢＩＮカウンタおよび
ＦＡＩＬカウンタを増分し、合格結果に対応して良品数
を示すＰＡＳＳカウンタを増分し、前記ウェーハ上の全
半導体集積回路のテスト終了後に、前記各カウンタの値
をデータ処理し予め設定された判定基準との比較判定す
る半導体集積回路テスト制御方法において、前記判定基
準がウェーハ当たり良品数の上限値または不良品数の下
限値を含み、前記各カウンタの値をデータ処理し前記上
限値または前記下限値を超えたとき、半導体集積回路の
テスト回路の異常発生を示す制御信号を出力している。
【００１０】また、不合格結果に対応して各テスト項目
ごとの不良品数およびそれらの合計不良品数をそれぞれ
増分計数する各ＢＩＮカウンタおよびＦＡＩＬカウンタ
と、合格結果に対応して良品数を増分計数するＰＡＳＳ
カウンタと、を有するテスタを制御する共に、ウェーハ
上の各半導体集積回路を順にプローブするプローバを制
御し、前記ウェーハ上の各半導体集積回路を順にテスト
し、前記ウェーハ上の全半導体集積回路のテスト終了後
に、前記各カウンタの値をデータ処理し予め設定された
判定基準との比較判定する半導体集積回路テスト制御装
置において、ウェーハ当たり良品数の上限値または不良
品数の下限値を含む判定基準を記憶する記憶部と、前記
各カウンタの値をデータ処理し前記判定基準と比較し前
記上限値または前記下限値を超えたとき半導体集積回路
のテスト回路の異常発生を示す制御信号を出力する比較
制御部と、を備えている。
ごとの不良品数およびそれらの合計不良品数をそれぞれ
増分計数する各ＢＩＮカウンタおよびＦＡＩＬカウンタ
と、合格結果に対応して良品数を増分計数するＰＡＳＳ
カウンタと、を有するテスタを制御する共に、ウェーハ
上の各半導体集積回路を順にプローブするプローバを制
御し、前記ウェーハ上の各半導体集積回路を順にテスト
し、前記ウェーハ上の全半導体集積回路のテスト終了後
に、前記各カウンタの値をデータ処理し予め設定された
判定基準との比較判定する半導体集積回路テスト制御装
置において、ウェーハ当たり良品数の上限値または不良
品数の下限値を含む判定基準を記憶する記憶部と、前記
各カウンタの値をデータ処理し前記判定基準と比較し前
記上限値または前記下限値を超えたとき半導体集積回路
のテスト回路の異常発生を示す制御信号を出力する比較
制御部と、を備えている。
【００１１】さらに、前記テスタと一体化されている。
【００１２】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は、本発明の半導体集積回路テスト
制御装置の１実施形態を示すブロック図である。図１を
参照すると、本実施形態の半導体集積回路テスト制御装
置１は、制御ＣＰＵ１１，記憶部１２，比較制御部１３
とを有し、図３の従来例と同じく、テスタ２，プローバ
３を制御し、ウェーハ上の各半導体集積回路を順にテス
トし、前記ウェーハ上の全半導体集積回路のテスト終了
後に、前記各カウンタの値をデータ処理し予め設定され
た判定基準との比較判定している。また、テスタ２は、
不合格結果に対応して各テスト項目ごとの不良品数およ
びそれらの合計不良品数をそれぞれ増分計数する各ＢＩ
Ｎカウンタ２４およびＦＡＩＬカウンタ２３と、合格結
果に対応して良品数を増分計数するＰＡＳＳカウンタ２
２と、テスタＣＰＵ２１と、を有している。さらに、プ
ローバ３はウェーハ上の各半導体集積回路を順にプロー
ブする。
して説明する。図１は、本発明の半導体集積回路テスト
制御装置の１実施形態を示すブロック図である。図１を
参照すると、本実施形態の半導体集積回路テスト制御装
置１は、制御ＣＰＵ１１，記憶部１２，比較制御部１３
とを有し、図３の従来例と同じく、テスタ２，プローバ
３を制御し、ウェーハ上の各半導体集積回路を順にテス
トし、前記ウェーハ上の全半導体集積回路のテスト終了
後に、前記各カウンタの値をデータ処理し予め設定され
た判定基準との比較判定している。また、テスタ２は、
不合格結果に対応して各テスト項目ごとの不良品数およ
びそれらの合計不良品数をそれぞれ増分計数する各ＢＩ
Ｎカウンタ２４およびＦＡＩＬカウンタ２３と、合格結
果に対応して良品数を増分計数するＰＡＳＳカウンタ２
２と、テスタＣＰＵ２１と、を有している。さらに、プ
ローバ３はウェーハ上の各半導体集積回路を順にプロー
ブする。
【００１３】本実施形態の半導体集積回路テスト制御装
置１において、制御ＣＰＵ１１は記憶部１２，比較制御
部１３を制御するプロセサである。また、記憶部１２
は、ウェーハ当たり良品数の上限値または不良品数の下
限値と共に、ウェーハ当たり良品数の下限値または不良
品数の上限値をも、判定基準として記憶する。同時に、
ウェーハごとの各ＢＩＮカウンタ２４，ＦＡＩＬカウン
タ２３，ＰＡＳＳカウンタ２２の値が転送され記憶され
る。
置１において、制御ＣＰＵ１１は記憶部１２，比較制御
部１３を制御するプロセサである。また、記憶部１２
は、ウェーハ当たり良品数の上限値または不良品数の下
限値と共に、ウェーハ当たり良品数の下限値または不良
品数の上限値をも、判定基準として記憶する。同時に、
ウェーハごとの各ＢＩＮカウンタ２４，ＦＡＩＬカウン
タ２３，ＰＡＳＳカウンタ２２の値が転送され記憶され
る。
【００１４】比較制御部１３は、制御ＣＰＵ１１に制御
されて、各ＢＩＮカウンタ２４，ＦＡＩＬカウンタ２
３，ＰＡＳＳカウンタ２２の値をデータ処理し、記憶部
１２に記憶された判定基準と比較することによりウェー
ハごとの良品数または不良品数を品質情報として使用
し、テスタ２およびプローバ３を制御する。同時に、本
実施形態では、ウェーハ当たり良品数の下限値または不
良品数の上限値を超えたとき、半導体集積回路のテスト
回路の異常発生を示す制御信号を出力し、テスタ２およ
びプローバ３を制御する。
されて、各ＢＩＮカウンタ２４，ＦＡＩＬカウンタ２
３，ＰＡＳＳカウンタ２２の値をデータ処理し、記憶部
１２に記憶された判定基準と比較することによりウェー
ハごとの良品数または不良品数を品質情報として使用
し、テスタ２およびプローバ３を制御する。同時に、本
実施形態では、ウェーハ当たり良品数の下限値または不
良品数の上限値を超えたとき、半導体集積回路のテスト
回路の異常発生を示す制御信号を出力し、テスタ２およ
びプローバ３を制御する。
【００１５】次に、本実施形態の半導体集積回路テスト
制御装置の動作を説明する。図２は、図１の半導体集積
回路テスト制御装置おけるテスト方法を示すフローチャ
ートである。図２を参照すると、このテスト制御方法
は、まず、ステップ４１において、プローバ３に被試験
ウェーハがローディングされ、テスタ２からの計測信号
によりウェーハ上の半導体集積回路のテストが実行さ
れ、ステップ４２に進む。
制御装置の動作を説明する。図２は、図１の半導体集積
回路テスト制御装置おけるテスト方法を示すフローチャ
ートである。図２を参照すると、このテスト制御方法
は、まず、ステップ４１において、プローバ３に被試験
ウェーハがローディングされ、テスタ２からの計測信号
によりウェーハ上の半導体集積回路のテストが実行さ
れ、ステップ４２に進む。
【００１６】ステップ４２において、テスタ２が合格
（ＰＡＳＳ）または不合格（ＦＡＩＬ）の判定を行う。
合格（ＰＡＳＳ）の場合、ステップ４３において、テス
タ２内のＰＡＳＳカウンタ２２を＋１し、ステップ４４
に進む。一方、不合格（ＦＡＩＬ）の場合、ステップ４
９において、テスタ２内のＦＡＩＬカウンタ２３を＋１
すると共に、不合格となったテスト項目に対応する各Ｂ
ＩＮカウンタ２４を＋１し、ステップ４４に進む。
（ＰＡＳＳ）または不合格（ＦＡＩＬ）の判定を行う。
合格（ＰＡＳＳ）の場合、ステップ４３において、テス
タ２内のＰＡＳＳカウンタ２２を＋１し、ステップ４４
に進む。一方、不合格（ＦＡＩＬ）の場合、ステップ４
９において、テスタ２内のＦＡＩＬカウンタ２３を＋１
すると共に、不合格となったテスト項目に対応する各Ｂ
ＩＮカウンタ２４を＋１し、ステップ４４に進む。
【００１７】ステップ４４において、プローバ３にロー
ディングされたウェーハ上の半導体集積回路のテストが
全て終了したか否かを判定する。ローディングされたウ
ェーハのテストが終了していない場合、ステップ５０に
おいて、ウェーハ上の次の半導体集積回路の測定に移
り、ステップ４１からの処理を繰り返す。一方、ローデ
ィングされたウェーハのテストが終了した場合、ステッ
プ４５において、テスタ２内のＰＡＳＳカウンタ２２，
ＦＡＩＬカウンタ２３，各ＢＩＮカウンタ２４のデータ
を半導体集積回路テスト制御装置１の記憶部１２に転送
し、ステップ４６に進む。
ディングされたウェーハ上の半導体集積回路のテストが
全て終了したか否かを判定する。ローディングされたウ
ェーハのテストが終了していない場合、ステップ５０に
おいて、ウェーハ上の次の半導体集積回路の測定に移
り、ステップ４１からの処理を繰り返す。一方、ローデ
ィングされたウェーハのテストが終了した場合、ステッ
プ４５において、テスタ２内のＰＡＳＳカウンタ２２，
ＦＡＩＬカウンタ２３，各ＢＩＮカウンタ２４のデータ
を半導体集積回路テスト制御装置１の記憶部１２に転送
し、ステップ４６に進む。
【００１８】ステップ４６において、半導体集積回路テ
スト制御装置１は、比較制御部１３により、記憶部１２
に判定基準として記憶されているウェーハ当たり良品数
の上限値および下限値とＰＡＳＳカウンタ２２の値をそ
れぞれ比較する。ＰＡＳＳカウンタ２２の値が上限値ま
たは下限値を超える規格外であれば、ステップ５２にお
いて、半導体集積回路テスト制御装置１からプローバ制
御信号をプローバ３に転送し、プローバ３を停止しアラ
ーム表示を行う。一方、ＰＡＳＳカウンタ２２の値が上
限値または下限値を超えない規格内であれば、ステップ
４７に進む。
スト制御装置１は、比較制御部１３により、記憶部１２
に判定基準として記憶されているウェーハ当たり良品数
の上限値および下限値とＰＡＳＳカウンタ２２の値をそ
れぞれ比較する。ＰＡＳＳカウンタ２２の値が上限値ま
たは下限値を超える規格外であれば、ステップ５２にお
いて、半導体集積回路テスト制御装置１からプローバ制
御信号をプローバ３に転送し、プローバ３を停止しアラ
ーム表示を行う。一方、ＰＡＳＳカウンタ２２の値が上
限値または下限値を超えない規格内であれば、ステップ
４７に進む。
【００１９】ステップ４７において、半導体集積回路テ
スト制御装置１は、比較制御部１３により、記憶部１２
に判定基準として記憶されているウェーハ当たり各テス
ト項目不良品数の上限値および下限値と各ＢＩＮカウン
タ２４の値をそれぞれ比較する。各ＢＩＮカウンタ２４
の値が上限値または下限値を超える規格外であれば、ス
テップ５２において、半導体集積回路テスト制御装置１
からプローバ制御信号をプローバ３に転送し、プローバ
３を停止しアラーム表示を行う。一方、各ＢＩＮカウン
タ２４の値が上限値または下限値を超えない規格内であ
れば、ステップ４８に進む。
スト制御装置１は、比較制御部１３により、記憶部１２
に判定基準として記憶されているウェーハ当たり各テス
ト項目不良品数の上限値および下限値と各ＢＩＮカウン
タ２４の値をそれぞれ比較する。各ＢＩＮカウンタ２４
の値が上限値または下限値を超える規格外であれば、ス
テップ５２において、半導体集積回路テスト制御装置１
からプローバ制御信号をプローバ３に転送し、プローバ
３を停止しアラーム表示を行う。一方、各ＢＩＮカウン
タ２４の値が上限値または下限値を超えない規格内であ
れば、ステップ４８に進む。
【００２０】ステップ４８において、次にテストするウ
ェーハの有無を判定する。次にテストするウェーハが有
る場合、ステップ５１において、半導体集積回路テスト
制御装置１からテスタ制御信号をテスタ２に転送し各カ
ウンタの値を全てクリアし、次のウェーハのテストに移
り、ステップ４１からの処理を繰り返す。一方、次にテ
ストするウェーハが無い場合、そのまま終了する。
ェーハの有無を判定する。次にテストするウェーハが有
る場合、ステップ５１において、半導体集積回路テスト
制御装置１からテスタ制御信号をテスタ２に転送し各カ
ウンタの値を全てクリアし、次のウェーハのテストに移
り、ステップ４１からの処理を繰り返す。一方、次にテ
ストするウェーハが無い場合、そのまま終了する。
【００２１】なお、他の実施形態として、各ＢＩＮカウ
ンタ２４，ＦＡＩＬカウンタ２３，ＰＡＳＳカウンタ２
２の値の分布は正規分布に近い形となるため、この比較
制御部１３および制御ＣＰＵ１１によりウェーハ・ロッ
トごとの平均値Ｘ（バー）および標準偏差σを算出し、
たとえば、Ｘ（バー）±３σまたはＸ（バー）±６σと
なる判定基準を記憶部１２に自動的に記憶させ設定する
ことも可能である。また、大量のデータにより平均値Ｘ
（バー）および標準偏差σを算出し判定基準を設定する
場合、通信手段を設け外部でデータ処理することによ
り、データ量の拡大および処理速度の向上を図ることも
可能である。さらに、本半導体集積回路テスト制御装置
をテスタと一体化して構成し、本半導体集積回路テスト
制御装置内の制御ＣＰＵの機能をテスタ内のテスタＣＰ
Ｕに代行させることも可能である。
ンタ２４，ＦＡＩＬカウンタ２３，ＰＡＳＳカウンタ２
２の値の分布は正規分布に近い形となるため、この比較
制御部１３および制御ＣＰＵ１１によりウェーハ・ロッ
トごとの平均値Ｘ（バー）および標準偏差σを算出し、
たとえば、Ｘ（バー）±３σまたはＸ（バー）±６σと
なる判定基準を記憶部１２に自動的に記憶させ設定する
ことも可能である。また、大量のデータにより平均値Ｘ
（バー）および標準偏差σを算出し判定基準を設定する
場合、通信手段を設け外部でデータ処理することによ
り、データ量の拡大および処理速度の向上を図ることも
可能である。さらに、本半導体集積回路テスト制御装置
をテスタと一体化して構成し、本半導体集積回路テスト
制御装置内の制御ＣＰＵの機能をテスタ内のテスタＣＰ
Ｕに代行させることも可能である。
【００２２】
【発明の効果】以上説明したように、本発明による半導
体集積回路テスト方法およびテスト制御装置は、ウェー
ハ当たり良品数の上限値または不良品数の下限値を判定
基準として含み、これらと良品数または不良品数を比較
し判定できるため、半導体集積回路のテスト機能自体の
異常を検出できる。
体集積回路テスト方法およびテスト制御装置は、ウェー
ハ当たり良品数の上限値または不良品数の下限値を判定
基準として含み、これらと良品数または不良品数を比較
し判定できるため、半導体集積回路のテスト機能自体の
異常を検出できる。
【００２３】また、このテスト機能自体の異常による不
良品流出を防止できるため、ウェーハ上の半導体集積回
路のテスト品質が向上する。
良品流出を防止できるため、ウェーハ上の半導体集積回
路のテスト品質が向上する。
【００２４】さらに、ウェーハ当たり各テスト項目不良
品数と各判定基準とをそれぞれ比較し判定できるため、
特異な不良モードをもつ不良ウェーハの流出を防止でき
るなどの効果がある。
品数と各判定基準とをそれぞれ比較し判定できるため、
特異な不良モードをもつ不良ウェーハの流出を防止でき
るなどの効果がある。
【図面の簡単な説明】
【図１】本発明の半導体集積回路テスト制御装置の１実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図２】図１の半導体集積回路テスト制御装置における
テスト制御方法の１例を示すフローチャートである。
テスト制御方法の１例を示すフローチャートである。
【図３】従来の半導体集積回路テスト制御装置の１例を
示すブロック図である。
示すブロック図である。
１ 半導体集積回路テスト制御装置 １１ 制御ＣＰＵ １２ 記憶部 １３ 比較制御部 ２ テスタ ２１ テスタＣＰＵ ２２ ＰＡＳＳカウンタ ２３ ＦＡＩＬカウンタ ２４ 各ＢＩＮカウンタ ３ プローバ ４１〜５４ テスト方法の処理ステップ
Claims (3)
- 【請求項１】 ウェーハ上の各半導体集積回路を順にテ
ストし、不合格結果に対応して各テスト項目ごとの不良
品数およびそれらの合計不良品数をそれぞれ示す各ＢＩ
ＮカウンタおよびＦＡＩＬカウンタを増分し、合格結果
に対応して良品数を示すＰＡＳＳカウンタを増分し、前
記ウェーハ上の全半導体集積回路のテスト終了後に、前
記各カウンタの値をデータ処理し予め設定された判定基
準との比較判定する半導体集積回路テスト方法におい
て、前記判定基準がウェーハ当たり良品数の上限値また
は不良品数の下限値を含み、前記各カウンタの値をデー
タ処理し前記上限値または前記下限値を超えたとき、半
導体集積回路のテスト回路の異常発生を示す制御信号を
出力することを特徴とする半導体集積回路テスト方法。 - 【請求項２】 不合格結果に対応して各テスト項目ごと
の不良品数およびそれらの合計不良品数をそれぞれ増分
計数する各ＢＩＮカウンタおよびＦＡＩＬカウンタと、
合格結果に対応して良品数を増分計数するＰＡＳＳカウ
ンタと、を有するテスタを制御する共に、ウェーハ上の
各半導体集積回路を順にプローブするプローバを制御
し、前記ウェーハ上の各半導体集積回路を順にテスト
し、前記ウェーハ上の全半導体集積回路のテスト終了後
に、前記各カウンタの値をデータ処理し予め設定された
判定基準との比較判定する半導体集積回路テスト制御装
置において、ウェーハ当たり良品数の上限値または不良
品数の下限値を含む判定基準を記憶する記憶部と、前記
各カウンタの値をデータ処理し前記判定基準と比較し前
記上限値または前記下限値を超えたとき半導体集積回路
のテスト回路の異常発生を示す制御信号を出力する比較
制御部と、を備えることを特徴とする半導体集積回路テ
スト制御装置。 - 【請求項３】 前記テスタと一体化された、請求項２記
載の半導体集積回路テスト制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8136690A JP2868462B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体集積回路テスト方法およびテスト制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8136690A JP2868462B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体集積回路テスト方法およびテスト制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321115A JPH09321115A (ja) | 1997-12-12 |
| JP2868462B2 true JP2868462B2 (ja) | 1999-03-10 |
Family
ID=15181202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8136690A Expired - Fee Related JP2868462B2 (ja) | 1996-05-30 | 1996-05-30 | 半導体集積回路テスト方法およびテスト制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868462B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG117490A1 (en) * | 2004-04-23 | 2005-12-29 | Systems On Silicon Mfg Co Pte | A method for detecting probing stripes |
| JP5040190B2 (ja) * | 2006-06-27 | 2012-10-03 | 富士通セミコンダクター株式会社 | プローバ装置の制御方法、制御プログラム、およびプローバ装置 |
-
1996
- 1996-05-30 JP JP8136690A patent/JP2868462B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09321115A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6223098B1 (en) | Control system for semiconductor integrated circuit test process | |
| US4875002A (en) | Method of testing semiconductor wafers | |
| EP0870218B1 (en) | Method and system for assessing a measurement procedure and measurement-induced uncertainties on a batchwise manufacturing process of discrete products | |
| JP3099932B2 (ja) | インテリジェントテストラインシステム | |
| US8036848B2 (en) | Semiconductor wafer testing apparatus and method of testing semiconductor wafer | |
| US6304095B1 (en) | Semiconductor measurement instrument with the capability to dynamically change examination criteria | |
| US5654632A (en) | Method for inspecting semiconductor devices on a wafer | |
| US5670892A (en) | Apparatus and method for measuring quiescent current utilizing timeset switching | |
| JP2868462B2 (ja) | 半導体集積回路テスト方法およびテスト制御装置 | |
| JP2716288B2 (ja) | 半導体回路試験方式 | |
| US7009404B2 (en) | Method and device for testing the ESD resistance of a semiconductor component | |
| EP0424825B1 (en) | Method for measuring DC current/voltage characteristic of semi-conductor device | |
| JP2868347B2 (ja) | Ｌｓｉテスト装置 | |
| JP2978812B2 (ja) | 半導体試験装置及びその試験方法 | |
| JPH0429988B2 (ja) | ||
| JPS59228729A (ja) | 半導体測定装置 | |
| JP2904519B2 (ja) | 半導体テスタ | |
| JP3114753B2 (ja) | Ｌｓｉテスト方法 | |
| JPH04313084A (ja) | 半導体テストシステム | |
| JPH0697257A (ja) | 半導体装置の電気的特性検査装置 | |
| JP2003066124A (ja) | 半導体集積回路試験装置 | |
| JPH03214081A (ja) | 半導体集積回路のテスト方法 | |
| JPS584940A (ja) | 半導体装置テストシステム | |
| JPH042974A (ja) | 半導体装置のテスト方法 | |
| JPS63234543A (ja) | 半導体集積回路の自動選別装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981117 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |