JPH03214081A - 半導体集積回路のテスト方法 - Google Patents
半導体集積回路のテスト方法Info
- Publication number
- JPH03214081A JPH03214081A JP2009387A JP938790A JPH03214081A JP H03214081 A JPH03214081 A JP H03214081A JP 2009387 A JP2009387 A JP 2009387A JP 938790 A JP938790 A JP 938790A JP H03214081 A JPH03214081 A JP H03214081A
- Authority
- JP
- Japan
- Prior art keywords
- test
- data
- workmanship
- executed
- tests
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 230000005856 abnormality Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000007812 deficiency Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 6
- 238000010998 test method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路（以下ＩＣと呼ぶ）をテスト
する工Ｏテスタ（以下テスタと呼ぶ）に使用されるテス
ト方法に関するものである。
する工Ｏテスタ（以下テスタと呼ぶ）に使用されるテス
ト方法に関するものである。
第２図は従来のＬ８工用テスタに使用されるテスト方法
を記述したフローチャートである。図において、ステッ
プ１はテスト１１ステツプ２はテスト２、・・・、ステ
ップ３Ｆｉテストｎで１つの試験項目の中で実行される
ｈ個のテストの実行状態を示す。また、第３図はテスタ
による被測定ＩＣ（以下Ｄ（ＩＴと呼ぶ）の試験状態を
示すブロック図で、図において、（１）はテｘｐ、（２
）はＤ（ＦＴ、（３）は計測信号、（４）ＦｉＯＰ Ｏ
，（５）はＧＯカウンタ、（６）はＮＧカウンタである
。試験結果によるＤ Ｕ Ｔ （２）のＧｏ（良品）ま
たはＮＧ（不良品）の数置をＧＯカウンタ（５）及びＮ
Ｇカウンタ（６）でカウントする。
を記述したフローチャートである。図において、ステッ
プ１はテスト１１ステツプ２はテスト２、・・・、ステ
ップ３Ｆｉテストｎで１つの試験項目の中で実行される
ｈ個のテストの実行状態を示す。また、第３図はテスタ
による被測定ＩＣ（以下Ｄ（ＩＴと呼ぶ）の試験状態を
示すブロック図で、図において、（１）はテｘｐ、（２
）はＤ（ＦＴ、（３）は計測信号、（４）ＦｉＯＰ Ｏ
，（５）はＧＯカウンタ、（６）はＮＧカウンタである
。試験結果によるＤ Ｕ Ｔ （２）のＧｏ（良品）ま
たはＮＧ（不良品）の数置をＧＯカウンタ（５）及びＮ
Ｇカウンタ（６）でカウントする。
次に動作について説明する。第２図のフローチャートに
おいて、Ｄσで（２）をテストする為のテストプログラ
ムがスタートシ、そのプログラムの記述に従ってテス）
ｌから順次実行されていく。通常、実行される各テスト
項目において、最初にＮＧ（不Ｊｌ）と判定されると、
テストプログラムの実行はそこで終りストップしてしま
う。プログラムに記述された全テスト項目（テス）ｎ）
が総て００（良品）の場合は、プログラムが最後まで実
行されて初めてストップに至る。何れにしても、１つの
ＤＩＩＴ（２）Ｋ対し通常は１回だけテストプログラム
が実行され、プログラム中に記述され実行される各テス
ト項目毎に良／不良を判定し、且つ、その全テスト項目
中全て良と判定されたＤ Ｕ ？ （２）は良品で有り
、どれか１つ以上のテスト項目で不良と判定された′Ｄ
σ！（２）は不良となる。
おいて、Ｄσで（２）をテストする為のテストプログラ
ムがスタートシ、そのプログラムの記述に従ってテス）
ｌから順次実行されていく。通常、実行される各テスト
項目において、最初にＮＧ（不Ｊｌ）と判定されると、
テストプログラムの実行はそこで終りストップしてしま
う。プログラムに記述された全テスト項目（テス）ｎ）
が総て００（良品）の場合は、プログラムが最後まで実
行されて初めてストップに至る。何れにしても、１つの
ＤＩＩＴ（２）Ｋ対し通常は１回だけテストプログラム
が実行され、プログラム中に記述され実行される各テス
ト項目毎に良／不良を判定し、且つ、その全テスト項目
中全て良と判定されたＤ Ｕ ？ （２）は良品で有り
、どれか１つ以上のテスト項目で不良と判定された′Ｄ
σ！（２）は不良となる。
これらの動作を総ての試験項目をＤＯＴのあるロウ）Ｋ
対して実行して、それらの全良品数または全不良品数を
カウントし、或いは不良率を演算してそのロウトの品質
情報として得る事が出来る０〔発明が解決しようとする
１ｔｊＩ！ｌ）従来のＸａのテスト方法は以上のように
構成されていたので、あるＤ（ＦＴ又はあるロウトの品
質情報は、テスト実行後の良品／不良品の結果だけを例
えは不良数又は不良率としてしか得られず、個々のテス
ト項目についてＤｆｆＴの出来映えを評価したりするに
は不向きであるなどの問題点があった。
対して実行して、それらの全良品数または全不良品数を
カウントし、或いは不良率を演算してそのロウトの品質
情報として得る事が出来る０〔発明が解決しようとする
１ｔｊＩ！ｌ）従来のＸａのテスト方法は以上のように
構成されていたので、あるＤ（ＦＴ又はあるロウトの品
質情報は、テスト実行後の良品／不良品の結果だけを例
えは不良数又は不良率としてしか得られず、個々のテス
ト項目についてＤｆｆＴの出来映えを評価したりするに
は不向きであるなどの問題点があった。
この発明は上記のような問題点を解消する丸めになされ
たもので、従来と同じ（ＤＯＴのテスト結果の品質情報
を得る事ができるとともに、さらに、実行されている各
テスト項目の任意のテスト項目に対してもＤＱ丁の出来
映え出来王台としての品質情報を得る様に出来るｘＯの
テスト方法を得る事を目的とする。
たもので、従来と同じ（ＤＯＴのテスト結果の品質情報
を得る事ができるとともに、さらに、実行されている各
テスト項目の任意のテスト項目に対してもＤＱ丁の出来
映え出来王台としての品質情報を得る様に出来るｘＯの
テスト方法を得る事を目的とする。
この発明に係る２０のテスト方法は、そのテスト方法中
で各テスト項目実行時における処理を単にテスト結果の
判定としての良／不良をカウントするだけでなく、その
テスト実行時に得られるデータ（例えけ測定値などのデ
ータ）を加工処理し、その加工処理されたデータを元に
１）ＵＴの出来映えを評価する事が出来るような品質情
報を得られるようにしたものである〇 〔作用〕 この発明におけるＸＯのテスト方法は、テスト実行時に
おける結果の処理が予め設定したデータ処理ルーチンに
従って行なわれ、必要とする品質情報が得られる。
で各テスト項目実行時における処理を単にテスト結果の
判定としての良／不良をカウントするだけでなく、その
テスト実行時に得られるデータ（例えけ測定値などのデ
ータ）を加工処理し、その加工処理されたデータを元に
１）ＵＴの出来映えを評価する事が出来るような品質情
報を得られるようにしたものである〇 〔作用〕 この発明におけるＸＯのテスト方法は、テスト実行時に
おける結果の処理が予め設定したデータ処理ルーチンに
従って行なわれ、必要とする品質情報が得られる。
以下、この発明の一実施例を図について説明する０第１
図において、ステップｌはテスト１１ステツプ３はテス
ト２・・・、ステップ６はテストｎの各テスト項目の実
行部分で、データ処理（ステップ２、ステップ４、ステ
ップ６）はそれぞれのテスト実行後のデータ処理ルーチ
ンを表わす０次に動作について説明する０ テストプログラムがスタートした後、テスト１１テスト
２、・・・、の順に従ってテストが実行される０この時
、各テストが良品であれは、ＩＩＩ後のテストｎ迄実行
されて行くｏこれらの各テスト実行後に、実行結果とし
ての良／不良や測定値などの各データを、各々に応じた
データ処理ルーチンの中で加工処理をして行くｏ例えは
、このデータ処理ルーチンの中で、ＮＧとなったテスト
項目の測定値を必要な統計的処理を行なう事で、ＮＧと
判定された複数のＤＯＴについてのデータが収集出来て
、ロウト全体としての出来映えが品質情報として得る事
が出来る〇 なお、上記実施例では各テスト項目対応のデータ処理の
場合について示したが、いくつかのテスト項目にま九が
るデータ処理を設けてもよい。また、この実施例では各
テストの結果がＮＧの時のみの場合データ処理ルーチン
へ行く場合を示したが、各テストの結果がＧＯの時でも
よい。
図において、ステップｌはテスト１１ステツプ３はテス
ト２・・・、ステップ６はテストｎの各テスト項目の実
行部分で、データ処理（ステップ２、ステップ４、ステ
ップ６）はそれぞれのテスト実行後のデータ処理ルーチ
ンを表わす０次に動作について説明する０ テストプログラムがスタートした後、テスト１１テスト
２、・・・、の順に従ってテストが実行される０この時
、各テストが良品であれは、ＩＩＩ後のテストｎ迄実行
されて行くｏこれらの各テスト実行後に、実行結果とし
ての良／不良や測定値などの各データを、各々に応じた
データ処理ルーチンの中で加工処理をして行くｏ例えは
、このデータ処理ルーチンの中で、ＮＧとなったテスト
項目の測定値を必要な統計的処理を行なう事で、ＮＧと
判定された複数のＤＯＴについてのデータが収集出来て
、ロウト全体としての出来映えが品質情報として得る事
が出来る〇 なお、上記実施例では各テスト項目対応のデータ処理の
場合について示したが、いくつかのテスト項目にま九が
るデータ処理を設けてもよい。また、この実施例では各
テストの結果がＮＧの時のみの場合データ処理ルーチン
へ行く場合を示したが、各テストの結果がＧＯの時でも
よい。
以上のようにこの発明によれけ、各テスト項目対応の品
質情報のデータ処理がテストプログラムの実行時に同時
に行なうので、１）σ！やロウトの出来映えが直ちに得
る事が出来る効果がある。
質情報のデータ処理がテストプログラムの実行時に同時
に行なうので、１）σ！やロウトの出来映えが直ちに得
る事が出来る効果がある。
第１図はこの発明の一実施例によるＩＯのテスト方法を
示す７０−チャート、第２図は従来のＩＯのテスト方法
の７０−チャート、第３図はテスタによるＤＵ’ｌ’の
テスト状態のブロック図である。 図において、（１）はテスタ、（２）はｎ ＯＴ ｓ
（３）は計測信号、（４）は０Ｐｔｌ、（６）、（６）
ｌ；ｉ各、＊ＧＯ３び１ｅ数量のカウンタを示す。 手続補正書（自発） 平成 ２年 ５月２−
示す７０−チャート、第２図は従来のＩＯのテスト方法
の７０−チャート、第３図はテスタによるＤＵ’ｌ’の
テスト状態のブロック図である。 図において、（１）はテスタ、（２）はｎ ＯＴ ｓ
（３）は計測信号、（４）は０Ｐｔｌ、（６）、（６）
ｌ；ｉ各、＊ＧＯ３び１ｅ数量のカウンタを示す。 手続補正書（自発） 平成 ２年 ５月２−
Claims (1)
- 半導体集積回路を試験するＩＣテスタにおいて、そのソ
フトウェアたるテストプログラムの中で被測定ＩＣの複
数のテスト項目の中の任意のテスト項目について、同一
製造プロセスの複数のＤＵＴの出来映えを評価出来る事
を目的として、任意のテスト項目毎に不良率やヒストグ
ラムなどのデータを収集及び加工し、また、所定の管理
基準値を予め設定しておく事によつてロウト内の電気的
特性の異常の有無を早期に発見出来る様にした事を特徴
とする半導体集積回路のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009387A JPH03214081A (ja) | 1990-01-17 | 1990-01-17 | 半導体集積回路のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009387A JPH03214081A (ja) | 1990-01-17 | 1990-01-17 | 半導体集積回路のテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214081A true JPH03214081A (ja) | 1991-09-19 |
Family
ID=11719034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009387A Pending JPH03214081A (ja) | 1990-01-17 | 1990-01-17 | 半導体集積回路のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214081A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05143384A (ja) * | 1991-11-18 | 1993-06-11 | Sanyo Electric Co Ltd | 異常検出装置 |
-
1990
- 1990-01-17 JP JP2009387A patent/JPH03214081A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05143384A (ja) * | 1991-11-18 | 1993-06-11 | Sanyo Electric Co Ltd | 異常検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19900343A1 (de) | Fehleranalyseverfahren und Prozeßsteuerverfahren | |
| US6701204B1 (en) | System and method for finding defective tools in a semiconductor fabrication facility | |
| JP2002071575A (ja) | 欠陥検査解析方法および欠陥検査解析システム | |
| US20030169064A1 (en) | Selective trim and wafer testing of integrated circuits | |
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| US6539272B1 (en) | Electric device inspection method and electric device inspection system | |
| CN111257715B (zh) | 一种晶圆测试方法及装置 | |
| JPH03214081A (ja) | 半導体集積回路のテスト方法 | |
| JP2000243794A (ja) | 半導体ウエハの解析方法 | |
| JP2000321327A (ja) | 半導体装置の検査装置及び半導体装置の検査方法 | |
| JPS59228726A (ja) | 不良解析装置 | |
| JP3808575B2 (ja) | 歩留まり解析方法及びその装置 | |
| JP3973753B2 (ja) | 半導体不良解析方法および装置並びに半導体不良解析プログラムを記録した記録媒体 | |
| TWI220288B (en) | Method of defect control | |
| JP2868462B2 (ja) | 半導体集積回路テスト方法およびテスト制御装置 | |
| JPH08274139A (ja) | 半導体装置の試験方法 | |
| JP3307304B2 (ja) | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 | |
| TWI431706B (zh) | 辨識晶圓圖樣式的方法與電腦程式產品 | |
| JPH02287241A (ja) | 外観検査方法及びその装置並びに製品の製造工程中における異常原因除去方法 | |
| JP2001308157A (ja) | 不良モードを有するウェハーの自動分類方法 | |
| JPH0927531A (ja) | 歩留まり統計解析方法および装置 | |
| JP2657298B2 (ja) | 半導体ウエハの検査方法 | |
| JP2004266017A (ja) | 半導体ウエハの検査方法 | |
| JP2765855B2 (ja) | 半導体装置の検査方法 | |
| JPS58103151A (ja) | 半導体基板の検査方法 |