JP2868347B2 - Lsiテスト装置 - Google Patents

Lsiテスト装置

Info

Publication number
JP2868347B2
JP2868347B2 JP3292412A JP29241291A JP2868347B2 JP 2868347 B2 JP2868347 B2 JP 2868347B2 JP 3292412 A JP3292412 A JP 3292412A JP 29241291 A JP29241291 A JP 29241291A JP 2868347 B2 JP2868347 B2 JP 2868347B2
Authority
JP
Japan
Prior art keywords
test
lot
skip
wafer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3292412A
Other languages
English (en)
Other versions
JPH05102284A (ja
Inventor
拓美 錦戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP3292412A priority Critical patent/JP2868347B2/ja
Publication of JPH05102284A publication Critical patent/JPH05102284A/ja
Application granted granted Critical
Publication of JP2868347B2 publication Critical patent/JP2868347B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSIテスト装置に関
し、特に被測定LSIのテスト時間短縮のアルゴリズム
を有するLSIテスト装置に関する。
【0002】
【従来の技術】従来、この種のLSIテスト装置のテス
ト簡略化のアルゴリズムは、図4に示したフローチャー
トの如くなっていた。
【0003】本例では、テストmとテストnがスキップ
の対象となるように条件を設定しているものとする。テ
ストスタート後、ルーチン100において、スキップの
初期値を設定するために被測定チップがロットの先頭か
否かを判定し、被測定チップがロットの先頭であれば、
スキップ条件設定1で初期化のため、スキップの条件、
即ち何個連続パスでスキップをかけるか、スキップ対象
のテストの設定等の条件を設定する。
【0004】その後一つ一つのチップを、被測定チップ
の第1番目のテスト2から、第2番目のテスト3、m+
1番のテスト5、n+1番目のテスト7を経てテスト
の終り8まで順に設定して行く。ルーチン21におい
て、チップの測定数が増え、スキップ条件設定1で設定
したスキップ条件がm番目のテストで決定されたと判定
されると、m番目のテストがスキップ対としてスキ
ップされ、さらにルーチン22において、n番目のテス
がスキップの条件を満足したかをチェックその
条件が満足されると、n番目のテストがスキップ対
としてスキップされる。ただし、ルーチン21、22に
おいて、判定条件が満足されないと、該当するテスト
は、スキップされない。
【0005】このようにスキップするテストを複数個設
定して、スキップ条件を満足したら、それより後のチッ
プにおいては、スキップ対象となるテストを実行しない
ようにしてテストプログラムの実行時間を短縮し、LS
Iテスト装置の測定効率を上げていた。
【0006】今、仮にウェーハ1枚から100個の良品
が得られる可能性があるLSIであって、1ロットが5
0枚で構成されるLSIが有り、あるテストのスキップ
条件を連続して良品が200個得られた場合にスキップ
対象として設定すると、同テストが連続して良品を20
0個測定した場合、201個目のチップからは、同テス
トは実行されないことになる。即ち、3枚目以降のウェ
ーハにおいては、同テストは実行されなくなる。このよ
うにしてテスト時間の短縮を図っていた。
【0007】
【発明が解決しようとする課題】上述したテスト簡略化
のアルゴリズムは、ロットの数量単位であるため、次
のような問題がある。
【0008】即ち3枚目のウェーハにおいて製造工程で
の何らかの不具合が有り、同テストでの不良品が混入し
たとしても、それらの不良品は、除去できないことにな
り、次工程へ不良品が混入されてしまうという問題があ
る。
【0009】特に、1ロット当りのウェーハの枚数が少
ない場合、上述のように、次工程に不良品が混入されて
しまうと、その不良品を取除くために時間を費やし、顧
客に対し納期遅れとなる恐れが生ずる。特にウェーハ製
造工程において枚葉処理が多ければ、上記恐れが生ずる
確率が高くなる。
【0010】一方、LSIテスタの使用効率の点から考
えると、例えば、1ロットが2枚のウェーハで構成され
ていた場合は、スキップ対象のテストが設定されなくな
り、全てのテストが実行されてしまうため、テスの使
用効率が悪くなる。
【0011】また、全測定チップの何番目でスキップが
かかったのか、或はウェーハ何枚目でスキップがかかっ
たのか、テスタの使用効率は、スキップをかけなかった
場合に比べてどのくらい上がったのかを判定する機能も
なかった。
【0012】本発明の目的は、テスタの使用効率を上げ
ると同時に、使用効率をモニタし、次工程に対し、より
信頼性の高いチップを供給するLSIテスト装置を提供
することにある。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るLSIテスト装置は、1枚のウェーハ
に形成された同一機能をもつ複数個のLSIを検査する
LSIテスト装置であって、 予め1ロット当りのウェー
ハ枚数、及び小ロット、大ロットの判断基準を装置本体
に入力しておく手段と、 1ロット当りのウェーハ枚数
と、ウェーハ1枚当りの良品が得られる数値との関係か
ら、LSIの検査を小ロット又は大ロットのいずれで行
うかの判断をし、 小ロットの場合に枚葉処理を、大ロッ
トの場合にロット処理をそれぞれ使い分ける手段と、
記枚葉処理が選択された場合に、ウェーハ単位でLSI
の検査を行ない設定数の良品が連続して得られたとき
に、不要なテストをスキップして検査を実行する手段
と、 前記ロット処理が選択された場合に、ロット単位で
LSIの検査を行ない、設定数の良品が連続して得られ
たときに、不要なテストをスキップして検査を実行する
手段とを有するものである。
【0014】
【作用】ロットサイズによって、ウェーハ1枚単位でテ
ストのスキップ判断を行う枚葉処理と、ロット全体でテ
ストのスキップ判断を行うロット処理とを使い分け、さ
らにスキップの有無でのテスタ測定時間の比較を行な
【0015】
【実施例】次に、図面を参照して本発明の実施例につい
て説明する。
【0016】図1は本発明の一実施例に係るLSIテス
ト装置を示すブロック図である。
【0017】図1において、101は、テスト装置全体
の制御及び本発明における枚葉処理とロット処理の制
御、その他テストに関わる全ての制御を行うコントロー
である。102は、タイミング発生器で、被測定デバ
イス(以下、DUTという)に印加する電圧,電流のタ
イミングを制御するものである。
【0018】103は、パターン発生器で、DUTの入
出力の期待値を発生するものである。104は、フォー
マットコントローラで、テストヘッドを通してDUTへ
印加する電圧,電流波形及びDUTから出力される波形
の制御を行うものである。
【0019】105はDCユニットで、テストヘッドを
通してDUTのDCパラメータをテストするものであ
る。106はDPSで、DUTにバイアス電圧,電流を
供給するものである。
【0020】107はレベラで、テストヘッドに内蔵さ
れDUTにパルスを印加するパルスドライバのレベル、
及びDUTのパルス出力の判定レベルを調整制御するも
のである。108はテストヘッドで、DUTとテスト装
置とのインターフェイスとなるものである。
【0021】本発明における枚葉処理とロット処理との
制御は、コントローラ101に格納されたプログラムま
たは、コントローラ101に組み込まれた専用ハードウ
ェアで実行される。
【0022】まず図2(A)に示すように、ルーチン2
00において、テスト対象のロットが小ロットか否かを
判断する。尚、予め1ロット当りのウェーハ枚数、及び
小ロット、大ロットの判断基準はテスタに入力してお
く。
【0023】その状態で小ロットの場合は枚葉処理30
、小ロットでない(大ロット)場合はロット処理40
をそれぞれ採用する。
【0024】まず、枚葉処理300であることを示すフ
ラグ300の小ロット対応、即ち枚葉処理300につい
て同図(B)を用いて説明する。ルーチン20におい
て、ウェーハの先頭のチップか否かを判断し、先頭のチ
ップならば、まず、スキップ条件設定1でスキップの条
件を設定する。
【0025】この場合の設定条件は、例えば、ウェーハ
中の有効チップ数の20%の数だけテストで連続して
品が得られたならば、それ以降、同じく設定されたテス
トはスキップ対象とする。但し、有効チップ数は、予め
テスタにインプットしておくものとする。
【0026】本例ではルーチン21において、m番目の
テスト4がスキップの条件を満足したか否かをチェック
し、満足されたら、m番目のテストをスキップ対
してスキップし、第m+1番目のテスト5に移る。
【0027】次にルーチン22において、n番目のテス
がスキップの条件を満足したかをチェックし、ルー
チン21と全く同じ機能で条件が満足されたら、第n番
目のテスト6をスキップし、第n+1番目のテスト7に
移る。そして、テストエンドまで、プログラムを実行
する
【0028】従って、枚葉処理300であることを示す
フラグ300からテストエンド8までを、ウェーハが更
新される度にスキップ条件を更新して、実行する。即
ち、1枚のウェーハの20%程度でスキップの条件をチ
ェックし、条件が満足されれば、ウェーハの残り80%
がスキップの対象となるのである。
【0029】次に、ロット処理400であることを示す
フラグ400のモニタ機能付きのロットスキップについ
て図3を用いて説明する。
【0030】図3において、図4と同じ番号のものは、
図3と全く同じなので、説明を省略する。また、図2
(A),図2(B)と同じ番号のものも、それぞれ同じ
であり、その説明を省略する。9は、スキップがかかっ
た後に被測定ウェーハが更新される度に先頭数個のチッ
プをスキップを解除して、スキップ対象のテストをする
場合のそのモニタ個数及びモニタでフェイルとなった場
合再びスキップモードに復帰しないようにするためのカ
ウンタの初期化を実施する。Cm,Cnは、それぞれス
キップ対象テスト、テストmとテストnにおいてスキッ
プを一時解除してモニタするテストの回数のカウンタで
あり、本例では、モニタ回数は5回である。またFm,
Fnは、モニタテストでフェイルとなった場合再びスキ
ップモードへ復帰しないようにするためのフラグであ
る。
【0031】31は、テストmにおいて、モニタでフェ
イルになっていないかどうかのテストmのフェイル
ェックするルーチンであり、10は、テストmのスキッ
プ解除後のモニタ数カウント、4はテストmのモニタ回
数のチェックを行うルーチンである。
【0032】51は、モニタでフェイルの場合再びスキ
ップモードに復帰しないことのテストmのモニタテスト
でのフェイルチェックするルーチンである。
【0033】32,14,42,52はテストnに関
るルーチンであり、そのルーチンでの機能は、ルーチン
31,10,41,51と全く同じである。32はテス
トnのフェイルチェックするルーチン、14はテスト
nのモニタ数カウント、42はテストnのモニタ回数チ
ェック、52はテストnのモニタテストでのフェイル
チェックするルーチンである。
【0034】以上を1ロットの全ウェーハ、全チップの
測定が終了するまで繰り返す。但し、スキップ条件設定
1での設定条件は、図4と同じである。
【0035】このように従来のスキップ機能にウェーハ
が更新される度に数個のモニタ機能をもたせて、測定の
信頼性を上げている。
【0036】以上説明したようにロットサイズにより、
枚葉処理とロット処理とを使い分け、これによりテスタ
使用効率を高め、かつ従来スキップにウェーハ毎のモニ
タ機能をもたせ、信頼性を確保している。また、スキッ
プの有無によるテスタの1ロット当りの測定時間を比較
することにより、テスタの使用効率の計算も可能とな
る。
【0037】
【発明の効果】以上説明したように本発明のLSIテス
ト装置は、ウェーハの枚数、ロット中の個数のどちらで
もスキップをかけることができ、効率のよいスキップ測
定が可能であるばかりでなく、ウェーハ枚数単位のスキ
ップにより、次工程に対し、より信頼性の高いチップを
供給することができる。さらにスキップの有無によるテ
スタの使用効率がモニタできる。
【図面の簡単な説明】
【図1】本発明に係るLSIテスト装置を示すブロック
図である。
【図2】(A),(B)は、本発明に係るスキップの実
施例を示すフローチャートである。
【図3】本発明に係るスキップの実施例を示すフローチ
ャートである。
【図4】従来のテストプログラムの流れを示すフローチ
ャートである。
【符号の説明】
1 スキップ条件設定 2 被測定チップの第1番目のテスト 3 被測定チップの第2番目のテスト 4 被測定チップの第m番目のテストでスキップ対象 5 被測定チップの第m+1番目のテスト 6 被測定チップの第n番目のテストでスキップ対象 7 被測定チップの第n+1番目のテスト 8 テストエンド 9 スキップ解除してモニタする個数及びモニタ後フェ
イルの場合再びスキップモードに復帰しないようにする
ためのフラグの初期化 10 テストmのモニタ数カウント 11 m番目のテスト 12 テストmのフェイルフラグセット 13 1チップのテスト終了 14 テストnのモニタ数カウント 15 n番目のテスト 16 テストnのフェイルフラグセット 20 ウェーハ先頭チップのチェック 21 テストmがスキップの条件を満足したかをチェッ
クするルーチン 22 テストnがスキップの条件を満足したかをチェッ
クするルーチン 31 テストmのフェイルフラグチェックのルーチン 32 テストnのフェイルフラグチェックのルーチン 41 テストmのモニタ回数チェックのルーチン 42 テストnのモニタ回数チェックのルーチン 51 テストmのモニタテストでのフェイルチェックの
ルーチン 52 テストnのモニタテストでのフェイルチェックの
ルーチン 100 スキップの初期値を設定するために被測定チッ
プがロットの先頭か否かを判定するルーチン 101 コントローラ 102 タイミング発生器 103 パターン発生器 104 フォーマットコントローラ 105 DCユニット 106 DPS 107 レベラ 108 テストヘッド 200ロットのテストの先頭でウェーハ枚数からロット
スキップか枚葉スキップかを判断するルーチン 300 枚葉処理 400 ロット処理
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/66 G01R 31/26

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 1枚のウェーハに形成された同一機能を
    もつ複数個のLSIを検査するLSIテスト装置であっ
    て、 予め1ロット当りのウェーハ枚数、及び小ロット、大ロ
    ットの判断基準を装置本体に入力しておく手段と、 1ロット当りのウェーハ枚数と、ウェーハ1枚当りの良
    品が得られる数値との関係から、LSIの検査を小ロッ
    ト又は大ロットのいずれで行うかの判断をし、小ロット
    の場合に枚葉処理を、大ロットの場合にロット処理をそ
    れぞれ使い分ける手段と、 前記枚葉処理が選択された場合に、ウェーハ単位でLS
    Iの検査を行ない設定数の良品が連続して得られたとき
    に、不要なテストをスキップして検査を実行する手段
    と、 前記ロット処理が選択された場合に、ロット単位でLS
    Iの検査を行ない、設定数の良品が連続して得られたと
    きに、不要なテストをスキップして検査を実行する手段
    とを有する ことを特徴とするLSIテスト装置。
JP3292412A 1991-10-11 1991-10-11 Lsiテスト装置 Expired - Lifetime JP2868347B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3292412A JP2868347B2 (ja) 1991-10-11 1991-10-11 Lsiテスト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3292412A JP2868347B2 (ja) 1991-10-11 1991-10-11 Lsiテスト装置

Publications (2)

Publication Number Publication Date
JPH05102284A JPH05102284A (ja) 1993-04-23
JP2868347B2 true JP2868347B2 (ja) 1999-03-10

Family

ID=17781455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3292412A Expired - Lifetime JP2868347B2 (ja) 1991-10-11 1991-10-11 Lsiテスト装置

Country Status (1)

Country Link
JP (1) JP2868347B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656887B2 (ja) * 2004-07-27 2011-03-23 富士通セミコンダクター株式会社 半導体装置の検査方法
CN115756996B (zh) * 2023-01-09 2023-04-18 苏州浪潮智能科技有限公司 一种芯片测试方法、装置、设备及可读存储介质
CN116774990B (zh) * 2023-08-25 2023-11-28 合肥晶合集成电路股份有限公司 一种半导体机台的产品程式管理系统及管理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344949A (ja) * 1989-07-13 1991-02-26 Mitsubishi Electric Corp ウェハテスト方法

Also Published As

Publication number Publication date
JPH05102284A (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
Miller I/sub DDQ/testing in deep submicron integrated circuits
US5589765A (en) Method for final testing of semiconductor devices
US6414508B1 (en) Methods for predicting reliability of semiconductor devices using voltage stressing
US4630270A (en) Method for identifying a faulty cell in a chain of cells forming a shift register
WO1998018066A2 (en) Method and system for assessing a measurement procedure and measurement-induced uncertainties on a batchwise manufacturing process of discrete products
US5654632A (en) Method for inspecting semiconductor devices on a wafer
JP2868347B2 (ja) Lsiテスト装置
US6812724B2 (en) Method and system for graphical evaluation of IDDQ measurements
US6480011B2 (en) Screening of semiconductor integrated circuit devices
US6943573B1 (en) System and method for site-to-site yield comparison while testing integrated circuit dies
JP2868462B2 (ja) 半導体集積回路テスト方法およびテスト制御装置
Shaw et al. Statistical outlier screening as a test solution health monitor
JP3114753B2 (ja) Lsiテスト方法
JP2996216B2 (ja) 装置の検査方法
JP2008028271A (ja) 半導体集積回路装置のテスト方法、および半導体集積回路装置の検査装置
JP3232588B2 (ja) Ic並列試験システム
JP3245444B2 (ja) ウエハ検査方法
JP2001074804A (ja) 試験装置および試験方法
JPH04313084A (ja) 半導体テストシステム
JP2003066124A (ja) 半導体集積回路試験装置
Ting et al. An overkill detection system for improving the testing quality of semiconductor
JPH034181A (ja) 半導体試験装置
JPS63253276A (ja) Ic試験システム
JPH0697257A (ja) 半導体装置の電気的特性検査装置
JP2690711B2 (ja) 半導体装置用テスト装置およびテスト方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101225

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101225

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101225

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111225

Year of fee payment: 13

EXPY Cancellation because of completion of term