JP2519064B2 - 半導体デバイスのパラメトリック検査方法 - Google Patents
半導体デバイスのパラメトリック検査方法Info
- Publication number
- JP2519064B2 JP2519064B2 JP62191674A JP19167487A JP2519064B2 JP 2519064 B2 JP2519064 B2 JP 2519064B2 JP 62191674 A JP62191674 A JP 62191674A JP 19167487 A JP19167487 A JP 19167487A JP 2519064 B2 JP2519064 B2 JP 2519064B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- inspection
- semiconductor device
- measurement item
- parametric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体デバイスのパラメトリック検査方法
に関する。
に関する。
(従来の技術) 半導体ウエハに多数の集積回路チップを形成するが、
この集積回路チップ内に設けられるキーとなるトランジ
スタをテストエレメントチップに設けて、サンプル測定
することが行われている。すなわち、半導体ウエハの予
め定められた位置例えば中心部、周辺部の90度間隔で4
か所の計5か所にテストエレメントチップを設け、この
5か所のテストエレメントチップについて多数の測定項
目例えば100項目程度の静特性の測定を行っている。一
般に、DCパラメトリックテスタと呼ばれている。この測
定結果について予め定められた設定基準内か、基準外か
の評価を行っている。この評価により基準外になった
時、解析し半導体製造プロセスの調整を行っている。
この集積回路チップ内に設けられるキーとなるトランジ
スタをテストエレメントチップに設けて、サンプル測定
することが行われている。すなわち、半導体ウエハの予
め定められた位置例えば中心部、周辺部の90度間隔で4
か所の計5か所にテストエレメントチップを設け、この
5か所のテストエレメントチップについて多数の測定項
目例えば100項目程度の静特性の測定を行っている。一
般に、DCパラメトリックテスタと呼ばれている。この測
定結果について予め定められた設定基準内か、基準外か
の評価を行っている。この評価により基準外になった
時、解析し半導体製造プロセスの調整を行っている。
(発明が解決しようとする問題点) しかしながら、上記評価について詳査してみると、測
定の設定基準外と判定されるものの中には、基準近傍の
特性を示すものがあり、この特性を示すものの中にはプ
ロセスを変更したり、すべてのロットについて対象外と
判定する必要のないものがあることが判った。
定の設定基準外と判定されるものの中には、基準近傍の
特性を示すものがあり、この特性を示すものの中にはプ
ロセスを変更したり、すべてのロットについて対象外と
判定する必要のないものがあることが判った。
本発明は、かかる従来の事情に対処してなされたもの
で、第一次測定により設定基準外のロットについて再度
測定することによりプロセスの検討、変更等を行う大幅
な生産性の向上を図ることのできる半導体デバイスのパ
ラメトリック検査方法を提供しようとするものである。
で、第一次測定により設定基準外のロットについて再度
測定することによりプロセスの検討、変更等を行う大幅
な生産性の向上を図ることのできる半導体デバイスのパ
ラメトリック検査方法を提供しようとするものである。
[発明の構成] (問題点を解決するための手段) すなわち本発明は、半導体ウエハに形成された半導体
デバイスのパラメトリック検査を行う半導体デバイスの
パラメトリック検査方法において、 予め定められた測定条件に従って、半導体ウエハ上に
形成された半導体デバイスの電極パッドにプローブ針先
端を接触させて所定の測定項目の検査信号を供給すると
ともに、当該半導体デバイスからの信号を測定する第1
ステップと、 前記第1ステップにおける測定結果について、予め定
められた各測定項目毎の判定基準と比較し、判定基準外
の測定値を示す測定項目の有無を検出する第2ステップ
と、 前記第2ステップにおける判定結果を各測定項目毎に
データとして記憶する第3ステップと、 前記第3ステップにおいて記憶されたデータから、前
記判定基準外の測定値のある測定項目について再検査が
必要か否かを解析するとともに、再検査が必要とされた
測定項目について、前記判定基準の変更が必要か否かを
解析し、判定基準の変更が必要と判断された場合は、当
該判定基準を変更する第4ステップとを具備し、 前記第4ステップにおいて再検査が必要と判断された
場合、当該測定項目について、前記半導体ウエハ上に形
成された全半導体デバイスに対して前記第1ステップか
らの工程を実行することを特徴とする。
デバイスのパラメトリック検査を行う半導体デバイスの
パラメトリック検査方法において、 予め定められた測定条件に従って、半導体ウエハ上に
形成された半導体デバイスの電極パッドにプローブ針先
端を接触させて所定の測定項目の検査信号を供給すると
ともに、当該半導体デバイスからの信号を測定する第1
ステップと、 前記第1ステップにおける測定結果について、予め定
められた各測定項目毎の判定基準と比較し、判定基準外
の測定値を示す測定項目の有無を検出する第2ステップ
と、 前記第2ステップにおける判定結果を各測定項目毎に
データとして記憶する第3ステップと、 前記第3ステップにおいて記憶されたデータから、前
記判定基準外の測定値のある測定項目について再検査が
必要か否かを解析するとともに、再検査が必要とされた
測定項目について、前記判定基準の変更が必要か否かを
解析し、判定基準の変更が必要と判断された場合は、当
該判定基準を変更する第4ステップとを具備し、 前記第4ステップにおいて再検査が必要と判断された
場合、当該測定項目について、前記半導体ウエハ上に形
成された全半導体デバイスに対して前記第1ステップか
らの工程を実行することを特徴とする。
(作用) 上記構成の本発明の半導体デバイスのパラメトリック
検査方法では、多数の測定項目について測定の一部の測
定項目について判定基準外の測定結果が発生した時、再
度検査を当該ロツトについて実行し、製造工程の変更、
修正の検討を行うことにより、大幅な生産性の向上を図
ることができる。
検査方法では、多数の測定項目について測定の一部の測
定項目について判定基準外の測定結果が発生した時、再
度検査を当該ロツトについて実行し、製造工程の変更、
修正の検討を行うことにより、大幅な生産性の向上を図
ることができる。
(実施例) 以下本発明の半導体デバイスのパラメトリック検査方
法を図面を参照して一実施例について説明する。
法を図面を参照して一実施例について説明する。
この実施例のパラメトリック検査装置1には、半導体
ウエハ上に形成されたテストエレメントチップの電極パ
ッドにプローブ装置2のプローブ針先端を接触させ、テ
ストエレメントに所定の測定項目の検査信号を供給する
とともに、テストエレメントからの信号を受信する測定
部1aが設けられている。さらにこの測定部1aの測定結果
について予め定めた各測定項目毎の評価基準と比較し、
基準外の測定値を示す測定項目の有無を検出する如く判
定部1bが設けられている。この判定部1bの判定結果を各
測定項目毎にデータとして記憶する如くメモリ1cが設け
られている。このメモリ1cに記憶されたデータから基準
外の測定項目のあるものについて再度検査か検討するデ
ータ解析部1dが設けられて、パラメトリック検査装置が
構成されている。
ウエハ上に形成されたテストエレメントチップの電極パ
ッドにプローブ装置2のプローブ針先端を接触させ、テ
ストエレメントに所定の測定項目の検査信号を供給する
とともに、テストエレメントからの信号を受信する測定
部1aが設けられている。さらにこの測定部1aの測定結果
について予め定めた各測定項目毎の評価基準と比較し、
基準外の測定値を示す測定項目の有無を検出する如く判
定部1bが設けられている。この判定部1bの判定結果を各
測定項目毎にデータとして記憶する如くメモリ1cが設け
られている。このメモリ1cに記憶されたデータから基準
外の測定項目のあるものについて再度検査か検討するデ
ータ解析部1dが設けられて、パラメトリック検査装置が
構成されている。
上記構成のこの実施例のパラメトリック検査装置は、
次のようにして半導体デバイスの検査を行う。
次のようにして半導体デバイスの検査を行う。
すなわち、第2図のフローチャートに示すように、測
定部1aにより、予め設定された手順に従ってテストエレ
メントチップに多数の測定項目の検査信号を供給すると
ともに、テストエレメントチップからの応答信号を受信
する。すなわち測定する(A)。この受信信号について
予め定めた基準値と対比し、この基準値内か外かの判定
を判定部1bにより行う(B)。判定部1bの評価結果を各
測定項目毎にメモリ1cにデータとして収容する(C)。
定部1aにより、予め設定された手順に従ってテストエレ
メントチップに多数の測定項目の検査信号を供給すると
ともに、テストエレメントチップからの応答信号を受信
する。すなわち測定する(A)。この受信信号について
予め定めた基準値と対比し、この基準値内か外かの判定
を判定部1bにより行う(B)。判定部1bの評価結果を各
測定項目毎にメモリ1cにデータとして収容する(C)。
上記測定が終了すると(D)、データ解析部1dにおい
てデータの解析を行い(E)、再検査が必要か否かを判
定する(F)。
てデータの解析を行い(E)、再検査が必要か否かを判
定する(F)。
上記判定の結果、再検査が必要でないと判定された場
合は、データを打出して(G)、検査を終了する
(H)。
合は、データを打出して(G)、検査を終了する
(H)。
一方、測定項目の中に基準値外のものがあったとする
と、その半導体ウエハを含む同一ロットの全ての半導体
ウエハについて測定項目を指定して再検査する。すなわ
ち、データ解析部1dにおいて、当該測定項目の測定条件
および判定基準について変更の有無を検討する(I)。
と、その半導体ウエハを含む同一ロットの全ての半導体
ウエハについて測定項目を指定して再検査する。すなわ
ち、データ解析部1dにおいて、当該測定項目の測定条件
および判定基準について変更の有無を検討する(I)。
変更が必要でない場合はそのまま、変更が必要な場合
は、測定部1aの測定方法および判定部1bの判定基準の変
更を行い(J)、再びステップAから測定を行う。
は、測定部1aの測定方法および判定部1bの判定基準の変
更を行い(J)、再びステップAから測定を行う。
なお、ここで再検査が必要な場合とは、例えば1回め
に抜取り検査によりいくつかの項目の検査を行った結
果、ある項目の検査結果についての不良発生頻度が異常
に高かったような場合で、このような場合は、例えば測
定部1aの測定方法を全数検査、その項目だけの検査に変
更して再検査を行う。また、この時、測定項目によって
は、例えば判定部1bの判定基準の変更を同時に行って再
検査を行うこともできる。
に抜取り検査によりいくつかの項目の検査を行った結
果、ある項目の検査結果についての不良発生頻度が異常
に高かったような場合で、このような場合は、例えば測
定部1aの測定方法を全数検査、その項目だけの検査に変
更して再検査を行う。また、この時、測定項目によって
は、例えば判定部1bの判定基準の変更を同時に行って再
検査を行うこともできる。
すなわち、上記説明のこの実施例の半導体デバイスの
パラメトリック検査装置では、テストエレメントチップ
の測定結果のデータの解析、この解析結果に基づく判定
基準の変更、測定方法の変更および再検査の実行等の判
定を自動的に行うことができ、従来に較べて人員の削減
および大幅な生産性の向上を図ることができる。
パラメトリック検査装置では、テストエレメントチップ
の測定結果のデータの解析、この解析結果に基づく判定
基準の変更、測定方法の変更および再検査の実行等の判
定を自動的に行うことができ、従来に較べて人員の削減
および大幅な生産性の向上を図ることができる。
[発明の効果] 上述のように、本発明の半導体デバイスのパラメトリ
ック検査方法では、テストエレメントの測定結果につい
て測定項目毎に基準値内か、基準値外かの判定結果のデ
ータの解析、この解析結果に基づく判定基準の変更、測
定方法の変更および再検査の実行等の判定を行い製造工
程の変更、修正を適切にでき、大幅な生産性の向上を図
ることができる。
ック検査方法では、テストエレメントの測定結果につい
て測定項目毎に基準値内か、基準値外かの判定結果のデ
ータの解析、この解析結果に基づく判定基準の変更、測
定方法の変更および再検査の実行等の判定を行い製造工
程の変更、修正を適切にでき、大幅な生産性の向上を図
ることができる。
第1図は本発明の一実施例の半導体デバイスのパラメト
リック検査装置を示す構成図、第2図は第1図に示す半
導体デバイスのパラメトリック検査装置の動作を示すフ
ローチャートである。 1……半導体デバイスのパラメトリック検査装置、1a…
…測定部、1b……判定部、1c……メモリ、1d……データ
解析部、2……プローブ装置。
リック検査装置を示す構成図、第2図は第1図に示す半
導体デバイスのパラメトリック検査装置の動作を示すフ
ローチャートである。 1……半導体デバイスのパラメトリック検査装置、1a…
…測定部、1b……判定部、1c……メモリ、1d……データ
解析部、2……プローブ装置。
Claims (1)
- 【請求項1】半導体ウエハに形成された半導体デバイス
のパラメトリック検査を行う半導体デバイスのパラメト
リック検査方法において、 予め定められた測定条件に従って、半導体ウエハ上に形
成された半導体デバイスの電極パッドにプローブ針先端
を接触させて所定の測定項目の検査信号を供給するとと
もに、当該半導体デバイスからの信号を測定する第1ス
テップと、 前記第1ステップにおける測定結果について、予め定め
られた各測定項目毎の判定基準と比較し、判定基準外の
測定値を示す測定項目の有無を検出する第2ステップ
と、 前記第2ステップにおける判定結果を各測定項目毎にデ
ータとして記憶する第3ステップと、 前記第3ステップにおいて記憶されたデータから、前記
判定基準外の測定値のある測定項目について再検査が必
要か否かを解析するとともに、再検査が必要とされた測
定項目について、前記判定基準の変更が必要か否かを解
析し、判定基準の変更が必要と判断された場合は、当該
判定基準を変更する第4ステップとを具備し、 前記第4ステップにおいて再検査が必要と判断された場
合、当該測定項目について、前記半導体ウエハ上に形成
された全半導体デバイスに対して前記第1ステップから
の工程を実行することを特徴とする半導体デバイスのパ
ラメトリック検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62191674A JP2519064B2 (ja) | 1987-07-31 | 1987-07-31 | 半導体デバイスのパラメトリック検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62191674A JP2519064B2 (ja) | 1987-07-31 | 1987-07-31 | 半導体デバイスのパラメトリック検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6436040A JPS6436040A (en) | 1989-02-07 |
JP2519064B2 true JP2519064B2 (ja) | 1996-07-31 |
Family
ID=16278569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62191674A Expired - Lifetime JP2519064B2 (ja) | 1987-07-31 | 1987-07-31 | 半導体デバイスのパラメトリック検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2519064B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2994050B2 (ja) * | 1991-01-14 | 1999-12-27 | 株式会社日立製作所 | 保安テスト支援装置 |
US20030093718A1 (en) * | 2001-11-15 | 2003-05-15 | Sutton Christopher K. | Electronic test program with selectable specifications |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53140567A (en) * | 1977-05-13 | 1978-12-07 | Hitachi Ltd | Inspection method and device for electronic parts |
JPS62154639A (ja) * | 1985-12-26 | 1987-07-09 | Sharp Corp | 半導体選別装置 |
-
1987
- 1987-07-31 JP JP62191674A patent/JP2519064B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6436040A (en) | 1989-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6043662A (en) | Detecting defects in integrated circuits | |
US5654632A (en) | Method for inspecting semiconductor devices on a wafer | |
US6639417B2 (en) | Semiconductor parametric testing apparatus | |
JP2519064B2 (ja) | 半導体デバイスのパラメトリック検査方法 | |
JP2001249161A (ja) | 集積回路試験方法 | |
JP2000243794A (ja) | 半導体ウエハの解析方法 | |
JP3235594B2 (ja) | 半導体装置の検査装置及び半導体装置の検査方法 | |
JP2002107417A (ja) | 半導体集積回路の試験装置及びその管理方法 | |
JPS6111465B2 (ja) | ||
JPH09203764A (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
JP2003273176A (ja) | 検査装置、検査方法および検査プログラム | |
JPS6272134A (ja) | 針跡検出方法 | |
JP2984155B2 (ja) | ウエハのicチップ検査方法 | |
JPH0352247A (ja) | 半導体試験装置 | |
JPH02195260A (ja) | 自動分析装置 | |
JPH0794559A (ja) | プローバ | |
JPS6321344B2 (ja) | ||
KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
JPH113919A (ja) | Ic検査方法及びプローブカード | |
JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
JP2678082B2 (ja) | 半導体素子の測定方法 | |
JP2755220B2 (ja) | 半導体集積回路装置及びその検査方法 | |
JPH06295951A (ja) | Lsiチップの座標ズレ修正方法 | |
JPS6298739A (ja) | 半導体プロセス異常診断方式 | |
JPH10242225A (ja) | 半導体試験装置及びその試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 12 |