JP2004117016A - 半導体ウェーハ欠陥検査装置 - Google Patents

半導体ウェーハ欠陥検査装置 Download PDF

Info

Publication number
JP2004117016A
JP2004117016A JP2002276813A JP2002276813A JP2004117016A JP 2004117016 A JP2004117016 A JP 2004117016A JP 2002276813 A JP2002276813 A JP 2002276813A JP 2002276813 A JP2002276813 A JP 2002276813A JP 2004117016 A JP2004117016 A JP 2004117016A
Authority
JP
Japan
Prior art keywords
defect
semiconductor wafer
serious
unit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002276813A
Other languages
English (en)
Inventor
Tadaaki Yamada
山田 匡章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2002276813A priority Critical patent/JP2004117016A/ja
Publication of JP2004117016A publication Critical patent/JP2004117016A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】重大欠陥の判定を自動的に行なうことができ、オペレータによる欠陥の観察作業を軽減させることができる半導体ウェーハ欠陥検査装置を提供する。
【解決手段】本発明の欠陥検査装置1は、欠陥判定部9で検出された欠陥と隣接する配線間の距離を測定する欠陥−配線距離測定部12と、欠陥−配線間距離測定部12で測定した測定値と予め設けた設定値とを比較する比較部13と、比較部13の結果を元に、検出された欠陥が重大欠陥か軽欠陥かを判定する重大欠陥判定部14と、重大欠陥判定部14からの種々の情報を出力する出力部15を備えている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、表面に回路パターンが形成された半導体ウェーハ上の欠陥を検査する半導体ウェーハ欠陥検査装置に関し、特に、半導体チップの歩留りに大きく影響する欠陥の判定を可能にした半導体ウェーハ欠陥検査装置に関する。
【0002】
【従来の技術】
近年、携帯端末を始めとした各種電子機器の小型軽量、高性能化は目覚しく、それらに使用される半導体チップの高集積化・小型化は急速に進んでいる。一般に、半導体チップは電気的な動作試験によって良否を判定しているが、小型化に伴ない微小な傷や異物等の欠陥が問題となっている。これらの半導体チップを高歩留りで製造するためには、半導体ウェーハの表面の欠陥を検出して、不良品を早い段階で抽出する必要がある。また、検出した異物を解析し、その発生原因を究明して製造プロセスにフィードバックすることも必要となる。このような技術は、例えば、特開平9−145627号公報に開示されている。
【0003】
図4は従来のウェーハ欠陥検査装置の構成を示すブロック図である。従来のウェーハ欠陥検査装置41は、半導体ウェーハ42上に光を照射する照明ランプ43と、半導体ウェーハ42を支持するステージ44と、ステージ44上の半導体ウェーハ42の検査面42aの欠陥の検査を行う欠陥検出手段45と、先の欠陥検査結果に基づいて欠陥の存在しない良領域と欠陥の存在する不良領域とに分類する制御部46と、ステージ44をX、Y、Z方向に移動かつθ回転させる駆動部47と、制御部46からの種々の種々の情報を出力する出力部48とからなる。
【0004】
さらに、欠陥検出手段45は、半導体ウェーハ42の検査面42aの画像を取り込む検出器45aと、前記画像と予め登録された正常画像との比較を行う画像処理部45bとを有している。また、照明ランプ43から発せられる光の通路には、ミラー49と対物レンズ50とが設置されている。
【0005】
この半導体ウェーハ欠陥検査装置41による欠陥検査方法について説明する。先ず、半導体ウェーハ42上に光を照射し、検出器45aと画像処理部45bとを有する欠陥検出手段45によって半導体ウェーハ42の検査面42aの欠陥検査を行う。さらに、制御部46によって、半導体ウェーハ42の検査面42aを複数個の所定領域に分割した後、先の欠陥検査結果に基づいて、所定領域を欠陥の存在しない良領域と欠陥の存在する不良領域とに分類する。ステージ44を駆動部47によりX、Y、Z、θ方向に駆動して、半導体ウェーハ42上の全面を検査し、出力部48にて半導体ウェーハ42内における欠陥分布のマップが出力される。これにより、半導体ウェーハ42上の欠陥が過去の実績に基づく良領域の欠陥であるかまたは不良領域の欠陥であるかを判別でき、不良解析や不良推定を迅速に行うことができる。
【0006】
【特許文献1】
特開平9−145627号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上述した従来の半導体ウェーハ欠陥検査装置41は、データとして欠陥の半導体ウェーハ内の座標データ、数及びサイズを出力するものであり、半導体チップの歩留りに大きく影響する配線ショートに至る重大欠陥であるか、あるいは配線ショートに至らない軽欠陥であるかの判定は行われていなかった。
【0008】
図5の半導体チップの平面図に示すように、半導体チップ51の領域内には、メモリセル部52やデータ入出力部53で配線パターンの集積度が異なるとともに、配線パターンのない部分54も存在するため、各領域において不良原因となる欠陥のサイズが異なり、サイズの情報だけでは重大欠陥か軽欠陥かの判定ができない。
【0009】
そのため、後工程で、オペレータが光学顕微鏡や電子顕微鏡を使って、半導体ウェーハ欠陥検査装置41で検出された全ての欠陥を観察し、重大欠陥の判定を行って識別マークを刻印した後、欠陥の種類(異物、キズ、パターン不良等)を調査していた。
【0010】
このように、従来の半導体ウェーハ欠陥検査装置41で検出された欠陥の全てを、座標データを元に、オペレータが顕微鏡を使用して観察していたので、半導体ウェーハ1枚当たりに要するデータ測定時間が膨大なものとなっていた。また、近年の半導体の微細化に伴ない、小サイズの欠陥も歩留りに影響するようになってきた。従って、欠陥の見落としも増え、正確性に欠けるものであった。
【0011】
本発明は、前記問題点を解決するために考えられたもので、重大欠陥の判定を自動的に行なうことができ、オペレータによる欠陥の観察作業を軽減させることができる半導体ウェーハ欠陥検査装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1記載の半導体ウェーハ欠陥検査装置は、被検査物を複数の領域に分割して隣接する前記領域を順次撮像装置にて撮像し、出力される画像データから欠陥を検出する半導体ウェーハ欠陥検査装置であって、前記欠陥と隣接する配線との距離を測定する欠陥−配線距離測定部と、前記欠陥−配線距離測定部の測定値を予め設定された設定値と比較する比較部と、前記比較部のデータを元に重大欠陥か軽欠陥かを判定する重大欠陥判定部を備えたことを特徴とする。この構成により、重大欠陥か軽欠陥かを自動的に判定できるので、オペレータによる欠陥観察作業を大幅に軽減することができる。
【0013】
また、請求項2記載の半導体ウェーハ欠陥検査装置は、請求項1記載の半導体ウェーハ欠陥検査装置であって、前記比較部に予め設定された設定値が、配線ショートに至らないときの欠陥―配線距離であることを特徴とする。この構成により、製品規格に合わせて設定値を変更することができるとともに、余裕度を持たせた設定が可能である。
【0014】
また、請求項3記載の半導体ウェーハ欠陥検査装置は、請求項1記載の半導体ウェーハ欠陥検査装置であって、前記欠陥−配線距離測定部の測定値が、前記比較部の設定値未満である場合に、重大欠陥であると判定されることを特徴とする。半導体チップにおいて、配線パターンの集積度が異なる領域を検査する場合でも、欠陥と配線間の距離を測定するので、重大欠陥の判定が容易であり、かつ信頼性も高い。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図1は、本発明の半導体ウェーハ欠陥検査装置1の構成を示すブロック図である。
【0016】
本発明のウェーハ欠陥検査装置1は、半導体ウェーハ2上に光を照射するハロゲンランプからなる照明ランプ3と、半導体ウェーハ2を支持するステージ4と、ステージ4をX、Y、Z方向にかつθ回転させる駆動部5と、ステージ4上の半導体ウェーハ2の検査面2aの欠陥を取り込むTDI(Time Delay & Integration)などのイメージセンサ6と、イメージセンサ6のアナログ信号をデジタル信号に変換して画像処理を行う画像メモリ7と、隣接したチップの画像データを比較するチップ比較部8と、チップ比較部8の比較結果に応じて欠陥の有無を判定する欠陥判定部9を備えている。また、照明ランプ3から発せられる光の通路には、ミラー10と対物レンズ11とが設置されている。
【0017】
さらに、本発明の欠陥検査装置1では、新たに欠陥判定部9で検出された欠陥と隣接する配線間の距離を測定する欠陥−配線距離測定部12と、欠陥−配線間距離測定部12で測定した測定値と予め設けた設定値とを比較する比較部13と、比較部13の結果を元に、検出された欠陥が重大欠陥か軽欠陥かを判定する重大欠陥判定部14と、重大欠陥判定部14からの種々の情報を出力する出力部15を備えているのが特徴である。
【0018】
次に、本発明の半導体ウェーハ欠陥検査装置1による欠陥検査方法について説明する。先ず、半導体ウェーハ2をステージ4に載せ、照明ランプ3から出射された光をミラー10及び対物レンズ11を通して、半導体ウェーハ2の検査面2aに照射する。半導体ウェーハ2の検査面2aで反射した光はイメージセンサ6の受光面で検知して、半導体ウェーハ2の検査面2aの欠陥検査を行う。イメージセンサ6で検知されたアナログ信号は、画像メモリ7へ送られ、デジタル信号に変換されて画像処理が施される。この画像データは、チップ比較部8へ送られ、隣接したチップの画像データと比較することにより、欠陥の有無が判定される。
【0019】
この検査方法を、図面を参照して説明する。図2は、検査対象物である半導体ウェーハ21に形成された各チップ22〜26の検査手順を示す図である。
【0020】
先ず、半導体ウェーハ21内の隣接するチップの同一パターン領域、例えば領域22aと領域23aの画像信号を比較検査する。両者が同一であれば、領域22aと領域23aは欠陥無と判定する。次いで、正常な領域23aと隣接するチップの同一パターンの領域24aを比較検査する。同様の手順で、領域24aと領域25a、領域25aと領域26aというように、任意のチップ内パターンとそのチップに隣接したチップ内パターンとを比較を行い、半導体ウェーハ21全面に亘って検査を行う。
【0021】
このようにして、チップ比較部8の比較結果に応じて、欠陥判定部9にて欠陥の有無が判定される。欠陥有と判定された場合は、続いて、画像メモリ7に保存されたデータにより欠陥のサイズ及び位置情報を算出する。
【0022】
さらに、本発明の半導体ウェーハ欠陥検査装置1では、新たに設けた欠陥−配線距離測定部12と、比較部13と、重大欠陥判定部14により、検出された欠陥が重大欠陥か軽欠陥かの判定を行う。
【0023】
図3は、本発明の半導体ウェーハ欠陥検査装置1による重大欠陥の判定方法を説明する図である。図3において、31はイメージセンサ6で検出され、画像メモリ7で信号処理された欠陥画像データであり、32は反射光強度データである。半導体ウェーハ2の検査面2aにおいて、配線33は同一パターンで形成されているので、反射光強度が一定レベルAを示し、容易に欠陥34a〜34cと区別することができる。
【0024】
例えば、図3(a)では、欠陥34aが隣接する配線33に接触しており、欠陥−配線間距離X、Xは0なので、欠陥34aは重大欠陥として判定される。また、図3(b)では、欠陥34bが隣接する配線33に接触していないが、欠陥−配線間距離X、Xのいずれもが設定値Sより小さいので、やはり重大欠陥として認識される。また、図3(c)では、欠陥34cが隣接する配線33に接触しておらず、欠陥−配線間距離X、Xのいずれもが設定値Sより大きいので、軽欠陥として判定される。軽欠陥として判定される条件としては、X、Xのいずれかが設定値Sより大きければよい。
【0025】
ここで、設定値を設ける理由について説明する。欠陥が、隣接する配線部に完全に接触していれば、後工程のP/W検査にて電気的特性不良として検出される。欠陥が隣接する配線部に完全に接触していない場合は、P/W検査では電気的特性不良として検出されない。しかし、その距離が非常に近い場合は、後工程の製品組立時の応力により欠陥が移動又は変形して、配線に容易に接触するようになり、最終の製品検査で不良に至ることになる。従って、過去のデータに基づいて算出した設定値を設け、早い段階で重大欠陥を判定するようにしている。
【0026】
このように、本発明では、従来の欠陥のサイズや位置情報に加えて、欠陥−配線距離測定部12にて欠陥と隣接する配線との距離を測定し、比較部13にて過去のデータに基づいて算出した設定値と測定値を比較し、重大欠陥判定部14にて重大欠陥か軽欠陥かが判定される。
【0027】
さらに、画像メモリ7で記憶された欠陥の検出されたチップのウェーハ内における位置座標データを基に、重大欠陥と軽欠陥が区別された欠陥マップが、出力15にて出力される。
【0028】
その後、検出された重大欠陥のみを対象として、オペレータが光学顕微鏡や電子顕微鏡を使用して、欠陥の種類(異物、キズ、パターン不良等)を観察する。従って、オペレータによる欠陥の観察作業の工数が大幅に低減でき、かつ正確性が向上する。
【0029】
また、必要に応じて、重大欠陥の発生原因を解析し、プロセスへのフィードバックを行う。また、このような欠陥検査は、回路パターンを作り込む各工程で行うことができるので、問題となる重大欠陥の発生工程や位置及び数等の情報を早い段階で入手できるので、製造プロセスの改善や歩留り向上に非常に有効となる。
【0030】
また、欠陥−配線距離測定時には、対物レンズ11を変更して、高倍率で検査するようにしてもよい。また、欠陥検査に使用する光源を、ハロゲンランプからArレーザや半導体レーザなどのレーザ光源を使用するようにしてもよい。これにより、測定精度が向上する。
【0031】
【発明の効果】
以上のように、本発明の半導体ウェーハ欠陥検査装置によると、半導体ウェーハの欠陥検査を行う際に、自動的に重大欠陥か軽欠陥かを判定できるようにしたので、従来人為的に行っていた欠陥観察は、重大欠陥のみを対象として行えばよく、工数が大幅に軽減される。従って、検査時間が大幅に短縮でき、生産性が向上する。また、欠陥の見落としが無くなり、品質が安定化する。また、回路パターンを作り込む各工程で欠陥検査を行い、重大欠陥を判定するのでプロセス改善に非常に有効である。
【図面の簡単な説明】
【図1】本発明の半導体ウェーハ欠陥検査装置の構成を示すブロック図
【図2】チップ比較による欠陥検査方法を示す図
【図3】本発明の半導体ウェーハ欠陥検査装置による重大欠陥判定方法を説明する図
【図4】従来の半導体ウェーハ欠陥検査装置の構成を示すブロック図
【図5】半導体チップの平面図
【符号の説明】
1 本発明の半導体ウェーハ欠陥検査装置
2 半導体ウェーハ
2a 検査面
3 照明ランプ
4 ステージ
5 駆動部
6 イメージセンサ
7 画像メモリ
8 チップ比較部
9 欠陥判定部
10 ミラー
11 対物レンズ
12 欠陥−配線距離測定部
13 比較部
14 重大欠陥判定部
15 出力部
21 半導体ウェーハ
22〜26 チップ
22a〜26a 領域
31 欠陥画像データ
32 反射光強度データ
33 配線
34a〜34c 欠陥
32 配線部
41 従来の半導体ウェーハ欠陥検査装置
42 半導体ウェーハ
42a 検査面
43 照明ランプ
44 ステージ
45 欠陥検出手段
45a 検出器
45b 画像処理部
46 制御部
47 駆動部
48 出力部
49 ミラー
50 対物レンズ
51 半導体チップ
52 メモリセル部
53 データ入出力部
54 配線パターンのない部分

Claims (3)

  1. 被検査物を複数の領域に分割して隣接する前記領域を順次撮像装置にて撮像し、出力される画像データから欠陥を検出する半導体ウェーハ欠陥検査装置において、前記欠陥と隣接する配線との距離を測定する欠陥−配線距離測定部と、前記欠陥−配線距離測定部の測定値を予め設定された設定値と比較する比較部と、前記比較部のデータを元に重大欠陥か軽欠陥かを判定する重大欠陥判定部を備えたことを特徴とする半導体ウェーハ欠陥検査装置。
  2. 前記比較部に予め設定された設定値が、配線ショートに至らないときの欠陥―配線距離であることを特徴とする請求項1記載の半導体ウェーハ欠陥検査装置。
  3. 前記欠陥−配線距離測定部の測定値が、前記比較部の設定値未満である場合に、重大欠陥であると判定されることを特徴とする請求項1記載の半導体ウェーハ欠陥検査装置。
JP2002276813A 2002-09-24 2002-09-24 半導体ウェーハ欠陥検査装置 Pending JP2004117016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002276813A JP2004117016A (ja) 2002-09-24 2002-09-24 半導体ウェーハ欠陥検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002276813A JP2004117016A (ja) 2002-09-24 2002-09-24 半導体ウェーハ欠陥検査装置

Publications (1)

Publication Number Publication Date
JP2004117016A true JP2004117016A (ja) 2004-04-15

Family

ID=32272594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002276813A Pending JP2004117016A (ja) 2002-09-24 2002-09-24 半導体ウェーハ欠陥検査装置

Country Status (1)

Country Link
JP (1) JP2004117016A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516832A (ja) * 2005-11-18 2009-04-23 ケーエルエー−テンカー テクノロジィース コーポレイション 検査データと組み合わせて設計データを使用するための方法及びシステム
CN116989704A (zh) * 2023-09-25 2023-11-03 苏州博宏源机械制造有限公司 一种晶圆片表面平整度综合检测方法,系统及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516832A (ja) * 2005-11-18 2009-04-23 ケーエルエー−テンカー テクノロジィース コーポレイション 検査データと組み合わせて設計データを使用するための方法及びシステム
CN116989704A (zh) * 2023-09-25 2023-11-03 苏州博宏源机械制造有限公司 一种晶圆片表面平整度综合检测方法,系统及存储介质
CN116989704B (zh) * 2023-09-25 2023-12-01 苏州博宏源机械制造有限公司 一种晶圆片表面平整度综合检测方法,系统及存储介质

Similar Documents

Publication Publication Date Title
US8040503B2 (en) Method of inspecting a semiconductor device and an apparatus thereof
US7330581B2 (en) Image defect inspection method, image defect inspection apparatus and appearance inspection apparatus
US8462352B2 (en) Surface inspection tool and surface inspection method
KR100863140B1 (ko) 반도체 웨이퍼의 이물 검사 및 리페어 시스템과 그 방법
TWI404155B (zh) Defect inspection method and defect inspection device
KR20060056942A (ko) 수직 에지부 공정
US20080205746A1 (en) Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
JP2000009655A (ja) 外観検査装置
JP3793668B2 (ja) 異物欠陥検査方法及びその装置
US7023541B2 (en) Device inspecting for defect on semiconductor wafer surface
JP4074624B2 (ja) パターン検査方法
JP2004117016A (ja) 半導体ウェーハ欠陥検査装置
JP3314217B2 (ja) 外観検査装置
JP2012204703A (ja) ウェーハ外観検査装置、ウェーハ外観検査方法、及び半導体装置
JP3348059B2 (ja) 半導体装置の製造方法
JPH11352073A (ja) 異物検査方法および装置
JPH10242227A (ja) ウエハのマクロ検査方法および自動ウエハマクロ検査装置
KR100564871B1 (ko) 초소형반복패턴의검사방법및장치
JPH0643110A (ja) レジストパターン欠陥の検出方法
JP2001077164A (ja) ウエハ欠陥検査装置
KR20030085948A (ko) 반도체 소자의 결함 검사 방법
JP2003329611A (ja) 欠陥検査装置及び欠陥検査方法
JPH0618435A (ja) 欠陥検査装置及び欠陥検査方法
KR20030085943A (ko) 반도체 소자의 결함 검사 방법 및 그 장치
KR20030085947A (ko) 반도체 소자의 결함 검사 방법