KR100269307B1

KR100269307B1 - 반도체소자의디펙트모니터링방법

Info

Publication number: KR100269307B1
Application number: KR1019970048557A
Authority: KR
Inventors: 장환석; 문홍배
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-09-24
Filing date: 1997-09-24
Publication date: 2001-01-15
Also published as: KR19990026444A; JPH11111613A; US6038019A

Abstract

본 발명은 반도체 웨이퍼와 같은 물질의 표면에 형성된 디펙트를 신뢰성있게 모니터링하는 방법을 개시한다. 본 발명에 의한 반도체소자의 디펙트 모니터링 방법은, 다층으로 이루어진 반도체소자의 각층에 형성된 디펙트를 모니터링하는 방법으로서, 반도체소자의 특정층의 소정영역에 의도적으로 디펙트(defect)를 미리 형성하고, 이 의도적으로 형성된 디펙트를 정확히 검출할 수 있는 조건으로 디펙트 검출장비의 운전조건을 조정(set-up)한 후, 이 운전조건으로 조정된 디펙트 검출장비를 사용하여 반도체소자의 특정층에 존재하는 디펙트를 모니터링한다. 따라서, 작업자의 경험이나 숙련도에 무관하게 디펙트 검출장비의 운전조건을 특정층의 디펙트 모니터링에 적합하게 조정할 수 있어, 디펙트 모니터링의 신뢰성을 높일 수 있다.

Description

반도체소자의 디펙트 모니터링 방법{Method for monitoring defect in the semiconductor device fabricating process}

본 발명은 반도체 웨이퍼와 같은 물질의 표면에 형성된 파티클 또는 패턴불량 등과 같은 디펙트를 신뢰성있게 검출하는 방법에 관한 것이다.

반도체소자가 날로 고집적화됨에 따라 프로세스 개발뿐 아니라 파티클(particle) 또는 패턴 찌그러짐, 패턴 리프팅(pattern lifting), 패턴 끊김 등의 패턴불량 등과 같은 디펙트(이하, 간단히 "디펙트"라고 칭함)를 잘 관리하는 것이 반도체소자 생산의 수율을 결정하는 중요한 요소로 대두되고 있다.

그런데, 위의 디펙트를 잘 관리하기 위해서는 각 단위공정마다 위의 디펙트를 감소시키기 위한 최적의 조건을 도출하는 것 뿐만 아니라, 반도체 웨이퍼 위에 형성된 위의 디펙트를 정확히 신뢰성있게 모니터링하는 것이 대단히 중요하다.

따라서, 각 단위공정의 전,후 또는 각 단위공정의 진행중에 발생하는 디펙트를 모니터링하기 위하여 각종 검출장비가 사용되고 있다.

이러한 검출장비들은 산란 또는 반사되는 광의 세기를 측정하여 디펙트의 유무를 판별하는데, 작업자는 경험에 의존하여 각 단위공정의 종류 및 형성될 막질의 종류에 따라 검출장비의 운전조건을 달리하여 시험 웨이퍼(test wafer)나 생산 웨이퍼(production wafer)를 투입하여 디펙트를 모니터링하고 있다.

부연하면, 현재까지는 각 단위공정중에서 형성된 디펙트를 모니터링하기 위하여, 작업자는 공정이 진행중인 반도체 웨이퍼를 필요할 때마다 검출장비의 운전조건을 달리하여 디펙트를 검출하고 있다. 이때, 작업자는 경험에 의존하여 각 단위공정의 종류 및 형성될 막질의 종류를 고려한 후, 최대한 많은 디펙트를 검출할 수 있으면서 동시에 빛의 간섭에 의하여 디펙트가 아님에도 불구하고 디펙트로 검출되는 오류를 최소화할 수 있다고 생각되는 조건으로 검출장비의 운전조건을 조정(set-up)한다.

이러한 상황하에서는, 작업자의 숙련도에 따라 디펙트 검출의 신뢰성이 달라지고, 측정된 디펙트의 크기 및 현재의 디펙트 검출이 어느 정도로 정확한지 검증이 어려우며, 같은 종류의 검출장비 또는 다른 검출장비 사이의 디펙트 검출의 정확성을 비교하는 것은 더욱 어렵다.

한편, 위의 검출장비들은 검출 데이타의 신뢰도를 높이기 위하여 다양한 형태의 자체 캘리브레이션(calibration) 기능을 보유하고 있으나, 이는 검출장비 자체의 캘리브레이션에 불과하기 때문에 실제 검출되는 디펙트에 대한 신뢰도는 결국 운전조건의 조정(set-up)에 크게 좌우된다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체소자에 형성된 디펙트를 신뢰성있게 검출할 수 있는 디펙트 검출방법을 제공하는 데 있다.

도 1은 본 발명에 따라 다층 반도체소자의 특정층에 의도적으로 디펙트를 형성하기 위한 포토마스크(레티클)의 개략적인 평면도를 나타낸다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 집적회로 칩 영역 102 : 스크라이브 라인 영역

104 : 디펙트 셀 패턴

상기 기술적 과제를 달성하기 위하여 본 발명은, 다층으로 이루어진 반도체소자의 각층에 형성된 디펙트를 모니터링하는 방법에 있어서, (a) 상기 반도체소자의 특정층의 소정영역에 의도적으로 디펙트(defect)를 형성하는 단계; (b) 상기 의도적으로 형성된 디펙트를 정확히 검출할 수 있는 조건으로 디펙트 검출장비의 운전조건을 조정(set-up)하는 단계; 및 (c) 상기 운전조건으로 조정된 디펙트 검출장비를 사용하여 상기 반도체소자의 상기 특정층에 존재하는 디펙트를 모니터링하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 디펙트(defect) 모니터링 방법을 제공한다.

본 발명에 있어서, 상기 다층 반도체소자의 각 층중 최소한 2층 이상에 대하여, 상기 (a) 단계 내지 상기 (c) 단계를 반복하는 것이 바람직하다.

본 발명에 있어서, 상기 소정영역은, 반도체 웨이퍼의 사용되지 않는 영역인 것이 바람직한 데, 다이 소잉(die sawing)시 절단선이 되는 반도체 웨이퍼의 스크라이브 라인(scribe line) 영역인 것이 더욱 바람직하다.

본 발명에 있어서, 상기 디펙트는, 상기 특정층의 집적회로 칩 영역의 패턴을 형성하기 위한 포토리쏘그래피 공정에서 동시에 형성하는 것이 공정수를 증가시키지 않아 바람직하다.

본 발명에 있어서, 상기 의도적으로 형성하는 디펙트는, 상기 특정층의 집적회로 칩 영역의 패턴에 형성될 수 있는 디펙트와 동일한 모양으로 형성하는 것이 상기 특정층의 집적회로 칩 영역의 패턴에 형성될 수 있는 디펙트를 신뢰성있게 모니터링하는 데 바람직하다.

본 발명은 작업자의 경험이 아니라 의도적으로 형성되어 있는 디펙트를 기준으로 하여 디펙트 검출장비의 운전조건을 조정(set-up)한다. 따라서, 본 발명에 의하면, 이렇게 알고 있는 디펙트를 정확히 검출할 수 있도록 운전조건이 최적으로 조정되기 때문에, 반도체소자 제조공정중에 발생한 집적회로 칩 영역의 디펙트를 신뢰성있게 검출(detecting)할 수 있다.

이하, 본 발명의 바람직한 실시예에 대하여 첨부한 도 1을 참조하여 상세히 설명한다.

도 1은 본 발명에 따라 다층 반도체소자의 특정층에 의도적으로 디펙트가 포함된 셀 패턴(104)을 형성하기 위한 포토마스크(레티클)의 개략적인 평면도를 나타낸다.

구체적으로 설명하면, 칩 패키징을 위한 다이 소잉(die sawing)시 각각의 집적회로 칩 영역(100)끼리 분리하기 위한 절단선인 스크라이브 라인 영역(102) 위에 디펙트가 포함된 셀 패턴(104; 이하, 간단히 "디펙트 셀 패턴"이라 칭함)이 형성되어 있는 포토마스크를 준비한다. 이때, 상기 스크라이브 라인 영역(102)위의 디펙트 셀 패턴(104)내에 포함된 디펙트는 집적회로 칩 영역(100)내에서 발생할 수 있는 디펙트의 크기와 종류 예컨대, 패턴의 찌그러짐, 패턴의 끊김 등을 고려하여 가능한 디펙트들을 다양하게 포함하는 것이 바람직하다.

이어서, 포토레지스트막으로 도포된 반도체 웨이퍼 위에 도 1에 나타낸 상기 포토마스크를 위치시킨 후 노광하고 현상, 에치하여 반도체 웨이퍼의 스크라이브 영역내에, 상기 포토마스크의 디펙트 셀 패턴(104)에 대응되는 디펙트 셀을 형성한다.

계속하여, 상기 반도체 웨이퍼의 스크라이브 영역내의 디펙트 셀에 디펙트 검출장비의 광(light)을, 바람직하게는 평행광(collimated light beam)을, 조사(illuminating)한 후, 상기 반도체 웨이퍼의 스크라이브 영역내의 디펙트 셀이 반사 또는 산란시킨 광을 집속한다. 상기 집속된 광은 그 세기(intensity)에 비례하는 전기신호로 변환된다. 그러면, 작업자는 상기 전기신호를 디펙트로 판단할 수 있도록 디펙트 검출장비의 운전조건을 조정(set-up)한다. 즉, 상기 디펙트 셀의 디펙트는 이미 알고 있는 디펙트이므로 작업자는 그 숙련도에 무관하게, 이 알고 있는 디펙트를 정확히 검출할 수 있는 조건으로 디펙트 검출장비의 운전조건들을 조정할 수 있다. 이로써, 위 도 1에 나타낸 포토마스크를 사용하는 동일한 포토리쏘그래피 공정중에 있거나 동일한 포토리쏘그래피 공정을 마친 다른 반도체 웨이퍼의 집적회로 칩 영역에 형성된 디펙트를 신뢰성있게 검출할 수 있는 준비가 다 되었다.

상기한 운전조건으로 조정된, 따라서 디펙트를 디펙트가 아닌 것으로 오인하거나 반대로 디펙트가 아님에도 디펙트로 검출될 확률이 줄어든 디펙트 검출장비를 이용하여, 동일한 포토리쏘그래피 공정중에 있거나 동일한 포토리쏘그래피 공정을 마친 다른 반도체 웨이퍼들의 집적회로 칩 영역의 셀 패턴에 광을 조사(illuminating)하여 모니터링함으로써, 상기 집적회로 칩 영역에 형성된 디펙트를 신뢰성있게 검출할 수 있다.

한편, 보통 반도체소자는 수 ~ 수십번의 포토리쏘그래피 공정을 통하여 반도체 웨이퍼위의 여러 층을 적층하여 제조되는데, 이 때 각 층마다 특정 패턴들이 포토리쏘그래피 공정에 의하여 형성된다. 따라서, 이 경우 각 층의 모든 패턴 또는 중요한 층의 패턴만에 대하여 위에서 설명한 본 발명에 의한 디펙트 검출방법을 적용하면, 인용한계를 넘은 디펙트를 포함하는 반도체 웨이퍼가 다음의 후속공정으로 전송되는 것을 방지할 수 있다.

상기한 바와 같이, 본 발명에 의하면 반도체 웨이퍼의 소정영역 예컨대, 스크라이브 라인(scribe line) 영역에 의도적으로 형성된 디펙트 셀(defect cell)로부터 얻은 전기신호를 기준으로 하여 디펙트 검출장치의 운전조건을 셋업(set-up)하므로, 집적회로 칩(integrated circuit chip) 영역에 발생한 디펙트를 신뢰성있게 검출(detecting)할 수 있다. 따라서, 반도체칩 생산이 완료된 후 불량으로 판정되는 문제점을 최소화함할 수 있으므로 반도체칩 생산 코스트를 경제적으로 유지할 수 있다.

이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims

다층으로 이루어진 반도체소자의 각층에 형성된 디펙트를 모니터링하는 방법에 있어서,

(a) 상기 반도체소자의 특정층의 소정영역에 의도적으로 디펙트(defect)를 형성하는 단계;

(b) 상기 의도적으로 형성된 디펙트를 정확히 검출할 수 있는 조건으로 디펙트 검출장비의 운전조건을 조정(set-up)하는 단계; 및

(c) 상기 운전조건으로 조정된 디펙트 검출장비를 사용하여 상기 반도체소자의 상기 특정층에 존재하는 디펙트를 모니터링하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 디펙트(defect) 모니터링 방법.
제1항에 있어서, 상기 다층 반도체소자의 각 층중 최소한 2층 이상에 대하여,

상기 (a) 단계 내지 상기 (c) 단계를 반복하는 것을 특징으로 하는 반도체소자의 디펙트(defect) 모니터링 방법.
제1항에 있어서, 상기 소정영역은,

반도체 웨이퍼의 사용되지 않는 영역인 것을 특징으로 하는 반도체소자의 디펙트(defect) 모니터링 방법.
제3항에 있어서, 상기 반도체 웨이퍼의 사용되지 않는 영역은,

반도체 웨이퍼의 스크라이브 라인(scribe line) 영역인 것을 특징으로 하는 반도체소자의 디펙트(defect) 모니터링 방법.
제1항에 있어서, 상기 의도적으로 형성하는 디펙트는,

상기 특정층의 집적회로 칩 영역의 패턴을 형성하기 위한 포토리쏘그래피 공정에서 동시에 형성하는 것을 특징으로 하는 반도체소자의 디펙트(defect) 모니터링 방법.
제4항에 있어서, 상기 의도적으로 형성하는 디펙트는,

상기 특정층의 집적회로 칩 영역의 패턴에 형성될 수 있는 디펙트와 동일한 모양으로 형성하는 것을 특징으로 하는 반도체 웨이퍼의 디펙트(defect) 모니터링 방법.