CN107045259B - 包含有监测图形的掩膜版以及监测方法 - Google Patents

包含有监测图形的掩膜版以及监测方法 Download PDF

Info

Publication number
CN107045259B
CN107045259B CN201610083868.1A CN201610083868A CN107045259B CN 107045259 B CN107045259 B CN 107045259B CN 201610083868 A CN201610083868 A CN 201610083868A CN 107045259 B CN107045259 B CN 107045259B
Authority
CN
China
Prior art keywords
pattern
graph
simulated
monitoring
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610083868.1A
Other languages
English (en)
Other versions
CN107045259A (zh
Inventor
邢滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610083868.1A priority Critical patent/CN107045259B/zh
Publication of CN107045259A publication Critical patent/CN107045259A/zh
Application granted granted Critical
Publication of CN107045259B publication Critical patent/CN107045259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种包含有监测图形的掩膜版以及监测方法,其中掩膜版包括:掩膜版内具有设计图形和监测图形;其中,所述监测图形包括第一图形、以及位于第一图形两侧的若干分立的第二图形,第一图形的延伸方向与位于第一图形同一侧的第二图形的排列方向平行,第一图形与位于第一图形一侧的第二图形之间具有第一关键特征尺寸,第一图形与位于第一图形另一侧的第二图形之间具有第二关键特征尺寸,在俯视视图上第一关键特征尺寸与第二关键特征尺寸相同。本发明能够及时有效的发现有问题的掩膜版,能够判断掩膜版设计图形的剖面形貌质量,提高掩膜版图形质量判定的可靠性,提高半导体产品良率。

Description

包含有监测图形的掩膜版以及监测方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种包含有监测图形的掩膜版以及监测方法。
背景技术
在集成电路制造领域,光刻技术被用来将图案从包含电路设计信息的光刻掩膜版上转移到晶片(wafer)上,其中的光刻掩膜版(mask),也称为光刻版、掩膜版或者光罩,是一种对于曝光光线具有透光性的平板,其上具有对于曝光光线具有遮光性的至少一个几何图形,可实现有选择的遮挡照射到晶片表面光刻胶上的光,并最终在晶片表面的光刻胶上形成相应的图案。
半导体制作中,如何确保在掩膜版上准确的形成定义设计图形的几何图形,是半导体制造工艺关注的重点问题之一。然而,掩膜版上是否能够准确的形成定义设计图形的几何图形是由多方面的因素确定的,因此,实际掩膜版制造工艺中,难以保证在掩膜版上准确的形成定义设计图形的几何图形,而若在掩膜版上形成的几何图形不正常的情况下进行后续的光刻工艺、离子注入等工序,则会导致晶圆因无法返工而报废。为此,在掩膜版制造工艺之后,需要对掩膜版进行检测,以确保及时发现掩膜版中几何图形存在的不能满足设计要求的缺陷,并重新制造掩膜版,有效的防止了晶片的报废,避免产品良率的损失。
然而,现有技术中对掩膜版进行检测的手段可靠性有待进一步提高,存在对掩膜版质量的误判问题,造成半导体产品良率较低。
发明内容
本发明解决的问题是提供一种包含有监测图形的掩膜版以及监测方法,及时发现有问题的掩膜版,避免将有问题的掩膜版投入到半导体制造工艺中,提高产品良率。
为解决上述问题,本发明提供一种包含有监测图形的掩膜版,包括:掩膜版内具有设计图形和监测图形;其中,所述监测图形包括第一图形、以及位于第一图形两侧的若干分立的第二图形,所述第一图形的延伸方向与位于第一图形同一侧的第二图形的排列方向平行,所述第一图形与位于第一图形一侧的第二图形之间具有第一关键特征尺寸,所述第一图形与位于第一图形另一侧的第二图形之间具有第二关键特征尺寸,在俯视视图上,所述第一关键特征尺寸与第二关键特征尺寸相同。
可选的,所述掩膜版包括图案区以及环绕所述图案区的切割道区,其中,所述设计图形位于图案区内,所述监测图形位于切割道区内,且监测图形的图案宽度小于或等于切割道区的宽度。
可选的,所述第二图形的图形尺寸相同;相邻所述第二图形之间的距离相同。
可选的,所述第一图形的延伸方向与X轴方向平行;位于所述第一图形同一侧的分立的第二图形排列方向与X轴方向平行;或者,所述第一图形的延伸方向与Y轴方向平行;位于所述第一图形同一侧的分立的第二图形排列方向与Y轴方向平行。
可选的,所述第一图形为条状图形;所述第二图形为条状图形。
可选的,所述第一图形的延伸方向与第二图形的延伸方向相互垂直。
可选的,所述第一图形的短边尺寸与第二图形的短边尺寸相同;所述第二图形的短边尺寸与相邻所述第二图形之间的距离相同。
可选的,所述第一图形的长边尺寸范围为4000纳米至8000纳米,所述第一图形的短边尺寸范围为400纳米至600纳米。
可选的,所述第二图形的长边尺寸范围为1000纳米至3000纳米,所述第二图形的短边尺寸范围为400纳米至600纳米;相邻所述第二图形之间的距离为400纳米至600纳米。
可选的,在俯视视图上,所述第一关键特征尺寸为200纳米至400纳米;所述第二关键特征尺寸为200纳米至400纳米。
可选的,所述掩膜版具有多组监测图形,且每一组监测图形内第二图形的图形尺寸相同,每一组监测图形内相邻第二图形之间的距离相同。
可选的,不同组的监测图形中的第一图形延伸方向相同或不同;不同组的监测图形中具有延伸方向与X轴方向平行或Y轴方向平行的第一图形;在不同组的监测图形中,在俯视视图上,所述第一关键特征尺寸相同或不同,所述第二关键特征尺寸相同或不同。
可选的,不同组的监测图形中,第二图形的图形尺寸相同或不同;不同组的监测图形中,相邻所述第二图形之间的距离相同或不同。
可选的,以所述掩膜版的中心点为中心,所述监测图形在掩膜版上成放射状均匀分布。
可选的,在与X轴方向平行的切割道区上设置有监测图形;在与Y轴方向平行的切割道区上设置有监测图形。
可选的,所述设计图形和监测图形为在同一图形写入工艺条件下形成的。
本发明还提供一种对上述掩膜版进行监测的监测方法,包括:对所述监测图形进行模拟光刻处理,获得第一模拟图形和第二模拟图形,其中,所述第一模拟图形与第一图形相对应,所述第二模拟图形与第二图形相对应,所述第一模拟图形的延伸方向与位于第一模拟图形同一侧的第二模拟图形的排列方向平行,所述第一模拟图形与位于第一模拟图形一侧的第二模拟图形之间具有第一模拟关键特征尺寸,所述第一模拟图形与位于第一模拟图形另一侧的第二模拟图形之间具有第二模拟关键特征尺寸;获取所述第一模拟关键特征尺寸与第二模拟关键特征尺寸之间的差值绝对值;当所述差值绝对值大于设计阈值时,判定所述掩膜版内的设计图形具有缺陷;当所述差值绝对值小于或等于设计阈值时,判定所述掩膜版内的设计图形合格。
可选的,采用空间影像测量系统,对所述监测图形进行模拟光刻处理。
可选的,所述设计阈值范围为5纳米。
可选的,所述缺陷为底部站角缺陷或底部切入缺陷。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的包含监测图形的掩膜版,所述监测图形包括第一图形、以及位于第一图形两侧的若干分立的第二图形,第一图形的延伸方向与位于第一图形同一侧的第二图形的排列方向平行,所述第一图形与位于第一图形同一侧的第二图形之间具有第一关键特征尺寸,所述第一图形与位于第一图形另一侧的第二图形之间具有第二关键特征尺寸,在俯视视图上,所述第一关键特征尺寸与第二关键特征尺寸相同。利用所提供的包含有监测图形的掩膜版,能够通过监测所述监测图形的剖面形貌质量,从而获知设计图形的剖面形貌质量,及时发现有问题的掩膜版,从而避免将有问题的掩膜版投入到半导体生产中,有效的避免了产品良率的损失。
进一步,所述监测图形的图案宽度小于等于切割道区的宽度,从而使得监测图形不会对后续半导体工艺制程造成不良影响,监测图形上的图形传递至晶圆上后形成的结构会被沿着切割道切割去除。
进一步,本发明中第一图形的短边尺寸与第二图形的短边尺寸相同,且第二图形的短边尺寸与相邻第二图形之间的距离相同,从而使得光刻机或模拟光刻系统对监测图形的变化非常敏感,提高对掩膜版图形质量判定的可靠性。
进一步,所述掩膜版具有多组监测图形,且每一组监测图形内第二图形的图形尺寸相同,每一组监测图形内相邻第二图形之间的距离相同,从而使得对监测掩膜版图形质量的结果能够更为全面的反映出掩膜版图形质量。
本发明还提供一种采用上述掩膜版进行监测的监测方法,对所述监测图形进行模拟光刻处理,获得第一模拟图形和第二模拟图形,其中,所述第一模拟图形与第一图形相对应,所述第二模拟图形与第二图形相对应,所述第一模拟图形的延伸方向与位于第一模拟图形同一侧的第二模拟图形的排列方向平行,所述第一模拟图形与位于第一模拟图形一侧的第二模拟图形之间具有第一模拟关键特征尺寸,所述第一模拟图形与位于第一模拟图形另一侧的第二模拟图形之间具有第二模拟关键特征尺寸;获取所述第一模拟关键特征尺寸与第二模拟关键特征尺寸之间的差值绝对值;当所述差值绝对值大于设计阈值时,判定所述掩膜版内的设计图形具有缺陷;当所述差值绝对值小于或等于设计阈值时,判定所述掩膜版内的设计图形合格。由于掩膜版设计图形的剖面形貌对第一模拟关键特征尺寸和第二模拟关键特征尺寸之间的差值有影响,所述差值绝对值越大说明设计图形的剖面形貌缺陷越显著,因此,利用本发明提供的监测方法,能够对掩膜版设计图形的剖面形貌作出判断,及时发现掩膜版设计图形中的缺陷,及时有效的发现有问题的掩膜版。
附图说明
图1至图5为一实施例掩膜版制造过程的剖面结构示意图;
图6至图9为本发明实施例提供的包含监测图形的掩膜版的结构示意图;
图10至图12为以同一监测图形为基础在各个阶段获得的结构示意图。
具体实施方式
由背景技术可知,现有技术在掩膜版上形成定义设计图形的几何图形后,以所述掩膜版进行半导体制造的后续工艺后,易给产品良率带来损失。
在掩膜版中定义了设计图形后,对掩膜版的监测手段通常为对掩膜版的俯视视图(mask top view)进行监测,具体的,先获取定义有设计图形的掩膜版的俯视视图的SEM(Scan Electron Microscope)图。当俯视视图显示的信息无问题时,则认定制造的掩膜版为符合要求的,认定掩膜版中的设计图形无缺陷,因此制造的掩膜版能够投入应用到后续的半导体工艺流程中。
经分析发现,在掩膜版制造中,即使前述的俯视视图显示的信息无问题,但是实际上掩膜版的剖面图形却能够发现明显的缺陷现象,例如底部站角(footing)问题或底切(under cut)问题,因此,尽管俯视视图显示的信息无问题,但是实际上该掩膜版的设计图形是不符合要求的,当将该掩膜版投入到半导体制造的后续工艺中时,会造成制造的半导体产品不符合要求,导致产品良率降低。
图1至图5为一实施例掩膜版制造过程的剖面结构示意图。
参考图1,提供透光基底101、位于透光基底101表面的掩膜层、以及位于掩膜层表面的光刻胶层104,掩膜层包括硅化钼层102、以及位于硅化钼层102表面的铬层103为例,透光基底101的材料可以为石英材料。
参考图2,对所述光刻胶层104进行曝光处理,使曝光区域的光刻胶层104的材料性质发生变化。
参考图3,在进行曝光处理之后,对所述光刻胶层104进行显影处理,去除曝光过的光刻胶层104,在光刻胶层104内形成暴露出初始掩膜层的第一开口105。具体的,在光刻胶层104内形成设计图形,后续将光刻胶层104内的设计图形转移至掩膜层。
参考图4,以所述光刻胶层104(参考图3)为掩膜,沿第一开口105(参考图3)刻蚀所述掩膜层,直至暴露出透光基底101表面,在所述掩膜层内形成暴露出透光基底101表面的第二开口106,这一步骤为将设计图形转移至掩膜层内,形成具有定义设计图形的几何图形的掩膜层;接着,去除光刻胶层104。
后续以具有第二开口106的掩膜层作为掩膜版,投入到后续的半导体制造工艺过程中。在理想情况下,具有第二开口106的掩膜层侧壁表面与透光基底101表面相互垂直,因此具有第二开口106的掩膜层的俯视视图能够反映出透光基底101表面附近区域的掩膜层的信息,当俯视视图示出的信息无问题时,该掩膜版能够用于后续的半导体制造工艺中。
进一步研究发现,参考图5,具有第二开口106的掩膜层具有底部站角问题A或底切问题B,底部站角问题A或底切问题B有可能是由刻蚀工艺造成的。然而,底部站角问题A或底切问题B是对掩膜版的剖面进行分析研究后发现,掩膜版的俯视视图不会反映出底部站角问题A或底切问题B。
因此,即使掩膜版的俯视视图示出的信息正确,而实际上掩膜版仍可能存在底部站角问题或底切问题,当以具有底部站角问题A或底切问题B的掩膜版投入到半导体制造的后续工艺时,会给半导体产品良率带来严重的损失。若直接在形成有设计图形的掩膜版进行切割,观察掩膜版的剖面形貌,虽然能够判断形成的掩膜版的质量好坏,但是在半导体工艺这一方法的可行性差。
为解决上述问题,本发明提供一种包含有监测图形的掩膜版,包括图案图以及环绕所述图案区的切割道区的掩膜版,所述掩膜版的图案区内具有设计图形,所述掩膜版的切割道区内具有监测图形;其中,所述监测图形包括第一图形、以及位于第一图形两侧的若干分立的第二图形,第一图形的延伸方向与位于第一图形同一侧的第二图形的排列方向平行,所述第一图形与位于第一图形同一侧的第二图形之间具有第一关键特征尺寸,所述第一图形与位于第一图形另一侧的第二图形之间具有第二关键特征尺寸,在俯视视图上,所述第一关键特征尺寸与第二关键特征尺寸相同。采用本发明提供的掩膜版进行监测,能够获得设计图形的剖面形貌质量,提高对掩膜版设计图形质量好坏判定的可靠性,及时发现有问题的掩膜版,避免有问题的掩膜版投入到生产线了。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图6至图9为本发明实施例提供的包含有监测图形的掩膜版结构示意图。
参考图6,提供掩膜版200,所述掩膜版200包括图案区210以及环绕所述图案区210的切割道区220,所述掩膜版200的图案区210内具有设计图形(未图示),所述掩膜版210的切割道区220内具有监测图形201。
所述掩膜版200为后续半导体工艺过程中进行光刻工艺的光掩膜版,在将掩膜版200应用到后续半导体工艺制程中时,将掩膜版200图案区210的设计图形传递至晶圆上。因此,掩膜版200上的设计图形质量的好坏对后续半导体工艺制程有着重要的影响。
为此,本实施例中,在掩膜版200的图案区210上写入设计图形的同时,在掩膜版200的切割道区220上写入监测图形201,并且,所述设计图形和监测图形201为在同一图形写入工艺条件下形成的,即,所述设计图形和监测图形201为经历相同条件下的曝光工艺、相同条件下的显影工艺、以及相同条件下的刻蚀工艺形成的。
以下将结合附图7及8对监测图形201进行详细说明,图7及图8分别提供了一种监测图形的示意图。
所述监测图形201包括第一图形211、以及位于第一图形211两侧的若干分立的第二图形221,所述第一图形211的延伸方向与第一图形211同一侧的第二图形221的排列方向平行,所述第一图形211与位于第一图形211一侧的第二图形221之间具有第一关键特征尺寸CD1,所述第一图形211与位于第一图形211另一侧的第二图形221之间具有第二关键特征尺寸CD2。
在俯视视图上,所述第一关键特征尺寸CD1与第二关键特征尺寸CD2相同。
本实施例中,所述监测图形201的图案宽度小于等于切割道区220的宽度,从而使得后续在将掩膜版200应用到半导体工艺制程中时,监测图形201传递至晶圆上的图形会被切割去除,避免监测图形201对掩膜版200上的设计图形传递至晶圆上的图形造成不良影响。
本实施例中,为了提高对掩膜版200的监测图形201进行监测的灵敏度,在同一组监测图形201中,所述第二图形221的图形尺寸相同,且相邻所述第二图形221之间的距离相同。
本实施例中,所述第一图形211为条状图形;所述第二图形221为条状图形,且第一图形211的延伸方向与第二图形221的延伸方向相互垂直。并且,为了提高光刻机或模拟光刻系统对监测图形201的图形灵敏度,所述第一图形211的短边尺寸与第二图形221的短边尺寸相同,且所述第二图形221的短边尺寸与位于第一图形211同一侧的相邻第二图形221之间的距离相同。
本实施例中,所述第一图形211的长边尺寸范围为4000纳米至8000纳米,所述第一图形211的短边尺寸范围为400纳米至600纳米;所述第二图形221的长边尺寸范围为1000纳米至3000纳米,所述第二图形221的短边尺寸范围为400纳米至600纳米;相邻所述第二图形221之间的距离为400纳米至600纳米。在俯视视图上,所述第一关键特征尺寸CD1为200纳米至400纳米,所述第二关键特征尺寸CD2为200纳米至400纳米。
参考图7,所述第一图形211的延伸方向与X轴方向平行;位于第一图形211同一侧的分立的第二图形221排列方向与X轴方向平行。对于图7,第一图形211的长边指的是与X轴方向平行的边,第一图形211的短边指的是与Y轴方向平行的边;第二图形221的长边指的是与Y轴方向平行的边,第二图形221的短边指的是与X轴方向平行的边。
参考图8,所述第一图形211的延伸方向与Y轴方向平行;位于第一图形211同一侧的分立的第二图形221排列方向与Y轴方向平行。对于图8,第一图形211的长边指的是与Y轴方向平行的边,第一图形211的短边是与X轴方向平行的边;第二图形221的长边指的是与X轴方向平行的边,第二图形221的短边指的是与Y轴方向平行的边。
需要说明的是,第一图形211的图形尺寸范围、第二图形221的图形尺寸范围、第一关键特征尺寸CD1以及第二关键特征尺寸CD2,其具体设置参数可根据待制作的半导体器件的特征尺寸、以及设计图形的密集度分布进行确定。
为了提高监测图形201反映出掩膜版200上设计图形质量的真实性,实现对整个掩膜版200的全面监测,所述掩膜版200具有多组监测图形201,将不同组监测图形201设置在掩膜版200的不同区域上,从而能够反映出掩膜版200多个区域设计图形的质量,提高对掩膜版200图形质量判断的可靠性。本实施例中,每一组监测图形201内第二图形221的图形尺寸相同,且每一组监测图形201内相邻第二图形221之间的距离相同,从而避免了第二图形221的变量对监测结果的干扰。本实施例中,以掩膜版200上设置有6组监测图形201为例。
对于不同组的监测图形201,不同组的监测图形201中的第一图形211延伸方向能够相同或不同,不同组的监测图形201中具有延伸方向与X轴方向平行或与Y轴方向平行的第一图形211。例如,在某一组或多组监测图形201中,第一图形211的延伸方向与X轴方向平行,在另一组或多组监测图形201中,第一图形211的延伸方向与Y轴方向平行。
对于不同组的监测图形201,不同组的监测图形201中第二图形221的图形尺寸相同或不同,相邻所述第二图形221之间的距离相同或不同。例如,在若干组监测图形201中,第二图形221的图形尺寸相同,在另外若干组监测图形201中,第二图形221的图形尺寸不同;在若干组监测图形201中,相邻所述第二图形221之间的距离相同,在另外若干组监测图形201中,相邻所述第二图形221之间的距离不同。
对于不同组的监测图形201,不同组的监测图形201中俯视视图上,第一关键特征尺寸CD1相同或不同。例如,在若干组监测图形201中,第一关键特征尺寸CD1相同,在另外若干组监测图形201中,第一关键特征尺寸CD1各不相同。不同组的监测图形201在俯视视图上,第二关键特征尺寸CD2相同或不同。例如,在若干组监测图形201中,第二关键特征尺寸CD2相同,在另外若干组监测图形201中,第二关键特征尺寸CD2各不相同。
需要说明的是,掩膜版200上设置的监测图形201的组数并不是越多越好,设置的监测图形201的组数越多,需要监测的点就越多,结果会导致生产周期的延长。因此,在掩膜版200上进行监测图形201的设置时,需要进行折衷考虑,既要满足掩膜版图形质量监测的要求,又要满足生产效率的要求。具体的,可以结合所制作的半导体器件的光刻精度要求设定监测图形201的组数,例如,当器件特征尺寸较大,对光刻精度要求不高时,可以适当减小监测图形的组数,当器件特征尺寸较小,对光刻精度要求较高时,可以适当增多监测图形的组数。需要注意的是,当监测图形201在掩膜版200上的分布较均匀时监测效率会较高,因此,在一个实施例中,以所述掩膜版200的中心点为中心,不同组的所述监测图形201在掩膜版200上成放射状均匀分布。
为了更好的达到掩膜版200图形质量监测效果,在另一实施例中,参考图9,还能够在与X轴方向平行的切割道区220上设置有监测图形201,在与Y轴方向平行的切割道区220上设置有监测图形201,以分别监测X轴和Y轴方向上的掩膜版200上设计图形的质量,以掩膜版200上设置有9组监测图形201为例,需要说明的是,本实施不对监测图形201的组数进行限制。
本发明提供的包含有监测图形的掩膜版,当将其用于对掩膜版图形质量的监测上时,光刻系统或模拟光刻系统对监测图形的变化非常敏感,即使在俯视视图上第一关键特征尺寸和第二关键特征尺寸相同,当时采用光刻系统或模拟光刻系统对监测图形进行光刻或模拟光刻时,相应获得第一光刻图形和第二光刻图形,继而获得第一光刻图形与位于第一光刻图形一侧的第二光刻图形之间的第一模拟关键特征尺寸,获得第一光刻图形与位于第一光刻图形另一侧的第二光刻图形之间的第二模拟关键特征尺寸,当第一模拟关键特征尺寸与第二模拟关键特征尺寸之差大于设计阈值时,则能够判断掩膜版图形质量不合格,说明掩膜版设计图形的剖面形貌存在问题,提高了对掩膜版图形质量监测的可靠性,及时发现有问题的掩膜版。
本发明还提供一种采用提供的掩膜版进行监测的方法,包括:对所述监测图形进行光刻模拟处理,获得第一模拟图形和第二模拟图形,其中,所述第一模拟图形与第一图形相对应,所述第二模拟图形与第二图形相对应,所述第一模拟图形的延伸方向与位于第一模拟图形同一侧的第二模拟图形的排列方向平行,所述第一模拟图形与位于第一模拟图形同一侧的第二模拟图形之间具有第一模拟关键特征尺寸,所述第一模拟图形与位于第一模拟图形另一侧的第二模拟图形之间具有第二模拟关键特征尺寸;获取所述第一模拟关键特征尺寸与第二模拟关键特征尺寸之间的差值绝对值;当所述差值绝对值大于设计阈值时,判定所述掩膜版内的设计图形具有缺陷;当所述差值绝对值小于或等于设计阈值时,判断所述掩膜版内的设计图形合格。本发明能够及时发现掩膜版设计图形的剖面形貌是否存在超出制程允许范围的底部站角或底部切入的问题,从而避免有问题的掩膜版进入后续半导体工艺制程中,避免带来产品良率的损失。
结合参考图6至图9,具体的,首先提供上述掩膜版200,在俯视视图上,第一关键特征尺寸CD1与第二关键特征尺寸CD2相同。在一个具体实施例中,获取俯视视图上的第一关键特征尺寸CD1和第二关键特征尺寸CD2的方法为:获取监测图形201在俯视视图上的SEM示意图,在所述SEM示意图上,量测第一图形211与位于第一图形211一侧的第二图形221之间的尺寸为第一关键特征尺寸CD1,量测第一图形211与位于第一图形211另一侧的第二图形221之间的尺寸为第二关键特征尺寸CD2。
由于在俯视视图上,第一关键特征尺寸CD1与第二关键特征尺寸CD2相等,因此若依照现有技术对于掩膜版图形质量的判定方法,则会判定掩膜版图形质量符合要求。然而,由于掩膜版200上的设计图形有可能会存在底部站角缺陷或底部切入缺陷,所述底部站角缺陷或底部切入缺陷不会在俯视视图上表现出来,因此仅通过俯视视图上的第一关键特征尺寸CD1与第二关键特征尺寸CD2相等,不足以判断掩膜版200图形质量是否合格。
本实施例中,对掩膜版质量进行监测的监测方法包括以下步骤:
步骤S1、对监测图形进行模拟光刻处理,获得第一模拟图形和第二模拟图形。
本实施例中,采用空间影像测量系统(AIMS,Aerial Image MeasurementSystem),对所述监测图形进行模拟光刻处理,AIMS的方法为模拟光科技系统来获得掩膜版的空间像,用于判断监测图形中的缺陷是否会对晶圆造成影响。在其他实施例中,还能够采用其他合适的方法或系统,对所述监测图形进行模拟光刻处理。
其中,所述第一模拟图形与第一图形相对应,所述第二模拟图形与第二图形相对应,所述第一模拟图形的延伸方向与位于第一模拟图形同一侧的第二模拟图形的排列方向平行。
步骤S2、获得第一模拟图形与位于第一模拟图形同一侧的第二模拟图形之间的第一模拟关键特征尺寸;获得第一模拟图形与位于第一模拟图形另一侧的第二模拟图形之间的第二模拟关键特征尺寸。
步骤S3、获取所述第一模拟关键特征尺寸与第二模拟关键特征尺寸之间的差值绝对值。
当掩膜版图形质量具有缺陷时,在对监测图形监测模拟光刻处理后,获得的第一模拟关键特征尺寸与第二模拟关键特征尺寸将不再相同。
步骤S4、当所述差值绝对值大于设计阈值时,判定掩膜版内的设计图形具有缺陷;当所述差值绝对值小于或等于设计阈值时,判定掩膜版内的设计图形合格。
其中,所述缺陷包括底部站角缺陷或底部切入缺陷。所述设计阈值指的是,能够被工艺制程允许的第一模拟关键特征尺寸与第二模拟关键特征尺寸之间差值绝对值,当所述差值绝对值小于或等于设计阈值时,采用该掩膜版投入到后续的半导体生产制程中,制造出的半导体器件符合需求;当所述差值绝对值大于设计阈值时,采用该掩膜版投入到后续的半导体生产制程中,制造出的半导体器件不符合要求,因此,若将该掩膜版投入到生产线上,将带来产品良率的损失。
本实施例中,所述设计阈值范围为5纳米。在其他实施例中,还能够根据实际工艺需求,确定所述设计阈值范围。
参考图10至图12,图10至图12为以同一监测图形为基础在各个阶段获得的结构示意图,其中,图10为监测图形的俯视示意图,图11为采用AIMS方法对监测图形进行模拟光刻处理后获得的模拟图形示意图;图12为将监测图形采用实际光刻处理后在晶圆上获得的图形示意图。
图10中,第一图形与左侧的第二图形之间具有第一关键特征尺寸,第一图形与右侧的第二图形之间具有第二关键特征尺寸,其中,第一关键特征尺寸与第二关键特征尺寸相同。
图11中,第一模拟图形与左侧的第二模拟图形之间具有第一模拟关键特征尺寸,第一模拟图形与右侧的第二模拟图形之间具有第二模拟关键特征尺寸,其中,第一模拟关键特征尺寸明显小于第二模拟关键特征尺寸。
图12中,第一光刻图形(与第一图形相对应)与左侧的第二光刻图形(与第二图形相对应)之间具有第一光刻关键特征尺寸,第一光刻图形与右侧的第二光刻图形之间具有第二光刻关键特征尺寸,其中,第一光刻特征尺寸明显现有第二光刻关键特征尺寸。
图12示出的情形与图11示出的情形一致,说明采用AIMS方法对监测图形进行模拟后监测的结果与实际光刻的结果一致,依据AIMS的监测结果,能够判定出掩膜版图形质量是否合格,利用监测图形的AIMS监测结果能够对掩膜版设计图形的剖面形貌情况作出判断,从而避免了现有技术中对掩膜版图形质量的误判问题,及时有效的发现有问题的掩膜版。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种包含有监测图形的掩膜版,其特征在于,包括:
掩膜版内具有设计图形和监测图形,所述掩膜版包括图案区以及环绕所述图案区的切割道区,其中,所述设计图形位于图案区内,所述监测图形位于切割道区内,且监测图形的图案宽度小于或等于切割道区的宽度;
其中,所述监测图形包括第一图形、以及位于第一图形两侧的若干分立的第二图形,所述第一图形的延伸方向与位于第一图形同一侧的第二图形的排列方向平行,所述第一图形与位于第一图形一侧的第二图形之间具有第一关键特征尺寸,所述第一图形与位于第一图形另一侧的第二图形之间具有第二关键特征尺寸,在俯视视图上,所述第一关键特征尺寸与第二关键特征尺寸相同。
2.如权利要求1所述的掩膜版,其特征在于,所述第二图形的图形尺寸相同;相邻所述第二图形之间的距离相同。
3.如权利要求1所述的掩膜版,其特征在于,所述第一图形的延伸方向与X轴方向平行;位于所述第一图形同一侧的分立的第二图形排列方向与X轴方向平行;或者,所述第一图形的延伸方向与Y轴方向平行;位于所述第一图形同一侧的分立的第二图形排列方向与Y轴方向平行。
4.如权利要求1所述的掩膜版,其特征在于,所述第一图形为条状图形;所述第二图形为条状图形。
5.如权利要求4所述的掩膜版,其特征在于,所述第一图形的延伸方向与第二图形的延伸方向相互垂直。
6.如权利要求4所述的掩膜版,其特征在于,所述第一图形的短边尺寸与第二图形的短边尺寸相同;所述第二图形的短边尺寸与相邻所述第二图形之间的距离相同。
7.如权利要求4所述的掩膜版,其特征在于,所述第一图形的长边尺寸范围为4000纳米至8000纳米,所述第一图形的短边尺寸范围为400纳米至600纳米。
8.如权利要求4所述的掩膜版,其特征在于,所述第二图形的长边尺寸范围为1000纳米至3000纳米,所述第二图形的短边尺寸范围为400纳米至600纳米;相邻所述第二图形之间的距离为400纳米至600纳米。
9.如权利要求1所述的掩膜版,其特征在于,在俯视视图上,所述第一关键特征尺寸为200纳米至400纳米;所述第二关键特征尺寸为200纳米至400纳米。
10.如权利要求1所述的掩膜版,其特征在于,所述掩膜版具有多组监测图形,且每一组监测图形内第二图形的图形尺寸相同,每一组监测图形内相邻第二图形之间的距离相同。
11.如权利要求10所述的掩膜版,其特征在于,不同组的监测图形中的第一图形延伸方向相同或不同;不同组的监测图形中具有延伸方向与X轴方向平行或Y轴方向平行的第一图形;在不同组的监测图形中,在俯视视图上,所述第一关键特征尺寸相同或不同,所述第二关键特征尺寸相同或不同。
12.如权利要求10所述的掩膜版,其特征在于,不同组的监测图形中,第二图形的图形尺寸相同或不同;不同组的监测图形中,相邻所述第二图形之间的距离相同或不同。
13.如权利要求10所述的掩膜版,其特征在于,以所述掩膜版的中心点为中心,所述监测图形在掩膜版上成放射状均匀分布。
14.如权利要求10所述的掩膜版,其特征在于,在与X轴方向平行的切割道区上设置有监测图形;在与Y轴方向平行的切割道区上设置有监测图形。
15.如权利要求1所述的掩膜版,其特征在于,所述设计图形和监测图形为在同一图形写入工艺条件下形成的。
16.一种对如权利要求1至15任一项所述的掩膜版进行监测的监测方法,其特征在于,包括:
对所述监测图形进行模拟光刻处理,获得第一模拟图形和第二模拟图形,其中,所述第一模拟图形与第一图形相对应,所述第二模拟图形与第二图形相对应,所述第一模拟图形的延伸方向与位于第一模拟图形同一侧的第二模拟图形的排列方向平行,所述第一模拟图形与位于第一模拟图形一侧的第二模拟图形之间具有第一模拟关键特征尺寸,所述第一模拟图形与位于第一模拟图形另一侧的第二模拟图形之间具有第二模拟关键特征尺寸;
获取所述第一模拟关键特征尺寸与第二模拟关键特征尺寸之间的差值绝对值;
当所述差值绝对值大于设计阈值时,判定所述掩膜版内的设计图形具有缺陷;
当所述差值绝对值小于或等于设计阈值时,判定所述掩膜版内的设计图形合格;
所述设计阈值表示被工艺制程允许的第一模拟关键特征尺寸与第二模拟关键特征尺寸之间差值绝对值。
17.如权利要求16所述的监测方法,其特征在于,采用空间影像测量系统,对所述监测图形进行模拟光刻处理。
18.如权利要求16所述的监测方法,其特征在于,所述设计阈值范围为5纳米。
19.如权利要求16所述的监测方法,其特征在于,所述缺陷为底部站角缺陷或底部切入缺陷。
CN201610083868.1A 2016-02-05 2016-02-05 包含有监测图形的掩膜版以及监测方法 Active CN107045259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610083868.1A CN107045259B (zh) 2016-02-05 2016-02-05 包含有监测图形的掩膜版以及监测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610083868.1A CN107045259B (zh) 2016-02-05 2016-02-05 包含有监测图形的掩膜版以及监测方法

Publications (2)

Publication Number Publication Date
CN107045259A CN107045259A (zh) 2017-08-15
CN107045259B true CN107045259B (zh) 2020-06-09

Family

ID=59542979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610083868.1A Active CN107045259B (zh) 2016-02-05 2016-02-05 包含有监测图形的掩膜版以及监测方法

Country Status (1)

Country Link
CN (1) CN107045259B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652521B (zh) * 2019-10-10 2022-09-20 无锡华润上华科技有限公司 一种对半导体制造中的晶圆进行监控的方法和掩膜版
CN113515007B (zh) * 2020-04-10 2023-09-01 长鑫存储技术有限公司 掩膜版及掩膜版质量测试方法
CN113031389A (zh) * 2021-03-24 2021-06-25 上海华虹宏力半导体制造有限公司 掩模版的监测图形、掩模版及掩模版的监测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000047369A (ja) * 1998-07-29 2000-02-18 Oki Electric Ind Co Ltd 欠陥検査方法及びその装置
CN1355557A (zh) * 2000-11-29 2002-06-26 联华电子股份有限公司 关键尺寸测试条的结构
CN101498896A (zh) * 2008-01-29 2009-08-05 中芯国际集成电路制造(上海)有限公司 一种监测结构及包括监测结构的掩膜版及其使用方法
CN101893819A (zh) * 2009-05-20 2010-11-24 上海华虹Nec电子有限公司 提高掩膜板图形关键尺寸均匀性的方法
CN102486604A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 相位移掩模版及其制造方法、雾状缺陷检测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103091971B (zh) * 2011-10-27 2014-07-23 中芯国际集成电路制造(北京)有限公司 掩模板及其制造方法、以及监测掩模板雾状污染的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000047369A (ja) * 1998-07-29 2000-02-18 Oki Electric Ind Co Ltd 欠陥検査方法及びその装置
CN1355557A (zh) * 2000-11-29 2002-06-26 联华电子股份有限公司 关键尺寸测试条的结构
CN101498896A (zh) * 2008-01-29 2009-08-05 中芯国际集成电路制造(上海)有限公司 一种监测结构及包括监测结构的掩膜版及其使用方法
CN101893819A (zh) * 2009-05-20 2010-11-24 上海华虹Nec电子有限公司 提高掩膜板图形关键尺寸均匀性的方法
CN102486604A (zh) * 2010-12-03 2012-06-06 中芯国际集成电路制造(北京)有限公司 相位移掩模版及其制造方法、雾状缺陷检测方法

Also Published As

Publication number Publication date
CN107045259A (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
TWI679610B (zh) 用於檢驗一光微影比例光罩之方法、檢驗系統及電腦可讀媒體
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
US8661373B2 (en) Method for the real-time monitoring of integrated circuit manufacture through localized monitoring structures in OPC model space
JP3708058B2 (ja) フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法
CN107045259B (zh) 包含有监测图形的掩膜版以及监测方法
CN106154741B (zh) 掩模板、散焦量的测试方法及其测试系统
CN113990770B (zh) 一种晶圆检测方法及检测装置
JP2010079113A (ja) フォトマスクの製造方法及びフォトマスク
CN107193190A (zh) 焦距监测方法
CN102436149A (zh) 确定光刻工艺窗口的方法
CN116681676A (zh) 计算机辅助弱图案检测及鉴定系统
US10079185B1 (en) Semiconductor pattern for monitoring overlay and critical dimension at post-etching stage and metrology method of the same
US9885961B1 (en) Partly disappearing targets
CN116149130A (zh) 版图、掩膜版及光刻机曝光验证方法
CN106502055A (zh) 光刻失焦的检测方法
JP7445003B2 (ja) マルチステッププロセス検査方法
US8487644B2 (en) Method and pattern carrier for optimizing inspection recipe of defect inspection tool
JP2002124447A (ja) リソグラフィー条件のマージン検出方法および半導体装置の製造方法
CN113031389A (zh) 掩模版的监测图形、掩模版及掩模版的监测方法
CN109426098A (zh) 图案化方法、光刻装置和物品制造方法
CN117111398B (zh) 光罩制程偏差的监控方法及监控系统
CN111312604B (zh) 一种残胶检测工具、制作方法以及残胶检测方法
JP2012004219A (ja) 半導体装置の検査方法及び、半導体装置の検査システム
KR20080001734A (ko) 마스크 결함 위치 검사 방법
CN115564729A (zh) 光罩及其检测方法、缺陷图案及其形成方法、装置和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant