CN116681676A - 计算机辅助弱图案检测及鉴定系统 - Google Patents
计算机辅助弱图案检测及鉴定系统 Download PDFInfo
- Publication number
- CN116681676A CN116681676A CN202310673557.0A CN202310673557A CN116681676A CN 116681676 A CN116681676 A CN 116681676A CN 202310673557 A CN202310673557 A CN 202310673557A CN 116681676 A CN116681676 A CN 116681676A
- Authority
- CN
- China
- Prior art keywords
- pattern
- wafer
- identified
- weak pattern
- weak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title abstract description 29
- 238000007689 inspection Methods 0.000 claims abstract description 63
- 238000013461 design Methods 0.000 claims abstract description 49
- 230000007547 defect Effects 0.000 claims abstract description 33
- 238000012986 modification Methods 0.000 claims abstract description 8
- 230000004048 modification Effects 0.000 claims abstract description 8
- 238000004891 communication Methods 0.000 claims abstract description 7
- 238000005259 measurement Methods 0.000 claims description 26
- 238000004088 simulation Methods 0.000 claims description 17
- 238000012795 verification Methods 0.000 claims description 15
- 238000004378 air conditioning Methods 0.000 claims description 12
- 238000005070 sampling Methods 0.000 claims description 12
- 238000001878 scanning electron micrograph Methods 0.000 claims description 10
- 238000012552 review Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 238000012797 qualification Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 55
- 235000012431 wafers Nutrition 0.000 description 54
- 230000008569 process Effects 0.000 description 39
- 238000005498 polishing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001914 filtration Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000009897 systematic effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000012152 algorithmic method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000011511 automated evaluation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/25—Determination of region of interest [ROI] or a volume of interest [VOI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10056—Microscopic image
- G06T2207/10061—Microscopic image from scanning electron microscope
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Quality & Reliability (AREA)
- Multimedia (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Image Analysis (AREA)
- Holo Graphy (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
本申请涉及计算机辅助弱图案检测及鉴定系统。弱图案检测及鉴定系统可包含经配置以检验晶片及检测存在于所述晶片上的缺陷的晶片检验工具。所述系统还可包含与所述晶片检验工具通信的至少一个处理器。所述至少一个处理器可经配置以：基于所述晶片的设计对所述所检测缺陷执行图案分组；基于所述图案分组识别所关注区域；识别含于所述经识别所关注区域中的弱图案，所述弱图案是偏离所述设计达大于阈值的量的图案；验证所述经识别弱图案；及报告所述经验证弱图案或基于所述经验证弱图案促成所述晶片的所述设计的修正。
Description
分案申请的相关信息
本申请是申请日为2017年4月21日、申请号为201780024782.4、发明名称为“计算机辅助弱图案检测及鉴定系统”的发明专利申请的分案申请。
相关申请案的交叉参考
本申请案根据35U.S.C.§119(e)主张2016年4月22日申请的第62/326,653号美国临时申请案的权利。所述第62/326,653号美国临时申请案的全文以引用的方式并入本文中。
技术领域
本发明大体上涉及检验的领域，且特定来说，涉及晶片检验。
背景技术
薄抛光板(例如硅晶片及类似者)是现代技术的非常重要部分。例如，晶片可意指用于制造集成电路及其它装置的半导体材料的薄片。薄抛光板的其它实例可包含磁盘衬底、块规及类似者。尽管此处所描述的技术主要是指晶片，但应了解，本技术还适用于其它类型的抛光板。术语晶片及术语薄抛光板在本发明中可互换使用。
晶片经受缺陷检验。缺陷可为随机的或系统的。系统缺陷可在特定设计图案上发生且可被称为热点(即，弱图案，或产生于晶片上的偏离设计的图案)。缺陷检验的目的中的一者是检测及鉴定这些热点。例如，检验过程可利用检验工具来扫描晶片及使用基于设计的分组(DBG)将所检测缺陷分级。所述缺陷可使用扫描电子显微镜(SEM)取样及重检且经手动地分类以确定热点的存在。可利用模拟来帮助预测容易出故障的图案或位点，其又可用以帮助用户将检验关注点放置于可含有此类图案及位点的区域中。
应注意尽管上述检验过程可有帮助，但此检验过程还与一些缺点相关联。例如，此检验过程依赖人眼来确定缺陷的存在，此意味着此检验过程仅能够处理小样本大小且缺少验证。实际上，经检测的具有约20％到30％的临界尺寸(CD)变化的系统缺陷可能被丢弃。此外，由于不存在自动化且所有分类必须由人类完成，因此样本大小通常限制为不超过约5千个缺陷且归因于取样及疲劳而易发生错误。随着由增加的检测灵敏度引起的数据量的激增，取样的有效性可受限制，除非开发自动化方法。此外，模拟帮助预测风险位点但其并不帮助用户识别位点是否实际未通过后处理。
其中需要提供用于弱图案检测及鉴定而无前述缺点的方法及系统。
发明内容
本发明涉及一种系统。所述系统可包含经配置以检验晶片及检测存在于所述晶片上的缺陷的晶片检验工具。所述系统还可包含与所述晶片检验工具通信的至少一个处理器。所述至少一个处理器可经配置以：基于所述晶片的设计对所检测的缺陷执行图案分组；基于所述图案分组识别所关注区域；识别含于所述经识别所关注区域中的弱图案，弱图案是偏离设计达大于阈值的量的图案；验证所述经识别弱图案；及报告所述经验证弱图案或基于所述经验证弱图案促成晶片的设计的修正。
本发明的进一步实施例涉及一种系统。所述系统可包含经配置以检验晶片及检测存在于所述晶片上的缺陷的晶片检验工具。所述系统还可包含与所述晶片检验工具通信的至少一个处理器。所述至少一个处理器可经配置以：基于所述晶片的设计对所检测缺陷执行图案分组；模拟晶片处理工具对晶片的效应；识别其中图案偏离所述晶片的设计的所关注区域；识别含于所述经识别所关注区域中的弱图案，弱图案是偏离设计达大于阈值的量的图案；验证所述经识别弱图案；及报告所述经验证弱图案或基于所述经验证弱图案促成晶片的设计的修正。
本发明的额外实施例涉及一种系统。所述系统可包含经配置以检验晶片及检测存在于所述晶片上的缺陷的晶片检验工具。所述系统还可包含与所述晶片检验工具通信的至少一个处理器。所述至少一个处理器可经配置以：基于所述晶片的设计对所检测缺陷执行图案分组；获得晶片的扫描电子显微镜(SEM)图像；将所述晶片的所述SEM图像与所述晶片的设计对准；基于晶片的SEM图像与晶片的设计的对准识别所关注区域；获得所述经识别所关注区域中的晶片的度量；基于所获得的度量测量经识别所关注区域中的图案变化；基于所述图案变化识别弱图案，弱图案是偏离设计达大于阈值的量的图案；验证所述经识别弱图案；及报告所述经验证弱图案或基于所述经验证弱图案促成晶片的设计的修正。
应理解，前文概述及下文详细描述两者仅是示范性及说明性且未必限制本发明。并入说明书中且构成说明书的部分的附图说明本发明的标的物。描述及图式一起用于说明本发明的原理。
附图说明
所属领域的技术人员通过参考附图可更易于理解本发明的许多优点，其中：
图1是描绘根据本发明的实施例配置的检验系统的图解；
图2是描绘根据本发明的实施例配置的基于模拟的热点检测及鉴定过程的图解；
图3是描绘根据本发明的实施例配置的基于布局的热点检测及鉴定过程的图解；及
图4是描绘晶片上的多个经识别所关注区域的图解。
具体实施方式
现将详细参考所揭示的标的物，所述标的物说明于附图中。
根据本发明的实施例涉及用于提供弱图案(或热点)检测及鉴定的方法及系统。更明确来说，揭示实现将计算机辅助用于自动地发现及鉴定晶片上的热点的计算机驱动的热点-设计检测及验证系统。在一些实施例中，根据本发明配置的系统可经配置以实现热点内的弱点的自动识别。在一些实施例中，根据本发明配置的系统可经进一步配置以采用算法方法来基于图案变化的严重性(或边际性)分离及分级热点。预期根据本发明配置的方法及系统可在效率及精确度两方面提供与既有热点检验方法及系统相比的显著改进。
现参考图1，展示描绘根据本发明的实施例配置的示范性检验系统100的图解。检验系统100可包含检验工具102(例如，宽带等离子体检验工具、度量检验工具、电子束检验工具，具有或不具有来自由设计规则检查(DRC)、光学规则检查(ORC)或类似者提供的模拟的输出)。检验工具102可经配置以检验晶片(例如，经图案化晶片)及检测存在于所述晶片上的缺陷。所检测缺陷可提供到一或多个处理器104(例如，专用处理单元、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或各种其它类型的处理器或处理单元)，所述一或多个处理器104可经配置以基于设计执行单步骤或多步骤图案分组。在一些实施例中，可利用通常称为基于设计的分级(还可称为基于设计的分组或分类)的技术来执行图案分组。基于设计的分级可集成设计信息及缺陷检验结果以将所检测缺陷基于其图案类型分组为不同群组/分级。
可在图案分组完成之后识别潜在热点。在一些实施例中，可利用基于模拟的识别过程106来模拟设计或晶片工艺(例如，光刻)以搜索可含有潜在热点的所关注区域。可针对每一图案类型(例如，根据图案分组/分级)以高精确度自动放置所关注区域以自动评估局部CD及其它图案变化(例如线端缩短及角圆化)。替代地及/或此外，可利用基于布局的识别过程108来针对通过检验工具102识别的缺陷位点自动识别所关注区域。不论利用哪一识别过程(基于模拟106或基于布局108)，应注意过滤过程110可参与来帮助确定在经识别所关注区域中发生的故障的严重性及基于故障的严重性滤除一些经识别区域。剩余区域可被报告为含有潜在热点的区域，所述区域可接着使用将在下文中详细描述的过程进行验证。
现参考图2，展示描绘基于模拟的热点检测及鉴定过程的示范性实施方案的更详细图解。应注意，由于基于模拟的热点检测及鉴定过程是自动化过程(即，所述识别过程不依赖人眼来确定缺陷的存在)，因此缺陷样本大小不再受人类能力限制。话句话说，预期缺陷样本大小可如所需增加(步骤106A)以帮助增加热点检测及鉴定过程的精确度。
在选定样本的情况下，在模拟步骤106B中，一或多个模拟器(例如，使用一或多个处理器实施)可参与来执行其上运行的一或多个模拟程序，以模拟晶片处理工具的效应，例如光刻、化学机械平坦化、蚀刻或类似者。预期所述模拟能够在不必扫描晶片的情况下展示特定区域如何跨不同聚焦及偏移条件而改变。可在识别步骤106C中处理模拟的结果以搜索局部变化及识别局部图案可出现故障(例如，偏离设计)的区域。接着，可利用过滤步骤110来基于针对一或多个测量量度建立的一或多个阈值，滤除一些经识别区域(例如，可滤除具有低于特定阈值的CD变化的区域)。过滤步骤110可基于阈值及/或基于展现大于典型变化量的异常值来自动识别图案故障。应注意，此方式中使用的阈值可帮助基于所需规格确定故障的严重性及鉴定弱点。剩余区域(即，其中局部图案可已偏离设计达大于所述阈值的量的区域)可接着被报告为含有潜在热点的区域，其可能需要通过验证过程来验证。
所述验证过程可以多种方式执行。例如，在一些实施例中，可调用图案搜索步骤112来帮助界定所报告的潜在热点周围的热点关注区域(还可称为检验关注区域)。在验证步骤114中，能够对所界定的检验关注区域进行取样及提供其扫描电子显微镜(SEM)重检的检验工具可接着用以帮助确认所述热点的有效性。在一些实施例中，如果检验工具102能够取样及提供SEM重检，那么相同检验工具102可用以执行验证步骤114。否则，第二检验工具可用以执行验证步骤114。经验证的热点(即，确认为弱图案的图案)可接着被报告给用户(例如，晶片工程师或设计师)或被提供来促成晶片的设计的修正(例如，为减少或消除弱图案)。
在一些实施例中，在验证步骤114中，可采用图案保真度测量(例如，测量CD变化)以帮助确认热点的有效性。图案保真度测量可指示图案与预期图案形态的变化及/或偏离。在一些实施例中，可利用与标题为“自动图案保真度测量计划产生(Automated PatternFidelity Measurement Plan Generation)”的第14/918,394号美国专利申请案中揭示的技术类似的技术来进行图案保真度测量，所述申请案的全文以引用的方式并入本文中。应了解在不背离本发明的精神及范围的情况下，还可利用其它图案保真度测量技术。
还应了解，上文描述的验证过程仅为示范性的且并非意指限制。例如，在一些实施例中，可在图案搜索之前进行图案保真度测量以自动确认热点。接着，可执行图案搜索(以帮助界定检验关注区域)，但搜索可仅限于经确认的热点。接着，可对具有经界定的检验关注区域的晶片进行检验、取样及SEM重检。如果需要，可再次进行图案保真度测量以测量这些热点中的CD变化。
如将从上文明白，热点检测及鉴定过程可以多种方式自动化以帮助增加过程的效率及精确度。还应注意，由于可以多种方式执行热点检测及鉴定过程，因此可允许不同层使用不同热点检测及鉴定过程。例如，一个特定热点检测及鉴定过程可非常适于在显影后检验(ADI)层中识别热点而稍微不同热点检测及鉴定过程(例如，其中以稍微不同顺序执行过程步骤)可更好适于在不同(例如，蚀刻后)层中识别热点。因此预期在不背离本发明的精神及范围的情况下，根据本发明配置的热点检测及鉴定过程可针对不同目的不同地实施。
现参考图3，展示描绘基于布局的热点检测及鉴定过程的示范性实施方案的更详细图解。以此方式配置的基于布局的热点检测及鉴定过程可使用设计布局来针对通过检验工具102识别的缺陷位点自动识别所关注区域。更明确来说，如图3中所展示，在SEM成像步骤108A中，可对晶片进行取样且可收集晶片的SEM图像。在对准步骤108B中，接着可将SEM图像与设计对准且在步骤108C中可自动识别所关注区域(例如，线端处、角、最小CD区域或类似者，如图4中所展示)。随后，在步骤108D中可执行度量以仅在经识别所关注区域中查找潜在偏差且在步骤108E中可测量在经识别所关注区域中的图案变化(例如，在挤压(pinching)、突起或类似者的方面)。
接着，可利用过滤步骤110以基于针对一或多个测量量度建立的一或多个阈值，滤除一些经识别的区域。在一些实施例中，可对这些区域进行图案保真度测量(例如，以测量CD变化)且可基于CD变化(例如，绝对或相对变化)的严重性确定潜在热点。接着，可通过类似于上文描述的验证过程验证所述潜在热点。例如，可通过以下方式验证所述潜在热点：对整体晶片运行图案搜索；在检验工具上检验晶片检验关注区域；对SEM缺陷进行取样及重检；及再次运行图案保真度测量以测量CD变化。
应注意，根据本发明配置的热点检测及鉴定过程使用基于过程模拟及/或布局的方法来有效地自动确定热点，并非作为检验前预测而是作为用以在算法上识别并评估故障的工具。应注意，根据本发明配置的热点检测及鉴定过程(基于模拟及基于布局两者)能够凭借通过SEM前数据的自动化评估增大取样而相较于既有方法发现更多热点。还应注意，根据本发明配置的热点检测及鉴定过程可以高精确度针对每一图案类型(例如，如基于基于设计的分级确定的每一分级)实现所关注区域的自动放置，以自动评估局部CD及其它图案变化(例如线端缩短及角圆化)。
进一步注意，根据本发明配置的热点检测及鉴定过程还可在确定图案变化及故障的严重性时消除人类主观性。此外，根据本发明配置的热点检测及鉴定过程可实现热点发现(包含故障位点的识别及鉴定)的全自动化流程，这又可提供时间节约，这是因为自动化度量及模拟处理量增大。此外，应注意，根据本发明配置的热点检测及鉴定过程不需要针对所有图案类型的提前模拟。话句话说，根据本发明配置的热点检测及鉴定过程不依赖预测设计、晶片或主光罩上的热点。
应理解，上文实例中参考的阈值可为用户定义或系统定义的。用户可将(例如)与预期值或标称值的偏离量定义为阈值。根据本发明配置的系统还可定义所述阈值。所述系统可(例如)定义偏离量，其中如果特定位置从典型变化量超出特定值，那么识别弱图案。应了解，在不背离本发明的精神及范围的情况下，本发明中描述的方法及系统可经实施以支持用户定义的阈值及/或系统定义的阈值两者。
还应了解，尽管上述实例涉及晶片，但在不背离本发明的精神及范围的情况下，根据本发明的系统及方法还可适用于其它类型的抛光板。用于本发明中的术语晶片可包含用于制造集成电路及其它装置以及其它薄抛光板(例如，磁盘衬底、块规及类似者)的半导体材料薄片。
预期本发明中描述的方法及系统可经实施为独立产品或经实施为各种晶片测量、检验及/或热点发现工具的组件。应了解，所揭示方法中的步骤的特定顺序或层次是示范性方法的实例。基于设计偏好，应了解所述方法中的步骤的特定顺序或层次可经重新布置同时仍在本发明的范围及精神内。还应了解，出于说明目的，单独呈现图式中描绘的各种框。预期尽管图式中描绘的各种框可经实施为单独(及通信地耦合)装置及/或处理单元，但在不背离本发明的精神及范围的情况下，其还可集成在一起。
据信，通过前述描述将了解本发明的系统及设备及其许多伴随优点，且将明白在不背离所揭示标的物或不牺牲其所有重大优点的情况下可对组件的形式、构造及布置作出各种改变。所述形式仅是解释性的。
Claims (22)
1.一种系统，其包括：
至少一个处理器，其与晶片检验工具通信，所述至少一个处理器经配置以从所述晶片检验工具接收经检测缺陷：
基于所述晶片的设计对所述经检测缺陷执行图案分组；
基于所述图案分组自动地识别所关注区域；
识别含于经识别所关注区域中的弱图案，所述弱图案是偏离所述设计达大于阈值的量的图案；
引导第二晶片检验工具以验证所述晶片上的经识别弱图案，其中所述第二晶片检验工具包括扫描电子显微镜工具；及
报告经验证弱图案或基于所述经验证弱图案促成所述晶片的所述设计的修正。
2.根据权利要求1所述的系统，其中所述至少一个处理器经配置以通过以下方式识别所述弱图案：
模拟晶片处理工具对所述晶片的效应；
识别其中图案偏离所述晶片的所述设计的所关注区域；及
识别含于所述经识别所关注区域中的所述弱图案。
3.根据权利要求2所述的系统，其中所述至少一个处理器经配置以通过以下方式验证所述经识别弱图案：
基于图案搜索在所述经识别弱图案周围界定至少一个检验关注区域；及
促成所述至少一个检验关注区域的取样及扫描电子显微镜SEM重检以验证所述弱图案。
4.根据权利要求3所述的系统，其中所述至少一个处理器经进一步配置以进行图案保真度测量以验证所述弱图案。
5.根据权利要求4所述的系统，其中所述图案保真度测量包含局部临界尺寸变化的测量。
6.根据权利要求2所述的系统，其中所述至少一个处理器经配置以：
基于图案保真度测量验证所述经识别弱图案；
仅对所述经验证弱图案进行图案搜索以在所述经验证弱图案周围界定至少一个检验关注区域；及
促成所述至少一个检验关注区域的取样及SEM重检。
7.根据权利要求1所述的系统，其中所述至少一个处理器经配置以通过以下方式识别所述弱图案：
获得所述晶片的SEM图像；
将所述晶片的所述SEM图像与所述晶片的所述设计对准；
基于所述晶片的所述SEM图像与所述晶片的所述设计的对准识别所关注区域；
获得所述经识别所关注区域中的所述晶片的度量；
基于所获得度量来测量所述经识别所关注区域中的图案变化；及
基于所述图案变化识别所述弱图案。
8.根据权利要求7所述的系统，其中所述至少一个处理器经配置以通过以下方式验证所述经识别弱图案：
基于图案搜索在所述经识别弱图案周围界定至少一个检验关注区域；及
促成所述至少一个检验关注区域的取样及扫描电子显微镜SEM重检以验证所述弱图案。
9.根据权利要求8所述的系统，其中所述至少一个处理器经进一步配置以进行图案保真度测量以验证所述弱图案。
10.根据权利要求9所述的系统，其中所述图案保真度测量包含局部临界尺寸变化的测量。
11.根据权利要求1所述的系统，其中具有大于所述阈值的局部临界尺寸变化的经识别弱图案经确认为有效弱图案。
12.一种系统，其包括：
至少一个处理器，其与晶片检验工具通信且经配置以从所述晶片检验工具接收经检测缺陷，所述至少一个处理器经配置以：
基于所述晶片的设计对所述经检测缺陷执行图案分组；
执行模拟以模拟晶片处理工具对所述晶片的效应；
分析所述模拟的输出以自动地识别其中图案偏离所述晶片的所述设计的所关注区域；
识别含于经识别所关注区域中的弱图案，所述弱图案是偏离所述设计达大于阈值的量的图案；
引导第二晶片检验工具以验证所述晶片上的经识别弱图案，其中所述第二晶片检验工具包括扫描电子显微镜工具；及
报告经验证弱图案或基于所述经验证弱图案促成所述晶片的所述设计的修正。
13.根据权利要求12所述的系统，其中所述至少一个处理器经配置以通过以下方式验证所述经识别弱图案：
基于图案搜索在所述经识别弱图案周围界定至少一个检验关注区域；及
促成所述至少一个检验关注区域的取样及扫描电子显微镜SEM重检以验证所述弱图案。
14.根据权利要求13所述的系统，其中所述至少一个处理器经进一步配置以进行图案保真度测量以验证所述弱图案。
15.根据权利要求14所述的系统，其中所述图案保真度测量包含局部临界尺寸变化的测量。
16.根据权利要求12所述的系统，其中所述至少一个处理器经配置以：
基于图案保真度测量验证所述经识别弱图案；
仅对所述经验证弱图案进行图案搜索以在所述经验证弱图案周围界定至少一个检验关注区域；及
促成所述至少一个检验关注区域的取样及SEM重检。
17.根据权利要求12所述的系统，其中具有大于所述阈值的局部临界尺寸变化的经识别弱图案经确认为有效弱图案。
18.一种系统，其包括：
至少一个处理器，其与晶片检验工具通信且经配置以从所述晶片检验工具接收经检测缺陷，所述至少一个处理器经配置以：
基于所述晶片的设计对所述经检测缺陷执行图案分组；
获得所述晶片的扫描电子显微镜SEM图像；
将所述晶片的所述SEM图像与所述晶片的所述设计对准；
基于所述晶片的所述SEM图像与所述晶片的所述设计的对准识别所关注区域；
获得经识别所关注区域中的所述晶片的度量；
基于所获得度量来测量所述经识别所关注区域中的图案变化；
基于所述图案变化识别弱图案，所述弱图案是偏离所述设计达大于阈值的量的图案；
验证经识别弱图案；及
报告经验证弱图案或基于所述经验证弱图案促成所述晶片的所述设计的修正。
19.根据权利要求18所述的系统，其中所述至少一个处理器经配置以通过以下方式验证所述经识别弱图案：
基于图案搜索在所述经识别弱图案周围界定至少一个检验关注区域；及
促成所述至少一个检验关注区域的取样及扫描电子显微镜SEM重检以验证所述弱图案。
20.根据权利要求19所述的系统，其中所述至少一个处理器进一步配置以进行图案保真度测量以验证所述弱图案。
21.根据权利要求20所述的系统，其中所述图案保真度测量包含局部临界尺寸变化的测量。
22.根据权利要求21所述的系统，其中具有大于所述阈值的局部临界尺寸变化的经识别弱图案经确认为有效弱图案。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662326653P | 2016-04-22 | 2016-04-22 | |
| US62/326,653 | 2016-04-22 | ||
| US15/275,726 | 2016-09-26 | ||
| US15/275,726 US10740888B2 (en) | 2016-04-22 | 2016-09-26 | Computer assisted weak pattern detection and quantification system |
| CN201780024782.4A CN109075096B (zh) | 2016-04-22 | 2017-04-21 | 计算机辅助弱图案检测及鉴定系统 |
| PCT/US2017/028983 WO2017185056A1 (en) | 2016-04-22 | 2017-04-21 | Computer assisted weak pattern detection and quantification system |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780024782.4A Division CN109075096B (zh) | 2016-04-22 | 2017-04-21 | 计算机辅助弱图案检测及鉴定系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116681676A true CN116681676A (zh) | 2023-09-01 |
Family
ID=60088503
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310673557.0A Pending CN116681676A (zh) | 2016-04-22 | 2017-04-21 | 计算机辅助弱图案检测及鉴定系统 |
| CN201780024782.4A Active CN109075096B (zh) | 2016-04-22 | 2017-04-21 | 计算机辅助弱图案检测及鉴定系统 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780024782.4A Active CN109075096B (zh) | 2016-04-22 | 2017-04-21 | 计算机辅助弱图案检测及鉴定系统 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10740888B2 (zh) |
| KR (2) | KR102518201B1 (zh) |
| CN (2) | CN116681676A (zh) |
| TW (2) | TWI767907B (zh) |
| WO (1) | WO2017185056A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10831110B2 (en) * | 2018-05-29 | 2020-11-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Lithographic overlay correction and lithographic process |
| US11600505B2 (en) * | 2018-10-31 | 2023-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for systematic physical failure analysis (PFA) fault localization |
| KR20220093915A (ko) | 2020-12-28 | 2022-07-05 | 삼성전자주식회사 | 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템 |
| US20240095899A1 (en) * | 2022-09-21 | 2024-03-21 | Applied Materials, Inc. | Edge defect detection via image analytics |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7853920B2 (en) | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
| JP4699873B2 (ja) | 2005-11-10 | 2011-06-15 | 株式会社日立ハイテクノロジーズ | 欠陥データ処理及びレビュー装置 |
| US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| KR101530456B1 (ko) * | 2005-11-18 | 2015-06-22 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 |
| JP2008041940A (ja) | 2006-08-07 | 2008-02-21 | Hitachi High-Technologies Corp | Ｓｅｍ式レビュー装置並びにｓｅｍ式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法 |
| JP5118872B2 (ja) * | 2007-03-30 | 2013-01-16 | 株式会社日立ハイテクノロジーズ | 半導体デバイスの欠陥観察方法及びその装置 |
| JP6185693B2 (ja) | 2008-06-11 | 2017-08-23 | ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ | ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法 |
| KR101841897B1 (ko) * | 2008-07-28 | 2018-03-23 | 케이엘에이-텐코어 코오포레이션 | 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들 |
| US9768082B2 (en) * | 2009-02-13 | 2017-09-19 | Hermes Microvision Inc. | Method and machine for examining wafers |
| US8559001B2 (en) | 2010-01-11 | 2013-10-15 | Kla-Tencor Corporation | Inspection guided overlay metrology |
| JP5460662B2 (ja) * | 2011-09-07 | 2014-04-02 | 株式会社日立ハイテクノロジーズ | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 |
| US8607169B2 (en) | 2011-12-28 | 2013-12-10 | Elitetech Technology Co., Ltd. | Intelligent defect diagnosis method |
| US8948495B2 (en) * | 2012-08-01 | 2015-02-03 | Kla-Tencor Corp. | Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer |
| US9299135B2 (en) | 2013-03-12 | 2016-03-29 | Applied Materials Israel, Ltd. | Detection of weak points of a mask |
| US8984450B2 (en) * | 2013-03-14 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for extracting systematic defects |
| TWI534646B (zh) | 2013-05-20 | 2016-05-21 | 敖翔科技股份有限公司 | 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體 |
| US9355208B2 (en) | 2013-07-08 | 2016-05-31 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US10114368B2 (en) | 2013-07-22 | 2018-10-30 | Applied Materials Israel Ltd. | Closed-loop automatic defect inspection and classification |
| CN104714362A (zh) | 2013-12-17 | 2015-06-17 | 中芯国际集成电路制造(北京)有限公司 | 一种光学临近修正的方法 |
| US9678442B2 (en) | 2014-05-28 | 2017-06-13 | Applied Materials Israel Ltd. | Aerial mask inspection based weak point analysis |
| US10267746B2 (en) | 2014-10-22 | 2019-04-23 | Kla-Tencor Corp. | Automated pattern fidelity measurement plan generation |
| KR102294366B1 (ko) * | 2015-06-16 | 2021-08-27 | 에이에스엠엘 네델란즈 비.브이. | 결함 검증을 위한 방법들 |
| KR102347057B1 (ko) * | 2015-08-12 | 2022-01-03 | 케이엘에이 코포레이션 | 전자 빔 이미지에서의 결함 위치 결정 |
| US10748271B2 (en) * | 2018-04-25 | 2020-08-18 | Applied Materials Israel Ltd. | Method of defect classification and system thereof |
| TW202020577A (zh) * | 2018-09-28 | 2020-06-01 | 荷蘭商Ａｓｍｌ荷蘭公司 | 基於晶圓量測判定熱點排序 |
| US10866506B2 (en) * | 2018-10-30 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photo mask data correction method |
| US20220028052A1 (en) * | 2018-12-14 | 2022-01-27 | Asml Netherlands B.V. | Apparatus and method for grouping image patterns to determine wafer behavior in a patterning process |
| CN113227907A (zh) * | 2018-12-28 | 2021-08-06 | Asml荷兰有限公司 | 基于来自经印刷的衬底的测量反馈确定图案分级 |
| CN113272736A (zh) * | 2018-12-31 | 2021-08-17 | Asml荷兰有限公司 | 用于过程控制的管芯内量测方法和系统 |
-
2016
- 2016-09-26 US US15/275,726 patent/US10740888B2/en active Active
-
2017
- 2017-04-21 WO PCT/US2017/028983 patent/WO2017185056A1/en active Application Filing
- 2017-04-21 TW TW106113459A patent/TWI767907B/zh active
- 2017-04-21 KR KR1020227008169A patent/KR102518201B1/ko active IP Right Grant
- 2017-04-21 CN CN202310673557.0A patent/CN116681676A/zh active Pending
- 2017-04-21 TW TW111120555A patent/TW202238773A/zh unknown
- 2017-04-21 CN CN201780024782.4A patent/CN109075096B/zh active Active
- 2017-04-21 KR KR1020187033744A patent/KR102447609B1/ko active IP Right Grant
-
2020
- 2020-08-10 US US16/989,849 patent/US11688052B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10740888B2 (en) | 2020-08-11 |
| US11688052B2 (en) | 2023-06-27 |
| US20200372630A1 (en) | 2020-11-26 |
| KR102518201B1 (ko) | 2023-04-04 |
| TW201804547A (zh) | 2018-02-01 |
| KR102447609B1 (ko) | 2022-09-26 |
| WO2017185056A1 (en) | 2017-10-26 |
| CN109075096B (zh) | 2023-06-13 |
| TWI767907B (zh) | 2022-06-21 |
| KR20220038180A (ko) | 2022-03-25 |
| KR20180128510A (ko) | 2018-12-03 |
| TW202238773A (zh) | 2022-10-01 |
| US20170309009A1 (en) | 2017-10-26 |
| CN109075096A (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7853920B2 (en) | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing | |
| US11688052B2 (en) | Computer assisted weak pattern detection and quantification system | |
| US7135344B2 (en) | Design-based monitoring | |
| CN105652589B (zh) | 使用设计者意图数据检查晶片和掩模版的方法和系统 | |
| JP6282650B2 (ja) | ウェーハの検査、及び／又はウェーハ上に形成されるデバイスの一つ若しくは複数の特性の予測 | |
| JP5425779B2 (ja) | 実際の欠陥が潜在的にシステム的な欠陥であるか、または潜在的にランダムな欠陥であるかを判断する、コンピューターに実装された方法 | |
| US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
| CN109491210A (zh) | 一种用于检测光刻图案的缺陷的方法 | |
| US20160110859A1 (en) | Inspection method for contact by die to database | |
| CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
| CN107045259B (zh) | 包含有监测图形的掩膜版以及监测方法 | |
| CN107831638B (zh) | 一种检测掩膜版与掩膜台接触面污染的方法 | |
| TW507308B (en) | Correction of overlay offset between inspection layers in integrated circuits | |
| US8538129B2 (en) | Mask program defect test | |
| Kang et al. | Critical dimension control in photolithography based on the yield by a simulation program | |
| Vasek et al. | Accurate litho model tuning using design-based defect binning |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |