KR102447609B1 - 컴퓨터에 의해 지원되는 약한 패턴 검출 및 정량화 시스템 - Google Patents
컴퓨터에 의해 지원되는 약한 패턴 검출 및 정량화 시스템 Download PDFInfo
- Publication number
- KR102447609B1 KR102447609B1 KR1020187033744A KR20187033744A KR102447609B1 KR 102447609 B1 KR102447609 B1 KR 102447609B1 KR 1020187033744 A KR1020187033744 A KR 1020187033744A KR 20187033744 A KR20187033744 A KR 20187033744A KR 102447609 B1 KR102447609 B1 KR 102447609B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- wafer
- weak pattern
- weak
- identified
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title abstract description 27
- 238000011002 quantification Methods 0.000 title abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 63
- 238000007689 inspection Methods 0.000 claims abstract description 60
- 238000013461 design Methods 0.000 claims abstract description 42
- 230000007547 defect Effects 0.000 claims abstract description 31
- 238000012986 modification Methods 0.000 claims abstract description 7
- 230000004048 modification Effects 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 42
- 238000004088 simulation Methods 0.000 claims description 18
- 238000005259 measurement Methods 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 10
- 238000012552 review Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 4
- 238000004626 scanning electron microscopy Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 54
- 238000012795 verification Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000013459 approach Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 230000009897 systematic effect Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000011511 automated evaluation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/25—Determination of region of interest [ROI] or a volume of interest [VOI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10056—Microscopic image
- G06T2207/10061—Microscopic image from scanning electron microscope
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Abstract
약한 패턴 (또는 핫 스팟) 검출 및 정량화를 제공하는 방법 및 시스템이 개시된다. 약한 패턴 검출 및 정량화 시스템이 웨이퍼를 검사하고 웨이퍼 상에 존재하는 결함을 검출하도록 구성된 웨이퍼 검사 툴을 포함할 수 있다. 시스템은 또한 웨이퍼 검사 툴과 통신하는 적어도 하나의 프로세서를 포함할 수 있다. 적어도 하나의 프로세서는, 웨이퍼의 설계에 기초하여, 검출된 결함에 패턴 그룹화를 수행하고; 패턴 그룹화에 기초하여 관심 영역을 식별하고; 식별된 관심 영역에 포함된 약한 패턴을 식별하고 - 약한 패턴은 문턱값보다 큰 양만큼 설계에서 벗어난 패턴임 - ; 식별된 약한 패턴을 검증하며; 검증된 약한 패턴을 보고하거나 검증된 약한 패턴에 기초하여 웨이퍼 설계의 수정을 용이하게 하도록 구성될 수 있다.
Description
관련 출원에 대한 상호 참조
본 출원은 35 U.S.C.§119(e) 규정하에서, 2016년 4월 22일자에 출원된 미국 가출원 제62/326,653호의 우선권을 주장한다. 상기 미국 가출원 제62/326,653호는 그 전체가 참조에 의해 본 명세서에 포함된다.
기술분야
본 발명개시는 일반적으로 검사 분야에 관한 것으로, 특히 웨이퍼 검사에 관한 것이다.
실리콘 웨이퍼와 같은 얇은 광택 판은 현대 기술의 매우 중요한 부분이다. 예를 들어, 웨이퍼는 집적 회로 및 다른 디바이스의 제조에 사용되는 반도체 물질의 얇은 슬라이스를 지칭할 수 있다. 얇은 광택 판의 다른 예는 자기 디스크 기판, 게이지 블록 등을 포함할 수 있다. 본 명세서에서 설명된 기술은 주로 웨이퍼를 지칭하지만, 이 기술은 또한 다른 유형의 광택 판에도 적용 가능하다는 것을 이해해야 한다. 웨이퍼라는 용어 및 얇은 광택 판이라는 용어는 본 발명개시에서 상호 교환적으로 사용될 수 있다.
웨이퍼는 결함 검사 대상이다. 결함은 무작위적이거나 또는 체계적일 수 있다. 체계적인 결함은 특정 설계 패턴에서 발생할 수 있으며, 핫 스팟(즉, 약한 패턴 또는 설계에서 벗어나 웨이퍼 상에 생성된 패턴)으로 지칭될 수 있다. 결함 검사의 목적 중 하나는 이러한 핫 스팟을 검출하고 정량화하는 것이다. 예를 들어, 검사 프로세스는 웨이퍼를 스캔하고 설계 기반 그룹화(design based grouping; DBG)를 사용하여 검출된 결함을 비닝(binning)하는 검사 툴을 사용할 수 있다. 결함을 샘플링하고 주사 전자 현미경(scanning electron microscope; SEM)을 사용하여 검토하며, 수동으로 분류하여 핫 스팟의 존재를 결정할 수 있다. 시뮬레이션은 실패하기 쉬운 패턴이나 사이트를 예측하는 데 도움이 될 수 있고, 이는 결국 이러한 패턴 또는 사이트를 포함할 수 있는 영역을 사용자가 검사 관리하는 데 도움이 될 수 있다.
위에서 설명한 검사 프로세스는 도움이 될 수 있지만, 이 검사 프로세스는 또한 몇 가지 단점과 관련이 있다는 것을 유념한다. 예를 들어, 이 검사 프로세스는 인간의 눈에 의존하여 결함의 존재를 결정하는데, 이것은 이 검사 프로세스가 작은 샘플 크기만 처리할 수 있고 검증이 부족하다는 것을 의미한다. 실제로, 약 20-30%의 임계 치수 (CD) 변화로 검출된 체계적인 결함은 폐기될 수 있다. 또한, 자동화가 없고 모든 분류가 인간에 의해 이루어져야 하기 때문에, 샘플 크기는 통상적으로 약 5,000개 이하의 결함으로 제한되며, 샘플링 및 피로로 인해 오류가 발생하기 쉽다. 증가된 검출 감도로 인해 데이터 볼륨이 폭발하면서, 자동화된 접근법이 개발되지 않으면 샘플링의 효과가 제한될 수 있다. 또한, 시뮬레이션은 위험한 사이트를 예측하는 데 도움이 되지만, 사이트가 실제로 후 처리에 실패하는지 여부를 사용자가 식별하는 데에는 도움이 되지 않는다.
앞서 언급한 단점 없이 약한 패턴 검출 및 정량화를 위한 방법 및 시스템을 제공할 필요가 있다.
본 발명개시는 시스템에 관한 것이다. 시스템은 웨이퍼를 검사하고 웨이퍼 상에 존재하는 결함을 검출하도록 구성된 웨이퍼 검사 툴을 포함할 수 있다. 시스템은 또한 웨이퍼 검사 툴과 통신하는 적어도 하나의 프로세서를 포함할 수 있다. 적어도 하나의 프로세서는, 웨이퍼의 설계에 기초하여, 검출된 결함에 패턴 그룹화를 수행하고; 패턴 그룹화에 기초하여 관심 영역을 식별하고; 식별된 관심 영역에 포함된 약한 패턴을 식별하고 - 약한 패턴은 문턱값보다 큰 양만큼 설계에서 벗어난 패턴임 - ; 식별된 약한 패턴을 검증하며; 검증된 약한 패턴을 보고하거나 검증된 약한 패턴에 기초하여 웨이퍼 설계의 수정을 용이하게 하도록 구성될 수 있다.
본 발명개시의 다른 실시예는 시스템에 관한 것이다. 시스템은 웨이퍼를 검사하고 웨이퍼 상에 존재하는 결함을 검출하도록 구성된 웨이퍼 검사 툴을 포함할 수 있다. 시스템은 또한 웨이퍼 검사 툴과 통신하는 적어도 하나의 프로세서를 포함할 수 있다. 적어도 하나의 프로세서는, 웨이퍼의 설계에 기초하여, 검출된 결함에 패턴 그룹화를 수행하고; 웨이퍼 상의 웨이퍼 프로세스 툴의 효과를 시뮬레이션하고; 패턴이 웨이퍼의 설계에서 벗어난 관심 영역을 식별하고; 식별된 관심 영역에 포함된 약한 패턴을 식별하고 - 약한 패턴은 문턱값보다 큰 양만큼 설계에서 벗어난 패턴임 - ; 식별된 약한 패턴을 검증하며; 검증된 약한 패턴을 보고하거나 검증된 약한 패턴에 기초하여 웨이퍼 설계의 수정을 용이하게 하도록 구성될 수 있다.
본 발명개시의 추가적인 실시예는 시스템에 관한 것이다. 시스템은 웨이퍼를 검사하고 웨이퍼 상에 존재하는 결함을 검출하도록 구성된 웨이퍼 검사 툴을 포함할 수 있다. 시스템은 또한 웨이퍼 검사 툴과 통신하는 적어도 하나의 프로세서를 포함할 수 있다. 적어도 하나의 프로세서는, 웨이퍼의 설계에 기초하여, 검출된 결함에 패턴 그룹화를 수행하고; 웨이퍼의 주사 전자 현미경(SEM) 이미지를 획득하고; 웨이퍼의 SEM 이미지를 웨이퍼 설계에 대해 정렬시키고; 웨이퍼의 SEM 이미지 및 웨이퍼 설계의 정렬에 기초하여, 관심 영역을 식별하고; 식별된 관심 영역에서 웨이퍼의 계측치를 획득하고; 획득된 계측치에 기초하여, 식별된 관심 영역의 패턴 변화를 측정하고; 패턴 변화에 기초하여 약한 패턴을 식별하고 - 약한 패턴은 문턱값보다 큰 양만큼 설계에서 벗어난 패턴임 - ; 식별된 약한 패턴을 검증하며; 검증된 약한 패턴을 보고하거나 검증된 약한 패턴에 기초하여 웨이퍼 설계의 수정을 용이하게 하도록 구성될 수 있다.
전술한 일반적인 설명과 후술하는 상세한 설명 모두는 단지 예시적이고 설명적인 것이며, 본 발명개시를 반드시 제한하는 것은 아니라는 것을 이해해야 한다. 본 명세서에 통합되어 그 일부를 구성하는 첨부 도면은 본 발명개시의 주제를 도시한다. 상세한 설명 및 도면은 함께 본 발명개시의 원리를 설명하는 역할을 한다.
본 발명개시의 수많은 장점은 첨부 도면을 참조하여 당업자에 의해 보다 잘 이해될 수 있다.
도 1은 본 발명개시의 일 실시예에 따라 구성된 검사 시스템을 나타내는 도면이다.
도 2는 본 발명개시의 일 실시예에 따라 구성된 시뮬레이션 기반의 핫 스팟 검출 및 정량화 프로세스를 나타내는 도면이다.
도 3은 본 발명개시의 일 실시예에 따라 구성된 레이아웃 기반의 핫 스팟 검출 및 정량화 프로세스를 나타내는 도면이다.
도 4는 웨이퍼 상의 복수의 식별된 관심 영역을 나타내는 도면이다.
도 1은 본 발명개시의 일 실시예에 따라 구성된 검사 시스템을 나타내는 도면이다.
도 2는 본 발명개시의 일 실시예에 따라 구성된 시뮬레이션 기반의 핫 스팟 검출 및 정량화 프로세스를 나타내는 도면이다.
도 3은 본 발명개시의 일 실시예에 따라 구성된 레이아웃 기반의 핫 스팟 검출 및 정량화 프로세스를 나타내는 도면이다.
도 4는 웨이퍼 상의 복수의 식별된 관심 영역을 나타내는 도면이다.
이제부터, 개시된 주제에 대한 설명이 상세하게 이루어질 것이며, 이는 첨부 도면에 도시되어 있다.
본 발명개시에 따른 실시예는 약한 패턴(또는 핫 스팟) 검출 및 정량화를 제공하는 방법 및 시스템에 관한 것이다. 보다 구체적으로, 웨이퍼 상의 핫 스팟을 자동으로 발견하고 정량화하도록 컴퓨터 지원의 사용이 가능한 컴퓨터 구동 설계 대 핫 스팟 검출 및 검증 시스템이 개시된다. 일부 실시예들에서, 본 발명개시에 따라 구성된 시스템은 핫 스팟 내의 약한 지점을 자동으로 식별할 수 있도록 구성될 수 있다. 일부 실시예들에서, 본 발명개시에 따라 구성된 시스템은 또한, 패턴 변화의 심각도(severity)(또는 주변성(marginality))에 기초하여 핫 스팟을 분리하고 비닝하는 알고리즘 방식을 취하도록 구성될 수 있다. 본 발명개시에 따라 구성된 방법 및 시스템은 기존의 핫 스팟 검사 방법 및 시스템에 비해 효율성 및 정확도 모두에서 상당한 개선을 제공할 수 있다는 것을 고려한다.
이제, 도 1을 참조하면, 본 발명개시의 일 실시예에 따라 구성된 예시적인 검사 시스템(100)을 나타내는 도면이 도시된다. 검사 시스템(100)은 검사 툴(102)(예를 들어, 설계 규칙 검사(design rule check; DRC), 광학 규칙 검사(optical rule check; ORC) 등에 의해 제공되는 시뮬레이션으로부터의 출력과 관계없이, 광대역 플라즈마 검사 툴, 계측 검사 툴, 전자 빔 검사 툴)을 포함할 수 있다. 검사 툴(102)은 웨이퍼(예를 들어, 패턴화된 웨이퍼)를 검사하고, 그 웨이퍼 상에 존재하는 결함을 검출하도록 구성될 수 있다. 검출된 결함은 설계에 기초하여 단일 단계 또는 다중 단계 패턴 그룹화를 수행하도록 구성될 수 있는 하나 이상의 프로세서(104)(예를 들어, 전용 처리 장치, 주문형 반도체(application-specific integrated circuit; ASIC), 필드 프로그래머블 게이트 어레이(field-programmable gate array; FPGA) 또는 다양한 다른 유형의 프로세서 또는 처리 장치)에 제공될 수 있다. 일부 실시예들에서, 패턴 그룹화는 일반적으로 설계 기반 비닝(design based binning)(설계 기반 그룹화 또는 분류라고도 지칭됨)으로 지칭되는 기술을 사용하여 수행될 수 있다. 설계 기반 비닝은 설계 정보와 결함 검사 결과를 통합하여 검출된 결함을 패턴 유형에 따라 상이한 그룹/저장소(bin)로 그룹화할 수 있다.
패턴 그룹화가 완료되면, 잠재적인 핫 스팟이 식별될 수 있다. 일부 실시예들에서, 시뮬레이션 기반의 식별 프로세스(106)가 사용되어 잠재적인 핫 스팟을 포함할 수 있는 관심 영역을 검색하도록 설계 또는 웨이퍼 프로세스(예를 들어, 리소그래피)를 시뮬레이션할 수 있다. 관심 영역은 높은 정확도로 (예를 들어, 패턴 그룹화/비닝에 따라) 각 패턴 유형마다 자동 배치되어 로컬 CD 및 라인 엔드 단축 및 코너 라운딩과 같은 다른 패턴 변화를 자동으로 평가할 수 있다. 대안적으로 및/또는 추가적으로, 레이아웃 기반의 식별 프로세스(108)가 사용되어 검사 툴(102)에 의해 식별된 결함 사이트에 대한 관심 영역을 자동으로 식별할 수 있다. 어느 식별 프로세스(시뮬레이션 기반(106) 또는 레이아웃 기반(108))가 사용되는지 여부에 관계없이, 필터링 프로세스(110)가 사용되어 식별된 관심 영역에서 발생하는 실패의 심각도를 결정하고 실패의 심각도에 기초하여 식별된 영역의 일부를 필터링하는 것을 도울 수 있다는 것을 유념한다. 나머지 영역은 잠재적인 핫 스팟을 포함하는 영역으로 보고될 수 있으며, 이는 이후에 상세하게 설명될 프로세스들을 사용하여 검증될 수 있다.
이제, 도 2를 참조하면, 시뮬레이션 기반의 핫 스팟 검출 및 정량화 프로세스의 예시적인 구현을 나타내는 보다 상세한 도면이 도시된다. 시뮬레이션 기반의 핫 스팟 검출 및 정량화 프로세스는 자동화된 프로세스(즉, 식별 프로세스가 결함의 존재를 결정하기 위해 인간의 눈에 의존하지 않음)이기 때문에, 결함 샘플 크기는 더 이상 인간의 능력에 의해 제한되지 않는다는 것을 유념한다. 다시 말해서, 핫 스팟 검출 및 정량화 프로세스의 정확도를 높이는 데 도움이 되도록 결함 샘플 크기는 필요에 따라 증가될 수 있는 것을 고려한다(단계 106A).
샘플이 선택되면, 시뮬레이션 단계(106B)에서, 하나 이상의 시뮬레이터(예를 들어, 하나 이상의 프로세서를 사용하여 구현됨)가 사용되어 리소그래피, 화학적 기계적 평탄화, 에칭 등과 같은 웨이퍼 프로세스 툴의 효과를 시뮬레이션하도록 그 위에서 실행되는 하나 이상의 시뮬레이션 프로그램을 수행할 수 있다. 시뮬레이션은 웨이퍼를 스캔할 필요 없이 상이한 포커스 및 오프셋 조건에서 어떻게 특정 영역이 변화하는지를 보여줄 수 있다. 식별 단계(106C)에서, 시뮬레이션의 결과는 처리되어 로컬 변화를 검색하고 로컬 패턴이 실패할 수 있는 (예를 들어, 설계에서 벗어난) 영역을 식별할 수 있다. 그런 다음, 필터링 단계(110)가 사용되어 하나 이상의 측정 메트릭에 대해 설정된 하나 이상의 문턱값에 기초하여 식별된 영역 중 일부를 필터링할 수 있다 (예를 들어, 특정 문턱값 이하의 CD 변화를 갖는 영역은 필터링될 수 있다). 필터링 단계(110)는 문턱값(들)에 기초하여 및/또는 전형적인 변화량 이상을 나타내는 이상치(들)에 기초하여 패턴 실패를 자동으로 식별할 수 있다. 이러한 방식으로 사용되는 문턱값(들)은 요구되는 사양에 기초하여 실패의 심각도를 결정하고 약한 지점을 정량화하는 데 도움이 될 수 있다는 것을 유념한다. 그런 다음, 나머지 영역(즉, 로컬 패턴이 문턱값보다 큰 양만큼 설계에서 벗어난 영역)은 잠재적인 핫 스팟을 포함하는 영역으로 보고될 수 있으며, 이는 검증 프로세스에 의해 검증될 필요가 있을 수 있다.
검증 프로세스는 다양한 방법으로 수행될 수 있다. 일부 실시예에서, 예를 들어, 패턴 검색 단계(112)가 호출되어 보고된 잠재적인 핫 스팟 주위의 핫 스팟 관리 영역(검사 관리 영역으로도 지칭될 수 있음)을 정의하는 것을 도울 수 있다. 그런 다음, 검증 단계(114)에서, 정의된 검사 관리 영역의 샘플링 및 주사 전자 현미경(SEM) 검토를 제공할 수 있는 검사 툴이 사용되어 핫 스팟의 유효성을 확인하는 것을 도울 수 있다. 일부 실시예들에서, 검사 툴(102)이 샘플링 및 SEM 검토를 제공할 수 있는 경우, 동일한 검사 툴(102)이 검증 단계(114)를 수행하기 위해 사용될 수 있다. 그렇지 않으면, 검증 단계(114)를 수행하기 위해 제 2 검사 툴이 사용될 수 있다. 그런 다음, 검증된 핫 스팟(즉, 약한 패턴인 것으로 확인된 패턴)은 사용자(예를 들어, 웨이퍼 엔지니어 또는 설계자)에게 보고되거나 웨이퍼 설계의 수정(예를 들어, 약한 패턴을 줄이거나 제거하기 위한 노력)을 용이하게 하도록 제공될 수 있다.
일부 실시예들에서, 검증 단계(114)에서 핫 스팟의 유효성을 확인하는 것을 돕기 위해 (예를 들어, CD 변화를 측정하기 위해) 패턴 충실도 측정이 취해질 수 있다. 패턴 충실도 측정은 의도된 패턴 형태로부터의 패턴 변화 및/또는 편차를 나타낼 수 있다. 일부 실시예들에서, 패턴 충실도 측정은, 발명의 명칭이 "Automated Pattern Fidelity Measurement Plan Generation"인 미국 특허 출원 제14/918,394호에 개시된 기술과 유사한 기술을 사용하여 취해질 수 있으며, 상기 특허 출원은 그 전체가 참조에 의해 본 명세서에 포함된다. 본 발명개시의 사상 및 범위를 벗어나지 않고 다른 패턴 충실도 측정 기술이 또한 사용될 수 있다는 것을 이해해야 한다.
또한, 상기 설명된 검증 프로세스는 단지 예시적인 것으로, 제한하기 위한 것이 아님을 이해해야 한다. 일부 실시예들에서, 예를 들어, 핫 스팟을 자동으로 확인하기 위해 패턴 검색 이전에 패턴 충실도 측정이 취해질 수 있다. 그런 다음, (검사 관리 영역을 정의하는 것을 돕기 위해) 패턴 검색이 실행될 수 있지만, 검색은 확인된 핫 스팟으로만 제한될 수 있다. 그런 다음, 정의된 검사 관리 영역을 갖는 웨이퍼는 검사되고, 샘플링되며, SEM 검토될 수 있다. 필요한 경우, 이러한 핫 스팟의 CD 변화를 측정하기 위해 패턴 충실도 측정이 다시 취해질 수 있다.
상기로부터 알 수 있는 바와 같이, 핫 스팟 검출 및 정량화 프로세스는 프로세스의 효율성 및 정확도를 증가시키는 것을 돕기 위해 다양한 방식으로 자동화될 수 있다. 또한, 핫 스팟 검출 및 정량화 프로세스가 다양한 방식으로 수행될 수 있기 때문에, 상이한 층들이 상이한 핫 스팟 검출 및 정량화 프로세스를 사용할 수 있게 하는 것이 가능하다는 것을 유념한다. 예를 들어, 하나의 특정 핫 스팟 검출 및 정량화 프로세스는 현상 후 검사(after-development inspection; ADI) 층에서 핫 스팟을 식별하는 데 매우 적합할 수 있지만, 약간 상이한 핫 스팟 검출 및 정량화 프로세스(예를 들어, 약간 상이한 순서로 수행되는 처리 단계를 구비함)는 상이한 (예를 들어, 포스트 에칭) 층에서 핫 스팟을 식별하는 데 더 적합할 수 있다. 따라서, 본 발명개시에 따라 구성된 핫 스팟 검출 및 정량화 프로세스는 본 발명개시의 사상 및 범위를 벗어나지 않으면서 상이한 목적을 위해 상이하게 구현될 수 있다는 것을 고려한다.
이제, 도 3을 참조하면, 레이아웃 기반의 핫 스팟 검출 및 정량화 프로세스의 예시적인 구현을 나타내는 보다 상세한 도면이 도시된다. 이러한 방식으로 구성된 레이아웃 기반의 핫 스팟 검출 및 정량화 프로세스는 검사 툴(102)에 의해 식별된 결함 사이트에 대해 관심 영역을 자동으로 식별하기 위해 설계 레이아웃을 사용할 수 있다. 보다 구체적으로, 도 3에 도시된 바와 같이, SEM 이미징 단계(108A)에서, 웨이퍼는 샘플링될 수 있고 웨이퍼의 SEM 이미지가 수집될 수 있다. 그런 다음, 정렬 단계(108B)에서, SEM 이미지는 설계에 대해 정렬될 수 있고, 단계(108C)에서, (예를 들어, 도 4에 도시된 바와 같이 라인 엔드, 코너, 최소 CD 영역 등에서) 관심 영역이 자동으로 식별될 수 있다. 결과적으로, 단계(108D)에서, 식별된 관심 영역에서만 잠재적인 바이어스를 찾기 위해 계측이 수행될 수 있고, 단계(108E)에서, 식별된 관심 영역에서의 패턴 변화(예를 들어, 핀칭, 돌출 등의 관점에서)가 측정될 수 있다.
그런 다음, 필터링 단계(110)가 사용되어 하나 이상의 측정 메트릭에 대해 설정된 하나 이상의 문턱값에 기초하여 식별된 영역 중 일부를 필터링할 수 있다. 일부 실시예들에서, 패턴 충실도 측정이 (예를 들어, CD 변화를 측정하기 위해) 이러한 영역들에서 취해질 수 있고, 잠재적인 핫 스팟은 CD 변화의 심각도(예를 들어, 절대적 또는 상대적 변화 중 어느 하나)에 기초하여 결정될 수 있다. 그런 다음, 이러한 잠재적인 핫 스팟은 상기 설명된 것과 유사한 검증 프로세스에 의해 검증될 수 있다. 예를 들어, 전체 웨이퍼에 대한 패턴 검색을 실행하고, 검사 툴을 통해 웨이퍼 검사 관리 영역을 검사하고, 샘플링하고 SEM 결함을 검토하며, CD 변화를 측정하기 위해 패턴 충실도 측정을 다시 실행함으로써, 잠재적인 핫 스팟을 검증할 수 있다.
본 발명개시에 따라 구성된 핫 스팟 검출 및 정량화 프로세스는 프로세스 시뮬레이션 및/또는 레이아웃 기반의 접근법을 사용하여 검사 전의 예측으로서가 아니라 알고리즘적으로 실패를 식별하고 평가하는 툴로서 핫 스팟을 효과적으로 자동 결정한다는 것을 유념한다. 본 발명개시에 따라 구성된 핫 스팟 검출 및 정량화 프로세스(시뮬레이션 기반 및 레이아웃 기반 모두)는 사전 SEM 데이터의 자동화된 평가를 통해 샘플링을 증가시킴으로써 기존의 방법에 비해 더 많은 핫 스팟을 발견할 수 있다는 것을 유념한다. 또한, 본 발명개시에 따라 구성된 핫 스팟 검출 및 정량화 프로세스는 높은 정확도로 각 패턴 유형(각각의 저장소는 설계 기반 비닝에 기초하여 결정됨)마다 관심 영역의 자동 배치를 가능하게 하여 로컬 CD 및 라인 엔드 단축 및 코너 라운딩과 같은 다른 패턴 변화를 자동으로 평가할 수 있다는 것을 유념한다.
또한, 본 발명개시에 따라 구성된 핫 스팟 검출 및 정량화 프로세스는 패턴 변화 및 실패의 심각도를 결정할 때 인간의 주관을 제거할 수 있다는 것을 또한 유념한다. 또한, 본 발명개시에 따라 구성된 핫 스팟 검출 및 정량화 프로세스는 실패한 사이트의 식별 및 정량화를 포함하는 핫 스팟 발견을 위해 완전 자동화된 플로우를 가능하게 하며, 이는 결국 자동화된 계측 및 시뮬레이션 처리량이 증가함에 따라 시간 절약을 제공할 수 있다. 또한, 본 발명개시에 따라 구성된 핫 스팟 검출 및 정량화 프로세스는 모든 패턴 유형에 대해 미리 시뮬레이션을 요구하지 않는다는 것을 유념한다. 다시 말해서, 본 발명개시에 따라 구성된 핫 스팟 검출 및 정량화 프로세스는 설계, 웨이퍼 또는 레티클 중 어느 하나의 핫 스팟을 예측하는 것에 의존하지 않는다.
상기 예들에서 언급된 문턱값(들)은 사용자 정의되거나 시스템 정의될 수 있다는 것을 이해해야 한다. 예를 들어, 사용자는 의도된 값 또는 공칭 값으로부터의 편차량을 문턱값으로서 정의할 수 있다. 본 발명개시에 따라 구성된 시스템은 또한 문턱값(들)을 정의할 수 있다. 예를 들어, 시스템은 특정 위치가 전형적인 변화량으로부터 특정 값을 초과하는 경우 약한 패턴이 식별되는 편차량을 정의할 수 있다. 본 발명개시에서 설명된 방법 및 시스템은 본 발명개시의 사상 및 범위를 벗어나지 않고 사용자 정의된 문턱값 및/또는 시스템 정의된 문턱값을 모두 지원하도록 구현될 수 있다는 것을 이해해야 한다.
또한, 상기 실시예들은 웨이퍼를 지칭하였지만, 본 발명개시에 따른 시스템 및 방법은 본 발명개시의 사상 및 범위를 벗어나지 않고 다른 유형의 광택 판에도 적용 가능하다는 것을 이해해야 한다. 본 발명개시에서 사용되는 웨이퍼라는 용어는 집적 회로 및 다른 디바이스뿐만 아니라 자기 디스크 기판, 게이지 블록 등과 같은 다른 얇은 광택 판의 제조에 사용되는 반도체 물질의 얇은 슬라이스를 포함할 수 있다.
본 발명개시에서 설명된 방법 및 시스템은 독립형 제품으로서 또는 다양한 웨이퍼 측정, 검사 및/또는 핫 스팟 발견 툴의 컴포넌트로서 구현될 수 있다는 것을 고려한다. 개시된 방법들에서의 단계들의 특정 순서 또는 계층은 예시적인 접근법의 예시인 것을 이해한다. 설계 선호도에 기초하여, 본 방법의 특정 순서 또는 계층은 본 발명개시의 사상 및 범위 내에서 유지되면서 재배열될 수 있다는 것을 이해한다. 또한, 도면들에 도시된 다양한 블록들은 예시적인 목적으로 분리되어 제시된 것을 이해한다. 도면들에 도시된 다양한 블록들이 분리된 (및 통신상으로 결합된) 디바이스들 및/또는 처리 장치들로서 구현될 수 있지만, 이들은 또한 본 발명개시의 사상 및 범위를 벗어나지 않고 함께 통합될 수 있다는 것을 고려한다.
본 발명개시의 시스템 및 장치와 이에 부수적인 많은 장점들이 전술한 설명에 의해 이해될 것으로 믿어지며, 개시된 주제로부터 벗어나지 않거나 또는 발명내용의 모든 물질 장점들을 희생시키지 않고서 다양한 변경들이 컴포넌트들의 형태, 구성, 및 배열에서 행해질 수 있다는 것은 자명할 것이다. 설명된 형태는 단지 예시이다.
Claims (22)
- 시스템에 있어서,
웨이퍼를 검사하고, 상기 웨이퍼 상에 존재하는 결함을 검출하도록 구성된 광대역 플라즈마 웨이퍼 검사 툴; 및
상기 광대역 플라즈마 웨이퍼 검사 툴과 통신하는 적어도 하나의 프로세서
를 포함하고, 상기 적어도 하나의 프로세서는,
상기 웨이퍼의 설계에 기초하여, 상기 검출된 결함에 다중-단계(multi-step) 패턴 그룹화를 수행하고;
상기 패턴 그룹화에 기초하여, 관심 영역을 자동으로 식별하고;
상기 식별된 관심 영역에 포함된 약한(weak) 패턴을 식별하고 - 상기 약한 패턴은 문턱값보다 큰 양만큼 상기 설계에서 벗어난 패턴임 - ;
상기 웨이퍼 상의 상기 식별된 약한 패턴을 검증하도록 제2 웨이퍼 검사 툴에 지시하며 - 상기 제2 웨이퍼 검사 툴은 주사 전자 현미경 툴(scanning electron microscopy tool)을 포함함 - ;
상기 검증된 약한 패턴을 보고하거나, 상기 검증된 약한 패턴에 기초하여 상기 웨이퍼의 설계의 수정을 용이하게 하도록 구성되는 것인, 시스템. - 제 1 항에 있어서, 상기 적어도 하나의 프로세서는,
상기 웨이퍼 상의 웨이퍼 프로세스 툴의 효과를 시뮬레이션하고;
패턴이 상기 웨이퍼의 설계에서 벗어난 관심 영역을 식별하며;
상기 식별된 관심 영역에 포함된 상기 약한 패턴을 식별함으로써,
상기 약한 패턴을 식별하도록 구성되는 것인, 시스템. - 제 2 항에 있어서, 상기 적어도 하나의 프로세서는,
패턴 검색에 기초하여, 상기 식별된 약한 패턴 주위에 적어도 하나의 검사 관리 영역을 정의하고;
상기 약한 패턴을 검증하기 위해서 상기 적어도 하나의 검사 관리 영역의 샘플링 및 주사 전자 현미경(scanning electron microscope; SEM) 검토를 용이하게 함으로써,
상기 식별된 약한 패턴을 검증하도록 구성되는 것인, 시스템. - 제 3 항에 있어서, 상기 적어도 하나의 프로세서는 또한,
상기 약한 패턴을 검증하기 위해 패턴 충실도(fidelity) 측정을 취하도록 구성되는 것인, 시스템. - 제 4 항에 있어서, 상기 패턴 충실도 측정은 로컬 임계 치수 변화(variation)의 측정을 포함하는 것인, 시스템.
- 제 2 항에 있어서, 상기 적어도 하나의 프로세서는,
패턴 충실도 측정에 기초하여, 상기 식별된 약한 패턴을 검증하고;
상기 검증된 약한 패턴 주위에 적어도 하나의 검사 관리 영역을 정의하기 위해 상기 검증된 약한 패턴만 패턴 검색하며;
상기 적어도 하나의 검사 관리 영역의 샘플링 및 SEM 검토를 용이하게 하도록 구성되는 것인, 시스템. - 삭제
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서, 로컬 임계 치수 변화가 상기 문턱값보다 큰 식별된 약한 패턴은 유효한 약한 패턴으로 확인되는 것인, 시스템.
- 시스템에 있어서,
웨이퍼를 검사하고, 상기 웨이퍼 상에 존재하는 결함을 검출하도록 구성된 광대역 플라즈마 웨이퍼 검사 툴; 및
상기 광대역 플라즈마 웨이퍼 검사 툴과 통신하는 적어도 하나의 프로세서
를 포함하고, 상기 적어도 하나의 프로세서는,
상기 웨이퍼의 설계에 기초하여, 상기 검출된 결함에 다중-단계 패턴 그룹화를 수행하고;
상기 웨이퍼에 대한 웨이퍼 프로세스 툴의 효과를 시뮬레이팅하기 위해 시뮬레이션을 수행하고;
패턴이 상기 웨이퍼의 설계에서 벗어난 관심 영역을 자동으로 식별하기 위해 상기 시뮬레이션의 출력을 분석하고;
상기 식별된 관심 영역에 포함된 약한 패턴을 식별하고 - 상기 약한 패턴은 문턱값보다 큰 양만큼 상기 설계에서 벗어난 패턴임 - ;
상기 웨이퍼 상의 상기 식별된 약한 패턴을 검증하도록 제2 웨이퍼 검사 툴에 지시하며 - 상기 제2 웨이퍼 검사 툴은 상기 광대역 플라즈마 웨이퍼 검사 툴과 다른 것이고, 상기 제2 웨이퍼 검사 툴은 주사 전자 현미경 툴을 포함함 - ;
상기 검증된 약한 패턴을 보고하거나, 상기 검증된 약한 패턴에 기초하여 상기 웨이퍼의 설계의 수정을 용이하게 하도록 구성되는 것인, 시스템. - 제 12 항에 있어서, 상기 적어도 하나의 프로세서는,
패턴 검색에 기초하여, 상기 식별된 약한 패턴 주위에 적어도 하나의 검사 관리 영역을 정의하고;
상기 약한 패턴을 검증하기 위해서 상기 적어도 하나의 검사 관리 영역의 샘플링 및 주사 전자 현미경(scanning electron microscope; SEM) 검토를 용이하게 함으로써,
상기 식별된 약한 패턴을 검증하도록 구성되는 것인, 시스템. - 제 13 항에 있어서, 상기 적어도 하나의 프로세서는 또한,
상기 약한 패턴을 검증하기 위해 패턴 충실도 측정을 취하도록 구성되는 것인, 시스템. - 제 14 항에 있어서, 상기 패턴 충실도 측정은 로컬 임계 치수 변화의 측정을 포함하는 것인, 시스템.
- 제 12 항에 있어서, 상기 적어도 하나의 프로세서는,
패턴 충실도 측정에 기초하여, 상기 식별된 약한 패턴을 검증하고;
상기 검증된 약한 패턴 주위에 적어도 하나의 검사 관리 영역을 정의하기 위해 상기 검증된 약한 패턴만 패턴 검색하며;
상기 적어도 하나의 검사 관리 영역의 샘플링 및 SEM 검토를 용이하게 하도록 구성되는 것인, 시스템. - 제 12 항에 있어서, 로컬 임계 치수 변화가 상기 문턱값보다 큰 식별된 약한 패턴은 유효한 약한 패턴으로 확인되는 것인, 시스템.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020227008169A KR102518201B1 (ko) | 2016-04-22 | 2017-04-21 | 컴퓨터에 의해 지원되는 약한 패턴 검출 및 정량화 시스템 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662326653P | 2016-04-22 | 2016-04-22 | |
| US62/326,653 | 2016-04-22 | ||
| US15/275,726 US10740888B2 (en) | 2016-04-22 | 2016-09-26 | Computer assisted weak pattern detection and quantification system |
| US15/275,726 | 2016-09-26 | ||
| PCT/US2017/028983 WO2017185056A1 (en) | 2016-04-22 | 2017-04-21 | Computer assisted weak pattern detection and quantification system |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227008169A Division KR102518201B1 (ko) | 2016-04-22 | 2017-04-21 | 컴퓨터에 의해 지원되는 약한 패턴 검출 및 정량화 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180128510A KR20180128510A (ko) | 2018-12-03 |
| KR102447609B1 true KR102447609B1 (ko) | 2022-09-26 |
Family
ID=60088503
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187033744A KR102447609B1 (ko) | 2016-04-22 | 2017-04-21 | 컴퓨터에 의해 지원되는 약한 패턴 검출 및 정량화 시스템 |
| KR1020227008169A KR102518201B1 (ko) | 2016-04-22 | 2017-04-21 | 컴퓨터에 의해 지원되는 약한 패턴 검출 및 정량화 시스템 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227008169A KR102518201B1 (ko) | 2016-04-22 | 2017-04-21 | 컴퓨터에 의해 지원되는 약한 패턴 검출 및 정량화 시스템 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10740888B2 (ko) |
| KR (2) | KR102447609B1 (ko) |
| CN (2) | CN116681676A (ko) |
| TW (2) | TW202238773A (ko) |
| WO (1) | WO2017185056A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10831110B2 (en) * | 2018-05-29 | 2020-11-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Lithographic overlay correction and lithographic process |
| US11600505B2 (en) * | 2018-10-31 | 2023-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for systematic physical failure analysis (PFA) fault localization |
| US20240095899A1 (en) * | 2022-09-21 | 2024-03-21 | Applied Materials, Inc. | Edge defect detection via image analytics |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251766A (ja) * | 2007-03-30 | 2008-10-16 | Hitachi High-Technologies Corp | 半導体デバイスの欠陥観察方法及びその装置 |
| KR101613048B1 (ko) | 2005-11-18 | 2016-04-15 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7853920B2 (en) | 2005-06-03 | 2010-12-14 | Asml Netherlands B.V. | Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing |
| JP4699873B2 (ja) | 2005-11-10 | 2011-06-15 | 株式会社日立ハイテクノロジーズ | 欠陥データ処理及びレビュー装置 |
| US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
| JP2008041940A (ja) | 2006-08-07 | 2008-02-21 | Hitachi High-Technologies Corp | Ｓｅｍ式レビュー装置並びにｓｅｍ式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法 |
| US9710903B2 (en) | 2008-06-11 | 2017-07-18 | Kla-Tencor Corp. | System and method for detecting design and process defects on a wafer using process monitoring features |
| KR101841897B1 (ko) * | 2008-07-28 | 2018-03-23 | 케이엘에이-텐코어 코오포레이션 | 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들 |
| US9768082B2 (en) * | 2009-02-13 | 2017-09-19 | Hermes Microvision Inc. | Method and machine for examining wafers |
| US8559001B2 (en) | 2010-01-11 | 2013-10-15 | Kla-Tencor Corporation | Inspection guided overlay metrology |
| JP5460662B2 (ja) * | 2011-09-07 | 2014-04-02 | 株式会社日立ハイテクノロジーズ | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 |
| US8607169B2 (en) | 2011-12-28 | 2013-12-10 | Elitetech Technology Co., Ltd. | Intelligent defect diagnosis method |
| US8948495B2 (en) * | 2012-08-01 | 2015-02-03 | Kla-Tencor Corp. | Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer |
| US9299135B2 (en) | 2013-03-12 | 2016-03-29 | Applied Materials Israel, Ltd. | Detection of weak points of a mask |
| US8984450B2 (en) * | 2013-03-14 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for extracting systematic defects |
| TWI534646B (zh) * | 2013-05-20 | 2016-05-21 | 敖翔科技股份有限公司 | 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體 |
| US9355208B2 (en) | 2013-07-08 | 2016-05-31 | Kla-Tencor Corp. | Detecting defects on a wafer |
| US10114368B2 (en) | 2013-07-22 | 2018-10-30 | Applied Materials Israel Ltd. | Closed-loop automatic defect inspection and classification |
| CN104714362A (zh) | 2013-12-17 | 2015-06-17 | 中芯国际集成电路制造(北京)有限公司 | 一种光学临近修正的方法 |
| US9678442B2 (en) | 2014-05-28 | 2017-06-13 | Applied Materials Israel Ltd. | Aerial mask inspection based weak point analysis |
| US10267746B2 (en) | 2014-10-22 | 2019-04-23 | Kla-Tencor Corp. | Automated pattern fidelity measurement plan generation |
| WO2016202546A1 (en) * | 2015-06-16 | 2016-12-22 | Asml Netherlands B.V. | Methods for defect validation |
| KR102347057B1 (ko) * | 2015-08-12 | 2022-01-03 | 케이엘에이 코포레이션 | 전자 빔 이미지에서의 결함 위치 결정 |
| US10748271B2 (en) * | 2018-04-25 | 2020-08-18 | Applied Materials Israel Ltd. | Method of defect classification and system thereof |
| TW202020577A (zh) * | 2018-09-28 | 2020-06-01 | 荷蘭商Ａｓｍｌ荷蘭公司 | 基於晶圓量測判定熱點排序 |
| US10866506B2 (en) * | 2018-10-30 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photo mask data correction method |
| US20220028052A1 (en) * | 2018-12-14 | 2022-01-27 | Asml Netherlands B.V. | Apparatus and method for grouping image patterns to determine wafer behavior in a patterning process |
| KR20230175346A (ko) * | 2018-12-28 | 2023-12-29 | 에이에스엠엘 네델란즈 비.브이. | 프린트된 기판으로부터의 측정 피드백에 기초한 패턴 랭킹 결정 |
| JP7281547B2 (ja) * | 2018-12-31 | 2023-05-25 | エーエスエムエル ネザーランズ ビー．ブイ． | プロセス制御のためのインダイメトロロジ方法及びシステム |
-
2016
- 2016-09-26 US US15/275,726 patent/US10740888B2/en active Active
-
2017
- 2017-04-21 KR KR1020187033744A patent/KR102447609B1/ko active IP Right Grant
- 2017-04-21 TW TW111120555A patent/TW202238773A/zh unknown
- 2017-04-21 CN CN202310673557.0A patent/CN116681676A/zh active Pending
- 2017-04-21 KR KR1020227008169A patent/KR102518201B1/ko active IP Right Grant
- 2017-04-21 CN CN201780024782.4A patent/CN109075096B/zh active Active
- 2017-04-21 WO PCT/US2017/028983 patent/WO2017185056A1/en active Application Filing
- 2017-04-21 TW TW106113459A patent/TWI767907B/zh active
-
2020
- 2020-08-10 US US16/989,849 patent/US11688052B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101613048B1 (ko) | 2005-11-18 | 2016-04-15 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 |
| JP2008251766A (ja) * | 2007-03-30 | 2008-10-16 | Hitachi High-Technologies Corp | 半導体デバイスの欠陥観察方法及びその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180128510A (ko) | 2018-12-03 |
| CN109075096A (zh) | 2018-12-21 |
| TW202238773A (zh) | 2022-10-01 |
| US20170309009A1 (en) | 2017-10-26 |
| KR20220038180A (ko) | 2022-03-25 |
| TW201804547A (zh) | 2018-02-01 |
| US20200372630A1 (en) | 2020-11-26 |
| US10740888B2 (en) | 2020-08-11 |
| CN116681676A (zh) | 2023-09-01 |
| US11688052B2 (en) | 2023-06-27 |
| KR102518201B1 (ko) | 2023-04-04 |
| CN109075096B (zh) | 2023-06-13 |
| TWI767907B (zh) | 2022-06-21 |
| WO2017185056A1 (en) | 2017-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102568074B1 (ko) | 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법 | |
| JP6326465B2 (ja) | ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法 | |
| US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
| US9201022B2 (en) | Extraction of systematic defects | |
| JP2021182162A (ja) | デバイスの特性の予測方法及びシステム | |
| WO2013035421A1 (ja) | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 | |
| US11688052B2 (en) | Computer assisted weak pattern detection and quantification system | |
| JP2011524635A5 (ko) | ||
| US20080081385A1 (en) | Methods and systems for inspection of wafers and reticles using designer intent data | |
| JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
| JP2014239230A5 (ko) | ||
| US20190384882A1 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
| KR20220127834A (ko) | 진보된 인라인 부품 평균 테스트 | |
| US20160110859A1 (en) | Inspection method for contact by die to database | |
| CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
| KR20100073374A (ko) | 반도체 소자의 결함 검출 방법 | |
| Kang et al. | Comparative study of process window identification methods for 45 nm device and beyond | |
| KR20080045038A (ko) | 웨이퍼 이물질 검사방법을 통한 디펙 덴시티와 수율과의연계성 표준화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |