KR20220093915A - 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템 - Google Patents

반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템 Download PDF

Info

Publication number
KR20220093915A
KR20220093915A KR1020200185084A KR20200185084A KR20220093915A KR 20220093915 A KR20220093915 A KR 20220093915A KR 1020200185084 A KR1020200185084 A KR 1020200185084A KR 20200185084 A KR20200185084 A KR 20200185084A KR 20220093915 A KR20220093915 A KR 20220093915A
Authority
KR
South Korea
Prior art keywords
photoresist
semiconductor integrated
integrated circuit
layout
probabilistic
Prior art date
Application number
KR1020200185084A
Other languages
English (en)
Inventor
이승진
송윤경
최다운
구교일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200185084A priority Critical patent/KR20220093915A/ko
Priority to US17/486,794 priority patent/US11977828B2/en
Publication of KR20220093915A publication Critical patent/KR20220093915A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Abstract

본 발명의 일 실시예는, 반도체 집적회로를 형성하기 위한 레이아웃 패턴으로 포토레지스트가 도포된 웨이퍼를 광원에서 조사된 광으로 노광하여 상기 반도체 집적회로를 형성하고, 상기 반도체 집적회로의 라인 에지 거칠기(line edge roughness; LER)를 측정하는 단계; 상기 레이아웃 패턴을 시뮬레이션하여 산출된 상기 포토레지스트의 중합체 농도값, 상기 포토레지스트에 도달하는 광의 세기의 총합값 및 상기 포토레지스트의 일 지점에 도달하는 광의 세기값으로부터, 상기 라인 에지 거칠기를 정규 분포로 피팅하기 위한 변동성 상수를 산출하는 단계; 상기 변동성 상수를 기초로 상기 레이아웃 패턴의 일 지점에서의 상기 중합체 농도값의 확률 분포를 산출하는 단계; 및 상기 확률 분포로부터, 상기 레이아웃 패턴의 확률적 취약점을 산출하는 단계를 포함하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법을 제공한다.

Description

반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템{METHOD FOR DETECTING STOCHASTIC WEAKNESS OF SEMICONDUCTOR INTEGRATED CIRCUIT AND COMPUTER SYSTEM PERFORMING THE SAME}
본 발명은 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템에 관한 것이다.
반도체 소자의 집적도가 높아짐 따라 반도체 소자의 패턴들은 더욱 미세화되고 있고, 반도체 소자의 제조 공정의 기술적 한계로 인해 미세화된 패턴들을 형성하는데 한계가 있다. 이에 따라, 반도체 집적회로 레이아웃이 웨이퍼 상에 형성될 때, 웨이퍼 상에 형성되는 패턴들 내에 결함(defect, 일 예로, 패턴 브릿지 등)이 발생될 수 있다.
본 발명의 해결하고자 하는 과제 중 하나는, 포토레지스트에 조사되는 광의 세기의 양자역학적 변동성을 반영한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템을 제공하는데 있다.
본 발명의 일 실시예는, 반도체 집적회로를 형성하기 위한 레이아웃 패턴으로 포토레지스트가 도포된 웨이퍼를 광원에서 조사된 광으로 노광하여 상기 반도체 집적회로를 형성하고, 상기 반도체 집적회로의 라인 에지 거칠기(line edge roughness; LER)를 측정하는 단계; 상기 레이아웃 패턴을 시뮬레이션하여 산출된 상기 포토레지스트의 중합체 농도값, 상기 포토레지스트에 도달하는 광의 세기의 총합값 및 상기 포토레지스트의 일 지점에 도달하는 광의 세기값으로부터, 상기 라인 에지 거칠기를 정규 분포로 피팅하기 위한 변동성 상수를 산출하는 단계; 상기 변동성 상수를 기초로 상기 레이아웃 패턴의 일 지점에서의 상기 중합체 농도값의 확률 분포를 산출하는 단계; 및 상기 확률 분포로부터, 상기 레이아웃 패턴의 확률적 취약점을 산출하는 단계를 포함하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법을 제공한다.
본 발명의 일 실시예는, 반도체 집적회로를 형성하기 위한 레이아웃 패턴을 저장하는 라이브러리; 및 상기 라이브러리로부터 제공된 상기 레이아웃 패턴에서 확률적 취약점(stochastic weak point)을 검출하는 검출 모듈을 포함하되, 상기 라이브러리에는 상기 레이아웃 패턴으로 포토레지스트가 도포된 웨이퍼를 노광하여 형성된 상기 반도체 집적회로의 라인 에지 거칠기(line edge roughness; LER)가 저장되며, 상기 검출 모듈은 상기 레이아웃 패턴을 시뮬레이션하여 산출된 상기 포토레지스트의 중합체 농도값, 상기 포토레지스트에 도달하는 광의 세기의 총합값 및 상기 포토레지스트의 일 지점에 도달하는 광의 세기값으로부터, 상기 라인 에지 거칠기를 정규 분포로 피팅하기 위한 변동성 상수를 산출하고, 상기 변동성 상수를 기초로 상기 레이아웃 패턴의 일 지점에서의 상기 중합체 농도값의 확률 분포를 산출하고, 상기 확률 분포로부터, 상기 레이아웃 패턴의 확률적 취약점을 산출하는 컴퓨터 시스템을 제공한다.
본 발명의 기술적 사상에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법은, 포토레지스트에 조사되는 광의 세기의 양자역학적 변동성을 반영하므로, 주어진 레이아웃 상의 패턴 중 확률적 취약점을 미리 확인하여 사전에 불량률을 예측하는 데 사용될 수 있다.
본 발명의 기술적 사상에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법을 수행하는 컴퓨터 시스템은, 포토레지스트에 조사되는 광의 세기의 양자역학적 변동성을 반영하므로, 주어진 레이아웃 상의 패턴 중 확률적 취약점을 미리 확인하여 사전에 불량률을 예측하는 데 사용될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법을 설명하기 위한 순서도이다.
도 2(a) 내지 도 2(c)는 반도체 집적회로의 패터닝 공정을 도시한 도면이다.
도 3은 라인 에지 거칠기를 설명하기 위한 도면이다.
도 4(a) 및 도 4(b)는 패턴이 형성되지 않아야 될 영역에 패턴이 형성된 예를 도시한 도면이다.
도 5(a) 및 도 5(b)는 패턴이 형성되어야 할 영역에 패턴이 형성되지 않은 예를 도시한 도면이다.
도 6 내지 도 8은 도 1의 각 단계들을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법을 수행하는 컴퓨터 시스템을 개략적으로 나타내는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 다음과 같이 설명한다.
도 1 내지 도 6을 참조하며, 본 발명의 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법에 대해 설명한다. 도 1은 본 발명의 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법을 설명하기 위한 순서도이다. 도 2(a) 내지 도 2(c)는 반도체 집적회로의 패터닝 공정을 도시한 도면이고, 도 3은 라인 에지 거칠기를 설명하기 위한 도면이다. 도 4(a) 및 도 4(b)는 패턴이 형성되지 않아야 될 영역에 패턴이 형성된 예를 도시한 도면이고, 도 5(a) 및 도 5(b)는 패턴이 형성되어야할 영역에 패턴이 형성되지 않은 예를 도시한 도면이다. 도 6 내지 도 8은 도 1의 각 단계들을 설명하기 위한 도면이다.
먼저, 도 2(a) 내지 도 2(c)를 참조하여, 반도체 집적회로의 전체적인 패터닝 공정에 대해 설명한다.
도 2(a)는 포토레지스트(photoresist)(P)를 노광하기 전 상태를 도시한 것으로, 웨이퍼(W)의 상면에 포토레지스트(P)가 도포되며, 웨이퍼(W)의 상부에는 반도체 집적회로의 레이아웃 패턴이 형성된 마스크(M)가 배치될 수 있다.
도 2(b)를 참조하면, 마스크(M)의 상부에 광원(LS)을 배치하고, 광(L1)을 조사하면, 포토레지스트(P)를 구성하는 중합체(polymer)의 용해성(solubility)이 변화될 수 있다. 중합체의 농도는 마스크(M)를 관통한 광(L2)의 세기(intensity)에 의해 결정될 수 있다. 포토레지스트(P)를 구성하는 중합체의 농도가 노광 임계값(threshold)을 초과할 경우에는, 포토레지스트(P)는 용매에 의해 제거될 수 있다. 반대로, 중합체의 농도가 노광 임계값을 초과하지 않는 경우에는, 포토레지스트(P)는 웨이퍼(W) 상에 잔존하게 된다. 다만, 이에 한정하는 것은 아니며, 중합체의 농도가 노광 임계값을 초과하지 않는 경우에, 포토레지스트(P)가 웨이퍼(W)에서 제거될 수도 있다. 도 2(b)의 제1 영역(P1)은 광(L2)이 조사되지 않아 포토레지스트(P)가 잔존하는 영역이다. 제2 영역(P2)은 광(L2)이 조사되어, 포토레지스트(P)가 제거되는 영역이다.
도 2(c)를 참조하면, 포토레지스트(P)의 제1 영역(P1)은 웨이퍼(W) 상에 잔존하고, 제2 영역(P2)은 제거되어, 반도체 집적회로의 레이아웃 패턴이 전사된 포토레지스트 패턴이 형성된다.
이와 같이, 반도체 집적회로의 패턴을 형성하기 위한 패터닝 공정에서, 포토레지스트 패턴의 형상은 포토레지스트(P)의 중합체의 농도에 의해 결정되게 된다. 포토레지스트(P)의 중합체의 농도는 레지스트 이미지의 세기(resist image intensity, iresist)로 불리기도 한다.
반도체 집적회로의 패터닝 공정이 초미세 영역으로 진입함에 따라 수 나노미터(nm)에 이르는 선폭을 가지는 패턴의 필요성이 증가하였다. 이를 위해, 파장이 짧을수록 형성된 패턴이 정밀해지는 광 리소그래피(optical lithography)의 특성을 반영하여, 기존의 ArF 노광 장비 보다 1/10 이상 파장이 짧은 극자외선 (extreme ultraviolet; EUV) 광원을 채용한 패터닝 공정이 도입되고 있다. 이와 같이, 노광 장비에 채용된 광원의 파장이 1/10 이상 짧아짐에 따라, 기존에는 문제가 되지 않았던 확률적 패턴 불량 문제가 대두되고 있다.
확률적 패턴 불량은 노광 공정 과정에서 발생하는 광량(dose)이나 초점(focus)의 흔들림과 별개로 발생하는 문제이다. 확률적 패턴 불량은 광원에서 조사되는 광의 세기의 양자역학적 변동성(quantum fluctuation) 때문에 발생한다. 조사되는 광의 양자역학적 변동성은 광원에 무관하게 존재한다. 주어진 광량을 개별 광자의 에너지로 나누어 얻어지는 상태 밀도(density of state)가 높을 경우, 양자역학적 변동성은 패터닝 공정에 상대적으로 적은 영향을 미친다. 그러나, 극자외선 광원과 같이 광원의 파장이 매주 짧아질 경우, 개별 광자의 에너지가 10배 이상 증가했음에도, 광량의 증가는 이를 따라가지 못하여 상태 밀도가 매우 낮아지게 된다. 따라서, 양자역학적 변동성이 패터닝 공정에 미치는 영향이 더욱 증가하였다. 이에 따라, 포토레지스트(P)의 중합체의 농도, 즉, 레지스트 이미지의 세기(iresist)의 변동성도 더욱 증가하였다.
본 발명의 일 실시예는, 양자역학적 변동성을 반영한 레지스트 이미지의 세기(iresist)를 산출하여, 패터닝 과정에서 발생할 수 있는 확률적 불량을 예측할 수 있다. 즉, 본 발명의 일 실시예는 레지스트 이미지의 세기(iresist)를 산출하기 위한 시뮬레이션에, 포토레지스트(P)의 중합체의 농도의 양자역학적 변동성을 반영하여, 반도체 집적회로에 패턴이 형성되지 않아야 하나 형성된 영역과, 패턴이 형성되어야 함에도 형성되지 않은 영역을 예측할 수 있다.
도 4(a) 및 도 4(b)는 패턴이 형성되지 않아야 될 영역에 패턴이 형성된 예를 도시한 도면으로, 패턴이 형성되지 않아야 하나 형성된 영역(10, 20)의 일 예를 보여준다. 도 4(a)는 백색 부분이 형성된 패턴이고, 도 4(b)는 흑색 부분이 형성된 패턴이다. 도 5(a) 및 도 5(b)는 패턴이 형성되어야 할 영역에 패턴이 형성되지 않은 예를 도시한 도면으로, 패턴이 형성되어야 하나 형성되지 않은 영역(30, 40)의 일 예를 보여준다. 도 5(a)는 백색 부분이 형성된 패턴이고, 도 5(b)는 흑색 부분이 형성된 패턴이다. 본 발명의 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법은, 패턴이 형성되지 않아야 하나 형성된 영역(10, 20) 및 패턴이 형성되어야 하나 형성되지 않은 영역(30, 40)을 예측할 수 있다.
도 1, 도 6 내지 도 8을 참조하여, 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법에 대해 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법을 설명하기 위한 순서도이고, 도 6 내지 도 8은 도 1의 각 단계들을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법은, 라인 에지 거칠기를 산출하는 단계(S100), 변동성 상수를 산출하는 단계(S200), 중합체 농도를 산출하는 단계(S300) 및 패턴이 형성될 확률 및/또는 패턴이 형성되지 않을 확률을 산출하는 단계(S400)를 포함할 수 있다.
도 1을 참조하면, 먼저, 라인 에지 거칠기(line edge roughness; LER)를 산출하는 단계(S100)가 수행될 수 있다. 도 3을 참조하면, 라인 에지 거칠기(LER)는 마스크에 의해 형성될 것으로 예상된 제1 패턴(PT1)과 실제로 포토레지스트에 의해 형성된 제2 패턴(PT2) 사이의 관계를 나타낸 것으로, 제1 패턴(PT1)과 제2 패턴(PT2) 사이의 거리를 제곱하여 평균 낸 값으로 정의된다. 즉, 라인 에지 거칠기(LER)는, 실제로 형성된 제2 패턴(PT2)의 측정값을 기초로 산출될 수 있다.
도 1을 참조하면, 다음으로, 변동성 상수를 산출하는 단계가 수행될 수 있다(S200). 변동성 상수란, 앞서 산출한 라인 에지 거칠기(LER)를 정규분포로 피팅하기 위한 상수이다.
포토레지스트(P)의 중합체의 농도인 레지스트 이미지의 세기(iresist)는 확률적으로 결정될 수 있다. 포토레지스트에 도달하는 빛의 세기의 총합이 충분히 크고, 포토레지스트(P)와 빛의 상호작용의 주요 요소 중 중합체의 확산 계수가 충분히 작다는 가정을 한다면, 포토레지스트 상의 주어진 지점 x에서 용해 가능한 중합체의 농도(iresist(x))는 아래의 수학식 1과 같은 정규 분포를 따른다.
Figure pat00001
여기서, inominal
Figure pat00002
은 양자역학적 효과를 고려하지 않은 중합체의 농도로서, 정규 분포의 평균값이다.
Figure pat00003
는 표준편차의 제곱값으로서, Dopen은 포토레지스트(P)에 도달하는 빛의 세기의 총합이며, iaerial은 포토레지스트(P)의 일 지점(x)에 도달하는 빛의 세기이다.
도 6을 참조하면, 양자역학적 효과를 고려하지 않은 경우, 포토레지스트의 일 영역에서의 중합체의 농도 분포는 제2 그래프(G2)를 따른다. 제1 그래프(G1)는 양자역학적 효과를 고려한 중합체의 농도 분포 그래프이다. 일 실시예의 변동성 상수를 산출하는 단계는 제2 그래프(G2)를 제1 그래프(G1)로 피팅하기 위한 상수를 산출하는 단계이다.
도 7을 참조하면, 제1 그래프(G1)와 제2 그래프(G2)는 노광 임계값(threshold)에서의 중합체의 농도값이 차이가 나며, 이로 인해 형성되는 패턴의 임계 치수(critical dimension; CD)의 차이가 발생한다. 양자역학적 효과를 고려한 변동 임계 치수(Fluctuated CD)는 양자적학적 효과는 고려하지 않은 명목 임계 치수(Nominal CD) 보다 작은 범위를 갖게 된다.
도 8을 참조하면, 제1 그래프(G1)와 제2 그래프(G2)의 중합체의 농도차인 δi 는 아래의 수학식 2에 의해 결정될 수 있다.
Figure pat00004
제1 그래프(G1)와 제2 그래프(G2)의 위치 차(δx)는 앞서 산출한 라인 에지 거칠기(LER)와 아래의 수학식 3과 같은 관계를 갖는다.
Figure pat00005
상수(k)는 변동성을 결정하는 이른바 변동성 상수로, 아래의 수학식 4와 같이 결정될 수 있다.
Figure pat00006
여기서, x0는 양자역학적 효과가 무시된 패터닝으로 형성된 패턴의 경계(도 3의 PT1)를 나타낸다.
다음으로, 도 1 및 도 8을 참조하면, 다음으로, 앞서 산출된 변동상 상수(k)를 정규 분포에 대입하여, 중합체의 농도(iresist(x))의 확률 분포를 산출할 수 있다(S300). 도 8을 참조하면, 포토레지스트(P) 상의 일 지점(x)에서 패턴 형성을 위한 픽셀이 형성될 확률(Ppixel(x))은 아래의 수학식 5와 같이, 중합체의 농도(iresist(x))가 포토레지스트의 노광 임계값(threshold)(τ)보다 클 확률로 정의할 수 있다.
Figure pat00007
다음으로, 도 1을 참조하면, 패턴이 형성될 확률 및/또는 패턴이 형성되지 않을 확률을 산출할 수 있다(S400).
앞서 산출한, 포토레지스트(P) 상의 일 지점(x)에서 패턴 형성을 위한 픽셀이 형성될 확률(Ppixel(x))을 포아송 분포(Poisson distribution) 표시하면, 주어진 소정의 영역(A)에서, 패턴이 형성되지 않아야 할 영역에 패턴이 형성될 확률(Ppattern)과, 패턴이 형성되어야 하나 패턴이 형성되지 않을 확률(Pno pattern)은 각각 아래의 수학식 6과 같이 정의될 수 있다.
Figure pat00008
이와 같이, 본 발명의 일 실시예는, 노광 공정을 양자역학적으로 재구성한 이론에 기반하여, 포토레지스트 이미지 세기의 변동성을 예측하는 시뮬레이션을 통해, 패터닝 과정에서 발생할 수 있는 확률적 불량을 예측할 수 있다.
따라서, 본 발명의 일 실시예는, 주어진 레이아웃 디자인 상의 패턴 중 확률적 불량에 취약한 패턴을 미리 확인하여 사전에 불량률을 예측하는 데 사용될 수 있다.
또한, 본 발명의 일 실시예는, 확률적 취약성을 예측을 통해 공정 한계 등을 정의할 때 확률적 요소를 반영하도록 할 수 있다. 따라서, 확률적 취약성을 무시하고 공정 한계를 설정함으로써, 실제 공정에서 패터닝 불량이 발생하는 것이 방지될 수 있다.
도 9를 참조하여, 본 발명의 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법을 수행하는 컴퓨터 시스템에 대해 설명한다. 도 9는 본 발명의 일 실시예에 의한 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법을 수행하는 컴퓨터 시스템을 개략적으로 나타내는 블록도이다.
도 9를 참조하면, 컴퓨터 시스템(100)은 반도체 집적회로를 형성하기 위한 레이아웃 패턴을 저장하는 라이브러리(110)를 포함할 수 있다. 또한, 라이브러리(110)에는 반도체 집적회로를 형성하기 위한 레이아웃 패턴을 노광하여 형성된 반도체 집적회로에서 측정된 라인 에지 거칠기가 저장될 수 있다. 라이브러리(110)는 하드디스크 및/또는 비휘발성 반도체 기억 소자(예컨대, 플래쉬 메모리 소자, 상변화 기억 소자, 및/또는 자기 기억 소자 등)을 포함할 수 있다. 컴퓨터 시스템(100)은 다양한 데이터를 처리하는 제어부(140)를 포함할 수 있다. 제어부(140)는 라이브러리(110)로부터 제공된 레이아웃 패턴의 취약점을 검출하는 검출 모듈(150)을 포함할 수 있다. 구체적으로, 검출 모듈(150)은 라이브러리(110)로부터 제공된 레이아웃 패턴을 시뮬레이션하여 산출된 결과값으로부터 라인 에지 거칠기를 정규 분포로 피팅하기 위한 변동성 상수를 산출할 수 있다. 검출 모듈(150)은 변동성 상수를 기초로 레이아웃 패턴의 일 지점에서의 중합체 농도값의 확률 분포를 산출할 수 있다. 검출 모듈(150)은 확률 분포로부터, 레이아웃 패턴의 확률적 취약점을 산출할 수 있다.
컴퓨터 시스템(100)은 입출력부(120) 및 인터페이스부(interface unit, 130)를 포함할 수 있다. 입출력부(120)는 키보드(keyboard), 키패드(keypad), 및/또는 디스플레이 장치(display device)를 포함할 수 있다. 외부로부터 제공되는 다양한 데이터는 인터페이스부(130)를 통해 컴퓨터 시스템(100)으로 전달될 수 있고, 컴퓨터 시스템(100)에 의해 처리된 다양한 데이터도 인터페이스부(130)를 통해 외부로 전달될 수 있다. 인터페이스부(130)는 유선 요소, 무선 요소, 및/또는 USB(universal serial bus) 포트 등을 포함할 수 있다. 라이브러리(110), 입출력부(120), 인터페이스부(interface unit, 130), 및 제어부(140)는 데이터 버스(data bus)를 통하여 서로 결합될 수 있다.
본 발명의 일 실시예에 의한 컴퓨터 시스템은, 노광 공정을 양자역학적으로 재구성한 이론에 기반하여, 레지스트 이미지 세기의 변동성을 예측하는 시뮬레이션을 통해, 패터닝 과정에서 발생할 수 있는 확률적 불량을 예측할 수 있다.
따라서, 본 발명의 일 실시예에 의한 컴퓨터 시스템은, 주어진 레이아웃 디자인 상의 패턴 중 확률적 불량에 취약한 패턴을 미리 확인하여 사전에 불량률을 예측하여 제공할 수 있다. 또한, 확률적 취약성을 예측을 통해 공정 한계 등을 정의할 때 확률적 요소를 반영하도록 할 수 있다. 따라서, 확률적 취약성을 무시하고 공정 한계를 설정함으로써, 실제 공정에서 패터닝 불량이 발생하는 것이 방지될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 컴퓨터 시스템
110: 라이브러리
120: 입출력부
130: 인터페이스부
140: 제어부
150: 검출 모듈

Claims (10)

  1. 반도체 집적회로를 형성하기 위한 레이아웃 패턴으로 포토레지스트가 도포된 웨이퍼를 광원에서 조사된 광으로 노광하여 상기 반도체 집적회로를 형성하고, 상기 반도체 집적회로의 라인 에지 거칠기(line edge roughness; LER)를 측정하는 단계;
    상기 레이아웃 패턴을 시뮬레이션하여 산출된 상기 포토레지스트의 중합체 농도값, 상기 포토레지스트에 도달하는 광의 세기의 총합값 및 상기 포토레지스트의 일 지점에 도달하는 광의 세기값으로부터, 상기 라인 에지 거칠기를 정규 분포로 피팅하기 위한 변동성 상수를 산출하는 단계;
    상기 변동성 상수를 기초로 상기 레이아웃 패턴의 일 지점에서의 상기 중합체 농도값의 확률 분포를 산출하는 단계; 및
    상기 확률 분포로부터, 상기 레이아웃 패턴의 확률적 취약점을 산출하는 단계를 포함하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법.
  2. 제1항에 있어서,
    상기 레이아웃의 확률적 취약점을 산출하는 단계는,
    상기 확률 분포로부터, 상기 레이아웃 패턴의 소정의 영역에서 상기 반도체 집적회로가 형성될 제1 확률 및/또는, 상기 레이아웃 패턴의 소정의 영역에서 상기 반도체 집적회로가 형성되지 않을 제2 확률을 산출하는 단계를 포함하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법.
  3. 제2항에 있어서,
    상기 제1 확률은 하기 수학식1을 만족하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법.
    [수학식 1]
    Figure pat00009

    상기 수학식 1에서 Ppattern(A)는 상기 제1 확률이며, area(A)는 상기 소정의 영역이며, Ppixel(x)는 상기 소정 영역의 일 지점에서 상기 반도체 집적회로가 형성될 확률이다.
  4. 제2항에 있어서,
    상기 제2 확률은 하기 수학식2를 만족하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법.
    [수학식 2]
    Figure pat00010

    상기 수학식 2에서 Pno pattern(A)는 상기 제2 확률이며, Ppixel(x)는 상기 소정 영역의 일 지점에서 상기 반도체 집적회로가 형성되지 않을 확률이다.
  5. 제1항에 있어서,
    상기 변동성 상수는 하기의 수학식 3을 만족하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법.
    [수학식 3]
    Figure pat00011

    상기 수학식 3에서 k는 변동성 상수이며, inominal
    Figure pat00012
    은 상기 포토레지스트의 중합체 농도값이며, Dopen은 상기 포토레지스트에 도달하는 광의 세기의 총합값이며, iaerial은 상기 포토레지스트의 일 지점에 도달하는 광의 세기값이며, LER은 상기 라인 에지 거칠기이다.
  6. 제1항에 있어서,
    상기 레이아웃 패턴의 일 지점에서의 상기 중합체 농도값의 확률 분포는 하기의 수학식 4를 만족하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법.
    [수학식 4]
    Figure pat00013

    상기 수학식 4에서, inominal
    Figure pat00014
    은 상기 레이아웃 패턴을 시뮬레이션하여 산출된 상기 포토레지스트의 중합체 농도값이며, Dopen은 상기 포토레지스트에 도달하는 광의 세기의 총합값이며, iaerial은 상기 포토레지스트의 일 지점에 도달하는 광의 세기값이며, iresist는 상기 중합체 농도값이며, τ는 상기 포토레지스트의 노광 임계값이다.
  7. 제1항에 있어서,
    상기 포토레지스트는 노광되면 상기 웨이퍼에서 제거되는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법.
  8. 제1항에 있어서,
    상기 포토레지스트는 상기 광이 조사되면 상기 중합체 농도값이 증가하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법.
  9. 제1항에 있어서,
    상기 중합체 농도값은 하기의 수학식 5를 만족하는 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법.
    [수학식 5]
    Figure pat00015

    상기 수학식 4에서, inominal
    Figure pat00016
    은 상기 레이아웃 패턴을 시뮬레이션하여 산출된 상기 포토레지스트의 중합체 농도값이며, Dopen은 상기 포토레지스트에 도달하는 광의 세기의 총합값이며, iaerial은 상기 포토레지스트의 일 지점에 도달하는 광의 세기값이다.
  10. 반도체 집적회로를 형성하기 위한 레이아웃 패턴을 저장하는 라이브러리; 및
    상기 라이브러리로부터 제공된 상기 레이아웃 패턴에서 확률적 취약점(stochastic weak point)을 검출하는 검출 모듈을 포함하되,
    상기 검출 모듈은 상기 레이아웃 패턴으로 포토레지스트가 도포된 웨이퍼를 노광하여 상기 반도체 집적회로를 형성하고, 상기 반도체 집적회로의 라인 에지 거칠기(line edge roughness; LER)를 측정하고, 상기 레이아웃 패턴을 시뮬레이션하여 산출된 상기 포토레지스트의 중합체 농도값, 상기 포토레지스트에 도달하는 광의 세기의 총합값 및 상기 포토레지스트의 일 지점에 도달하는 광의 세기값으로부터, 상기 라인 에지 거칠기를 정규 분포로 피팅하기 위한 변동성 상수를 산출하고, 상기 변동성 상수를 기초로 상기 레이아웃 패턴의 일 지점에서의 상기 중합체 농도값의 확률 분포를 산출하고, 상기 확률 분포로부터, 상기 레이아웃 패턴의 확률적 취약점을 산출하는 컴퓨터 시스템.
KR1020200185084A 2020-12-28 2020-12-28 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템 KR20220093915A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200185084A KR20220093915A (ko) 2020-12-28 2020-12-28 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템
US17/486,794 US11977828B2 (en) 2020-12-28 2021-09-27 Method for detecting stochastic weak points of layout pattern of semiconductor integrated circuit and computer system performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200185084A KR20220093915A (ko) 2020-12-28 2020-12-28 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템

Publications (1)

Publication Number Publication Date
KR20220093915A true KR20220093915A (ko) 2022-07-05

Family

ID=82119182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200185084A KR20220093915A (ko) 2020-12-28 2020-12-28 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템

Country Status (2)

Country Link
US (1) US11977828B2 (ko)
KR (1) KR20220093915A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120088488A (ko) 2011-01-31 2012-08-08 한국전자통신연구원 시간적 움직임 벡터 저장 방법 및 그 장치
SG11201706686YA (en) * 2015-03-16 2017-09-28 Asml Netherlands Bv Methods for determining resist deformation
US10740888B2 (en) 2016-04-22 2020-08-11 Kla-Tencor Corporation Computer assisted weak pattern detection and quantification system
KR102592599B1 (ko) 2016-05-12 2023-10-24 삼성전자주식회사 반도체 집적회로 레이아웃의 검증 방법 및 이를 수행하는 컴퓨터 시스템
US10262831B2 (en) 2016-12-21 2019-04-16 Kla-Tencor Corporation Method and system for weak pattern quantification
US10474042B2 (en) 2017-03-22 2019-11-12 Kla-Tencor Corporation Stochastically-aware metrology and fabrication
US11380516B2 (en) * 2017-04-13 2022-07-05 Fractilia, Llc System and method for generating and analyzing roughness measurements and their use for process monitoring and control
US11373018B2 (en) * 2018-01-25 2022-06-28 Kioxia Corporation Method of displaying model and designing pattern, and storage medium
US10657420B2 (en) 2018-07-17 2020-05-19 International Business Machines Corporation Modeling post-lithography stochastic critical dimension variation with multi-task neural networks
US11353793B2 (en) * 2018-08-20 2022-06-07 Tokyo Electron Limited Method of simulating resist pattern, resist material and method of optimizing formulation thereof, apparatus and recording medium
KR20200050497A (ko) 2018-11-01 2020-05-12 에스케이하이닉스 주식회사 포토레지스트 패턴에서 프린팅 결함을 검출하는 방법
US20220342316A1 (en) * 2019-09-05 2022-10-27 Asml Netherlands B.V. Method for determining defectiveness of pattern based on after development image
US11270054B1 (en) * 2020-08-31 2022-03-08 Siemens Industry Software Inc. Method and system for calculating printed area metric indicative of stochastic variations of the lithographic process

Also Published As

Publication number Publication date
US20220207227A1 (en) 2022-06-30
US11977828B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
US8141008B2 (en) Optical lithography correction process
US8108805B2 (en) Simplified micro-bridging and roughness analysis
KR100276852B1 (ko) 리소그래픽 프로세스에서의 파라미터 제어 프로세스
KR100301648B1 (ko) 리소그래픽프로세스에서의파라미터제어프로세스
US9910348B2 (en) Method of simultaneous lithography and etch correction flow
KR100276849B1 (ko) 기판상의 파라미터 측정을 위한 표적 및 방법
US7473495B2 (en) Method of creating predictive model, method of managing process steps, method of manufacturing semiconductor device, method of manufacturing photo mask, and computer program product
US7327436B2 (en) Method for evaluating a local flare, correction method for a mask pattern, manufacturing method for a semiconductor device and a computer program product
US20060161452A1 (en) Computer-implemented methods, processors, and systems for creating a wafer fabrication process
US20040150838A1 (en) Model optimization for structures with additional materials
Kahng et al. Fast dual graph-based hotspot detection
US20080209386A1 (en) Method for predicting resist pattern shape, computer readable medium storing program for predicting resist pattern shape, and computer for predicting resist pattern shape
KR20190087613A (ko) 확률적 변동을 추산하는 모델
US20220129775A1 (en) Prediction and metrology of stochastic photoresist thickness defects
US9494853B2 (en) Increasing lithographic depth of focus window using wafer topography
KR20220093915A (ko) 반도체 집적회로 레이아웃의 확률적 취약점 검출 방법 및 이를 수행하는 컴퓨터 시스템
TWI635354B (zh) 用於製程感知維度目標之先進製程控制
US11270054B1 (en) Method and system for calculating printed area metric indicative of stochastic variations of the lithographic process
JP7177183B2 (ja) 装置の動作を説明するパラメータ間の重要な関係の決定
KR20000057799A (ko) 투영 광학 시스템의 수차를 측정하는 방법
US9262819B1 (en) System and method for estimating spatial characteristics of integrated circuits
Socha Holistic method for reducing overlay error at the 5nm node and beyond
JP3998633B2 (ja) レンズ系の特性決定のための方法およびマスク
TWI810997B (zh) 監測量測配方之方法及其相關度量衡方法、電腦程式及設備
Gabor et al. Determining DOF requirements needed to meet technology process assumptions