KR100620726B1 - 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치 - Google Patents

콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치 Download PDF

Info

Publication number
KR100620726B1
KR100620726B1 KR1020040115757A KR20040115757A KR100620726B1 KR 100620726 B1 KR100620726 B1 KR 100620726B1 KR 1020040115757 A KR1020040115757 A KR 1020040115757A KR 20040115757 A KR20040115757 A KR 20040115757A KR 100620726 B1 KR100620726 B1 KR 100620726B1
Authority
KR
South Korea
Prior art keywords
contact hole
photoresist
image
wafer
forming
Prior art date
Application number
KR1020040115757A
Other languages
English (en)
Other versions
KR20060076067A (ko
Inventor
이양범
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115757A priority Critical patent/KR100620726B1/ko
Publication of KR20060076067A publication Critical patent/KR20060076067A/ko
Application granted granted Critical
Publication of KR100620726B1 publication Critical patent/KR100620726B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95692—Patterns showing hole parts, e.g. honeycomb filtering structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Signal Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 제조 공정에서 반도체 소자의 가공 중 작업과정의 검사 방식에 관한 것으로 특히, 웨이퍼 기판위에 반도체 소자를 형성과는 공정 중 식각공정을 통해 콘택 홀을 형성하는 제 1과정과; 제 1과정을 통해 콘택 홀이 형성되어진 웨이퍼 상부 전면에 일정 두께의 포토레지스터를 도포하는 제 2과정과; 제 2과정을 통해 포토레지스터가 도포 완료되면 초기 공기와 접촉하는 포토레지스터 또는 오염물을 제거하고 해당 포토레지스터를 EPD 방식에 의해 일정 깊이로 제거하는 어싱 공정을 수행하는 제 3과정; 및 제 3과정이 완료되어진 웨이퍼 기판을 평면으로 촬상하여 콘택 홀의 이미지를 분석함으로서 콘택 홀의 디파인 완성 여부를 검사하는 제 4과정을 포함하는 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치를 제공하여 콘택 홀(Contact Hole)의 형성공정에서 홀의 형성이 정확하게 이루어지지 않은 현상을 육시검사(Visual Inspection)를 위한 저렴한 장비로 반도체 제조 공정 중에 검출(Detection)할 수 있다.
Visual, Inspection, Contact, Hole, EPD, ashing

Description

콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치{Detection Method for not Open State of Contact Hole and Device for the Same}
도 1은 종래기술에 따른 정렬도 측정을 설명하기 위한 예시도
도 2 내지 도 4는 본 발명에 따른 콘택 홀 형성 정도 검사를 위한 공정 예시도
도 5는 본 발명에 따른 콘택 홀 형성 디파인 정도 검사 장치의 예시도
<도면의 주요 부분에 대한 부호의 설명>
W : 웨이퍼 CCD : 카메라
210 : 이미지 인식부 220 : 오류 판독부
230 : 좌표 인식부 240 : 오류 경고부
본 발명은 반도체 제조 공정에서 반도체 소자의 가공 중 작업과정의 검사 방식에 관한 것으로 특히, 콘택 홀(Contact Hole)의 형성공정에서 홀의 형성이 정확하게 이루어지지 않은 현상을 육시검사(Visual Inspection)를 위한 검사 장비로 검출(Detection)하기 위한 콘택 홀 형성 정도 검사 방법 및 그에 따른 장치에 관한 것이다.
일반적으로, 콘택 홀(Contact Hole) 형성 공정은 반도체 제조 공정에서 절연막이 덮여있는 하층 막을 전기적으로 이후에 증착되는 상부 막과 연결하기 위하여 상기 절연 막의 예정된 부위를 식각하여 하층 막의 예정된 부위를 오픈(open)시키는 공정으로서, 이러한 콘택 홀이 하층 막의 예정된 부위에 정확히 형성되어야만 즉, 정확히 정렬되어야 제품으로써 특성을 갖게 된다.
따라서 콘택 홀의 형성이 정확하게 이루어졌는가를 판단하기 위한 방법으로써 제안되어진 방식 중에 대표적인 방식이 콘택 홀 정렬도 측정 방법인 데, 웨이퍼 영역 중 실제 콘택 혹이 형성되는 다이(die) 영역내의 빈 공간 또는 스크라이브 라인(scribe line) 영역 등에 특정의 특정패턴을 실제 공정과 동일하게 진행하면서 형성하고 이 측정패턴을 특수 측정 장비를 사용하여 측정하게 된다.
이하, 첨부된 도면 제1도를 참고하여 종래기술을 상술한다.
도 1은 종래기술에 따른 정렬도 측정을 설명하기 위한 예시도로서, 실제 콘택 홀이 형성되는 다이내의 하층 형성 공정시 형성된 하부측정패턴(11)과, 절연막(12)과 콘택 홀 형성을 위한 감광막 패턴인 상부측정패턴(13)으로 이루어진 박스-인-박스(box-in-box) 형태의 측정패턴의 단면도를 나타낸 것이다.
도면에 도시된 바와 같이 종래의 측정패턴은 실제 콘택 홀을 형성하는 절연막(12) 식각 이전의 감광막 패턴(상부측정패턴,13)만 형성되어있는 상태로서, 종래에는 고가의 특수 측정 장비를 사용하여 상부측정 패턴(13) 및 하부측정패턴(11)의 위치를 감지함으로서 패턴 정렬 도를 측정하였다. 도면 부호 14는 감지 신호를 나 타낸 것이다.
그러나 이와 같은 종래의 콘택 홀 정렬도 측정 방법은 고가의 측정 장비를 사용해야 하는 비용 상의 단점과 실제 콘택 홀이 형성되기 이전에 패턴 정렬도를 특정함으로써 정확한 패턴 정렬 도를 측정하지 못하는 문제점이 있었다.
따라서 콘택 홀 형성이 완료되어진 공정 이후에 저가의 장비를 이용하면서도 정확한 콘텍 홀 형성의 정도를 감지할 수 있도록 하기 위한 방법의 제안 필요성이 대두 되었다.
상술한 문제점을 해소하기 위한 본 발명의 목적은 반도체 제조 공정에서 반도체 소자의 가공 중 작업과정의 검사 방식에 관한 것으로 특히, 콘택 홀(Contact Hole)의 형성공정에서 홀의 형성이 정확하게 이루어지지 않은 현상을 육시검사(Visual Inspection)를 위한 검사 장비로 검출(Detection)하기 위한 콘택 홀 형성 정도 검사 방법 및 그에 따른 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 콘택 홀 형성 디파인 정도 검사 방법의 특징은, 웨이퍼 기판위에 반도체 소자를 형성과는 공정 중 식각공정을 통해 콘택 홀을 형성하는 제 1과정과; 제 1과정을 통해 콘택 홀이 형성되어진 웨이퍼 상부 전면에 일정 두께의 포토레지스터를 도포하는 제 2과정과; 제 2과정을 통해 포토레지스터가 도포 완료되면 초기 공기와 접촉하는 포토레지스터 또는 오염물을 제거하고 해당 포토레지스터를 EPD 방식에 의해 일정 깊이로 제거하는 어싱 공정을 수행하는 제 3과정; 및 제 3과정이 완료되어진 웨이퍼 기판을 평면으로 촬상하여 콘택 홀의 이미지를 분석함으로서 콘택 홀의 디파인 완성 여부를 검사하는 제 4과정을 포함하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 콘택 홀 형성 디파인 정도 검사 방법의 부가적인 특징은, 제 2과정에서 포토레지스터를 도포할 때 아이라인(I-Line)을 진행하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 콘택 홀 형성 디파인 정도 검사 방법의 부가적인 다른 특징으로, 상기 제 3과정은 초기 공기와 접촉하는 포토레지스터 또는 오염물을 제거하는 제 1스텝과; 상기 제 1스텝이 종료되어진 후 잔존하는 포토레지스터를 EPD 방식에 의해 일정 깊이로 제거하기 위한 제 2스텝으로 구성되는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 콘택 홀 형성 디파인 정도 검사 방법의 부가적인 또 다른 특징은, 제 1스텝에서의 어싱공정에 따른 작업환경은 작업온도는 섭씨 250℃를 사용하고, 작업가스로는 산소(O2)와 함께 질소(N2)등 불활성 가스를 혼합하여 사용하되 그 공급비율은 산소(O2)의 경우 2000sccm이며, 질소(N2)의 공급은 200 sccm으로 공급하고, 플라스마의 공급전압(Source Power)은 0W이며 압력(Pressure)은 1T 범위 상에서 약 10초간 수행하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 콘택 홀 형성 디파인 정도 검사 방법의 부가적인 또 다른 특징은, 제 2스텝에서의 어싱공정에 따른 작업환 경은 작업온도는 섭씨 250℃를 사용하고, 작업가스로는 산소(O2)와 함께 질소(N2)등의 불활성 가스를 혼합하여 사용하며, 그 공급비율은 산소(O2)의 경우 2000sccm이며, 질소(N2)의 공급은 200 sccm으로 공급하고, 플라스마의 공급전압(Source Power)은 1500W이며 압력(Pressure)은 1T 범위 상에서 진행하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 콘택 홀 형성 디파인 정도 검사 장치의 특징은, 콘택 홀이 형성되어진 웨이퍼 상부 전면에 일정 두께의 포토레지스터를 도포한 후 해당 포토레지스터를 EPD 방식에 의해 일정 깊이로 제거하는 어싱 공정을 수행 완료한 검사 대상인 웨이퍼(W)의 평면 이미지를 촬상하며 웨이퍼 상명의 임의의 좌표로 이동가능하게 설치된 이미지 취득수단과; 이미지 취득수단으로부터 촬영되어진 영상신호를 입력받아 콘텍 홀에 대한 이미지를 인식하는 이미지 인식수단과; 이미지 취득수단의 이동에 따른 검사 웨이퍼상의 좌표를 인식하는 좌표인식수단과; 이미지 인식 수단에서 인식되어진 콘텍 홀에 대한 이미지를 분석하여 콘택 홀의 디파인(define) 정도를 인식 판별하는 오류판독수단; 및 오류판독수단에서 오류가 있다고 판단되는 경우 좌표인식수단으로부터 오류가 발생한 콘택 홀이 형성되어 있는 검사 웨이퍼상의 좌표를 입력받아 작업자에게 경고하는 오류경고수단을 포함하는 데 있다.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해, 첨부된 도면을 참조하여 후술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
첨부한 도 2 내지 도 4는 본 발명에 따른 콘택 홀 형성 정도 검사를 위한 공정 예시도로서, 통상의 반도체 제조 공정을 통해 실리콘 기판(100)의 상부에 절연 층(110)을 형성한 후 이를 식각공정을 통해 식각하여 잔존하는 절연 층은 절연 막으로 남고 식각되어진 부분은 참조번호 130으로 지칭되는 콘택 홀이 형성된 상태에서 첨부한 도 2에 도시되어 있는 바와 같이 참조번호 120으로 지칭되는 포토레지스터(Photo Resist: PR)를 도포하되 아이라인(I-Line)을 진행하여 수행한다.
이때, 참조번호 A로 지칭되는 부분이 콘택 홀이 정상적으로 형성되지 않은 영역(Contact Hole Not Open)으로써 본 발명은 이와 같은 영역이 존재하는 가를 검출하기 위한 것이다.
이와 같이 포토레지스터(120)를 도포한 후 어싱(Ashing) 공정을 수행하게 되는데, 이때 어싱(ashing)공정은 다음과 같이 크게 두 가지 스텝으로 구성되며, 각각의 프로세스(process) 조건은 다음과 같다.
어싱(ashing)공정은 크게 초기 공기와 접촉하는 포토레지스터 또는 오염물을 제거하는 제 1스텝과, 포토레지스터(120)를 일정 깊이로 제거하기 위한 제 2스텝으로 구성되어 있다.
이때 각각의 프로세스(Process) 작업환경은 온도(Temperature), 사용 가스의 종류, 가스비율(Gas Ratio), 압력(Pressure) 그리고 방전 플라스마 전압(Power)등을 조절하여 실시한다.
초기 공기와 접촉하는 포토레지스터 또는 오염물을 제거하기 위해 약 10초간 진행하는 제 1스텝에서의 작업환경은 온도는 섭씨 250℃를 사용하고, 작업가스로는 산소(O2)와 함께 질소(N2)등 불활성 가스를 혼합하여 사용하며, 그 공급비율은 산소(O2)의 경우 2000sccm이며, 질소(N2)의 공급은 200 sccm으로 공급하는 것이 적합하다. 또한 상기 플라스마의 공급전압(Source Power)은 0W가 적합하며, 압력(Pressure)은 1T 범위 상에서 진행하는 것이 바람직하다.
이와 같은 작업환경에서 플라즈마를 사용하여 절연 층(120) 위에 도포된 포토레지스터를 리플로우(Reflow)시킴과 동시에 가스와 압력을 안정시킨다.
이후 후속되는 제 2스텝에서는 포토레지스터(120)를 일정 깊이로 제거하기 위해 EPD(End Point Detector)를 적용하여 콘택 홀(130)에 채워진 포토레지스터(120)를 제거한다.
이때 작업온도는 섭씨 250℃를 사용하고, 작업가스로는 산소(O2)와 함께 질소(N2)등의 불활성 가스를 혼합하여 사용하며, 그 공급비율은 산소(O2)의 경우 2000sccm이며, 질소(N2)의 공급은 200 sccm으로 공급하는 것이 적합하다.
또한 상기 플라스마의 공급전압(Source Power)은 1500W가 적합하며, 압력(Pressure)은 1T 범위 상에서 진행하는 것이 바람직하다.
따라서 어싱(ashing) 제 2스텝에서는 콘택 홀(130)에 채워진 포토레지스터(120)가 EPD(End Point Detector)에 의해 제거되는 지점까지 즉 첨부한 도 3에 도 시되어 있는 바와 같이 포토레지스터를 제거한다.
상술한 어싱 공정이 제 2스템까지 완료되면 육시검사(Visual Inspection) 장비로 조사(Inspection)하여 보면 콘택 홀이 완전히 디파인(Define)되지 않은 콘택 홀은 EPD(End Point Detector)에 의해 포토레지스터가 완전히 제거되고, 콘택 홀이 완전히 디파인(Define)되어진 콘택 홀에는 포토레지스터가 남아 있어서 육시검사장비의 이미지 컴퓨터(첨부한 도 5의 참조번호 200 참조)에 의해 첨부한 도 3에 도시되어 있는 바와 같이 이미지(Image)의 차이점이 검출되어지는 것이다.
이때, 콘택 홀에 대한 완전히 디파인(Define)되지 않은 형상에 대한 정의는 코택 홀 안의 포토레지스터 잔유 물에 대한 육시검사장비의 한계를 고려해 전체 콘택 홀 깊이(Contact Hole Depth)의 10~20%정도가 디파인(Define) 되지 않는 것으로 한다.
상술한 검사 과정에 의해 실제적으로 콘택 홀 형성 오류를 검사하는 육시검사(Visual Inspection) 장비(200)는 첨부한 도 5에 도시되어 있는 바와 같이, 검사 대상인 웨이퍼(W)의 평면 이미지를 촬상하기 위한 카메라(도 5에서는 CCD 소자를 예로들었음)(CCD)가 좌표 이동가능하게 설치되며, 카메라(CCD)로부터 촬영되어진 영상신호를 입력받아 콘텍 홀에 대한 이미지를 인식하는 이미지 인식부(210)와, 카메라(CCD)의 이동에 따른 웨이퍼(W)상의 좌표를 인식하는 좌표인식부(230)와, 이미지 인식부(210)에서 인식되어진 콘텍 홀에 대한 이미지를 분석하여 콘택 홀의 디파인(define) 정도를 인식 판별하는 오류판독부(220), 및 오류판독부(220)에서 오류가 있다고 판단되는 경우 좌표인식부(230)로부터 오류가 발생한 콘택 홀이 형성되 어 있는 웨이퍼(W)상의 좌표를 입력받아 작업자에게 경고하는 오류경고부(240)로 구성된다.
이상의 설명에서 본 발명은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 콘택 홀 형성 정도 검사 방법 및 그에 따른 장치를 제공하면, 고가의 전자빔(Electron Beam) 장비(비파괴 검사)를 이용하거나, 파괴 검사를 통하여 검사하는 것이 아니라 상대적으로 저렴한 육시검사(Visual Inspection) 장비를 이용하여 반도체 공정을 진행하는 중에 콘택 홀의 정상적인 다파인 여부를 검사함으로써 반도체 소자의 결함을 조기에 검사할 수 있다.

Claims (6)

  1. 웨이퍼 기판위에 반도체 소자를 형성과는 공정 중 식각공정을 통해 콘택 홀을 형성하는 제 1과정과;
    상기 제 1과정을 통해 콘택 홀이 형성되어진 웨이퍼 상부 전면에 일정 두께의 포토레지스터를 도포하는 제 2과정과;
    상기 제 2과정을 통해 포토레지스터가 도포 완료되면 초기 공기와 접촉하는 포토레지스터 또는 오염물을 제거하고 해당 포토레지스터를 EPD 방식에 의해 일정 깊이로 제거하는 어싱 공정을 수행하는 제 3과정; 및
    상기 제 3과정이 완료되어진 웨이퍼 기판을 평면으로 촬상하여 콘택 홀의 이미지를 분석함으로서 콘택 홀의 디파인 완성 여부를 검사하는 제 4과정을 포함하는 것을 특징으로 하는 콘택 홀 형성 디파인 정도 검사 방법.
  2. 삭제
  3. 제 1항에서,
    상기 제 3과정은 초기 공기와 접촉하는 포토레지스터 또는 오염물을 제거하는 제 1스텝과;
    상기 제 1스텝이 종료되어진 후 잔존하는 포토레지스터를 EPD 방식에 의해 일정 깊이로 제거하기 위한 제 2스텝으로 구성되는 것을 특징으로 하는 콘택 홀 형성 디파인 정도 검사 방법.
  4. 제 3항에서,
    상기 제 1스텝에서의 어싱공정에 따른 작업환경은 작업온도는 섭씨 250℃를 사용하고, 작업가스로는 산소(O2)와 함께 질소(N2)등 불활성 가스를 혼합하여 사용하되 그 공급비율은 산소(O2)의 경우 2000sccm이며, 질소(N2)의 공급은 200 sccm으로 공급하고, 플라스마의 공급전압(Source Power)은 0W이며 압력(Pressure)은 1T 범위 상에서 10초간 수행하는 것을 특징으로 하는 콘택 홀 형성 디파인 정도 검사 방법.
  5. 제 3항에서,
    상기 제 2스텝에서의 어싱공정에 따른 작업환경은 작업온도는 섭씨 250℃를 사용하고, 작업가스로는 산소(O2)와 함께 질소(N2)등의 불활성 가스를 혼합하여 사용하며, 그 공급비율은 산소(O2)의 경우 2000sccm이며, 질소(N2)의 공급은 200 sccm으로 공급하고, 플라스마의 공급전압(Source Power)은 1500W이며 압력(Pressure)은 1T 범위 상에서 진행하는 것을 특징으로 하는 콘택 홀 형성 디파인 정도 검사 방법.
  6. 콘택 홀이 형성되어진 웨이퍼 상부 전면에 일정 두께의 포토레지스터를 도포한 후 해당 포토레지스터를 EPD 방식에 의해 일정 깊이로 제거하는 어싱 공정을 수행 완료한 검사 대상인 웨이퍼(W)의 평면 이미지를 촬상하며 웨이퍼 상명의 임의의 좌표로 이동가능하게 설치된 이미지 취득수단과;
    상기 이미지 취득수단으로부터 촬영되어진 영상신호를 입력받아 콘텍 홀에 대한 이미지를 인식하는 이미지 인식수단과;
    상기 이미지 취득수단의 이동에 따른 검사 웨이퍼상의 좌표를 인식하는 좌표인식수단과;
    상기 이미지 인식 수단에서 인식되어진 콘텍 홀에 대한 이미지를 분석하여 콘택 홀의 디파인(define) 정도를 인식 판별하는 오류판독수단; 및
    상기 오류판독수단에서 오류가 있다고 판단되는 경우 상기 좌표인식수단으로부터 오류가 발생한 콘택 홀이 형성되어 있는 검사 웨이퍼상의 좌표를 입력받아 작업자에게 경고하는 오류경고수단을 포함하는 것을 특징으로 하는 콘택 홀 형성 디파인 정도 검사 장치.
KR1020040115757A 2004-12-29 2004-12-29 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치 KR100620726B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115757A KR100620726B1 (ko) 2004-12-29 2004-12-29 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115757A KR100620726B1 (ko) 2004-12-29 2004-12-29 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치

Publications (2)

Publication Number Publication Date
KR20060076067A KR20060076067A (ko) 2006-07-04
KR100620726B1 true KR100620726B1 (ko) 2006-09-13

Family

ID=37168534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115757A KR100620726B1 (ko) 2004-12-29 2004-12-29 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치

Country Status (1)

Country Link
KR (1) KR100620726B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361015B (zh) * 2011-10-20 2016-01-06 上海集成电路研发中心有限公司 一种应用于双大马士革工艺的深孔形貌监测方法
KR20160013695A (ko) 2014-07-28 2016-02-05 삼성전자주식회사 기판 결함 검사 장치 및 방법
CN107316821B (zh) * 2016-04-27 2021-03-12 中芯国际集成电路制造(上海)有限公司 一种深度稳定性检测方法
KR102664065B1 (ko) * 2023-08-17 2024-05-08 (주)쎄미콤 웨이퍼 온도센서의 홀 깊이 및 위치 측정 디스플레이방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012203A (ko) * 1996-07-30 1998-04-30 김광호 반도체장치 콘택 오픈 검사 방법
JP2000068345A (ja) 1998-08-25 2000-03-03 Nec Corp 半導体装置のコンタクト開口検査方法
KR20010073412A (ko) * 2000-01-14 2001-08-01 윤종용 반도체 장치의 콘택홀 검사 방법
WO2003067653A2 (en) 2002-02-04 2003-08-14 Applied Materials, Inc. Monitoring of contact hole production

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012203A (ko) * 1996-07-30 1998-04-30 김광호 반도체장치 콘택 오픈 검사 방법
JP2000068345A (ja) 1998-08-25 2000-03-03 Nec Corp 半導体装置のコンタクト開口検査方法
KR20010073412A (ko) * 2000-01-14 2001-08-01 윤종용 반도체 장치의 콘택홀 검사 방법
WO2003067653A2 (en) 2002-02-04 2003-08-14 Applied Materials, Inc. Monitoring of contact hole production

Also Published As

Publication number Publication date
KR20060076067A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
KR102317060B1 (ko) 패턴화된 웨이퍼 특성화를 위한 방법 및 장치
US6949765B2 (en) Padless structure design for easy identification of bridging defects in lines by passive voltage contrast
KR0154158B1 (ko) 반도체소자의 공정결함 검사방법
US5012523A (en) Dimension checking method
US7738119B2 (en) Optical inspection system for a wafer
JP2000058509A (ja) 結晶欠陥の評価方法及び結晶欠陥評価装置
US20170309009A1 (en) Computer Assisted Weak Pattern Detection and Quantification System
KR100620726B1 (ko) 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치
JP4529365B2 (ja) 基板検査システムおよび基板検査方法
US20150294455A1 (en) Methods of testing pattern reliability and semiconductor devices
JP7197816B2 (ja) 光電子デバイス製造支援装置
JP2024071335A (ja) 相関関係に基づくオーバーレイキーのセンタリングシステム及びその方法
KR100269307B1 (ko) 반도체소자의디펙트모니터링방법
JPH09211840A (ja) レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置
JP2008192809A (ja) 半導体基板の検査方法
US7638096B2 (en) Photoresist coating failure sensing methods and detection devices
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
KR100816193B1 (ko) 반도체 장치 제조를 위한 노광 공정 검사 방법
KR100769148B1 (ko) 패턴크기 모니터링을 동시에 수행하기 위한 오버레이 마크 및 그 이용방법
KR20070077618A (ko) 막 두께 측정방법
KR20080001734A (ko) 마스크 결함 위치 검사 방법
KR0127661B1 (ko) 반도체 제조용 레티클을 이용한 자동 노광방법
TW201332033A (zh) 晶圓的缺陷檢測方法及採用此方法之晶圓缺陷檢測系統
KR20050012937A (ko) 반도체 제조 공정 검사 방법 및 검사 장치
CN106019864B (zh) 重工方法及重工系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090722

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee