JP2008192809A

JP2008192809A - 半導体基板の検査方法

Info

Publication number: JP2008192809A
Application number: JP2007025406A
Authority: JP
Inventors: Koichi Tsujimoto; 光一辻本; Yoshiyuki Miyashita; 良幸宮下; Kiyotaka Horiguchi; 清隆堀口; Fumio Hara; 文夫原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2007-02-05
Filing date: 2007-02-05
Publication date: 2008-08-21

Abstract

【課題】小さなチップを配列データ通りに正確に検査できる半導体基板の検査方法を提供する。
【解決手段】レチクルに配置された唯一の基準マーク４の画像データを記憶し、基準マーク４を含む１箇所のチップと入力されたチップピッチに相当する範囲の周辺チップ２ｎの画像を検出し、基準データが１箇所であること判定し、基準マーク４を含む１箇所のチップを基準チップ２ｔとして、チップピッチで繰り返し配列させたチップの配列図を作成し、基準チップ２ｔと検査のスタートチップ２ｓと検査チップとの各位置を設定した配列図のチップ配列データを用いて所定の半導体基板のチップを検査する。
【選択図】図１

Description

本発明は、半導体基板の検査方法、特にチップの配列図を用いる検査方法に関するものである。

一般に、半導体集積回路においては、ウェハ製造プロセスが終了してＬＳＩチップが完成した後、電極パターンのショート、オープンやＬＳＩチップの入出力特性などを調べるためにプローブ装置によるプローブ検査と呼ばれる電気的測定が行われ、ウェハの状態でＬＳＩチップの良否が判定される。

製品ごとにサイズやピッチが様々であるＬＳＩチップは、レチクルによるフォトリソグラフィ技術を用いてウェハに繰り返しパターンや膜が形成され、ウェハの配列図が異なる。また、プローブ検査は効率よく実施するために、ウェハ円周付近の不完全なパターンのチップを省く必要があり、さらに、不良のチップに対してウェハの位置を正確にマークし不良を除くとともに、不良解析ツールで扱う不良の位置と照合できることが必要である。

したがって、半導体基板の検査ではウェハのチップの配列図と一致するチップを正確に検出しなければならない。そこで、ウェハの形状を検出し半導体チップの配列位置を検出する技術が提案されている。（例えば、特許文献１参照）。

図５は、従来のウェハの形状を検出する測定方法を説明するための平面図であって、図５（ａ）は基準データを示す説明図である。

まず、先ずウェハステージ台を移動して、ウェハ台２０の円周付近２０ａの画像データを基準データ２１としてＣＰＵに記憶する。

次に、図５（ｂ）は従来の画像データを示す説明図である。ウェハ２２がウェハ台２０の上に置かれた後、ＣＣＤカメラでウェハ台２０の円周付近２０ａが撮像され画像データ２３と認識される。

そして、基準データ２１と画像データ２３がＣＰＵにて比較演算されて、ウェハ２２の円周の曲率が求められ、ウェハ台２０の円周とウェハ２２の円周２２ａにおける少なくとも３点２０ａ，２０ｂ，２０ｃの基準データ２１と画像データ２３を比較することにより、ウェハ２２の中心と半径が求められる。

図６は、従来のチップ位置を指示するため画像表示装置２４に表示するフレームの説明図である。ウェハ２２の中心が求められた後、予めパラメータとしてＣＰＵに入力されたチップ２５のＸとＹ方向のサイズより求められたチップ２５のフレーム２６（配列図）が表示され、チップ２５とフレーム２６を合わせ、画像データ２７を基準データとして記憶装置に記憶すると同時に、ウェハ２２の円周とチップ２５の配列位置が計算できて、この配列位置に基づくチップ２５を測定することができる。
特開平４−３０５９５０号公報

しかしながら、以上に説明したウェハの円周のチップは、パターンや成膜が不完全であり、また、ウェハの反りや歪の影響により認識した画像に誤差が含まれる。さらに、ウェハを連続に検査する場合、２番目のウェハがウェハ台にセットされる位置精度のばらつきが０．５ｍｍ程度あり、従来の方法で求めたウェハの中心は、最大１ｍｍ程度の誤差が生じる。図７は、１辺のサイズが２ｍｍ以下の小さなチップの配列が従来の方法より作成されたものを示す図で、基準チップ２５ｔや検査のスタートチップ２５ｓの位置を説明したものである。

例えば、チップが小さいセンサーやＩＣなどを検査する場合、従来の方法は、検査の１番目のウェハ中心２８に対して２番目以降のウェハが１ｍｍはずれると、ウェハ中心２８からの一定の距離で求められる基準チップ２５ｔが１チップ移動し、検査のスタートチップ２５ｓも誤った検査スタートチップ２５ｅとなり、検査チップが配列図のチップと合わない不具合が発生する。

そのため、ウェハの円周に位置する不完全なチップを検査し、また、本来検査すべきチップを検査できずに再検査の必要が生じて、検査工程の稼働率が大幅に低下してしまう課題がある。

前記に鑑み、本発明は、半導体基板に繰り返し配置された１辺が例えば２ｍｍ以下の小さなチップの配列図を自動作成するとともに、小さなチップであるにも拘わらず配列データと違わない正確な検査方法を提供することを目的とする。

前記の目的を達成するために、本発明の請求項１に係る半導体基板の検査方法は、レチクルに配置された複数のチップと、前記複数のチップのうち１箇所のチップのダイシング領域に形成された唯一の基準マークと、が繰り返し転写された複数の半導体基板の検査方法において、前記複数の半導体基板のうち１番目の半導体基板の検査では、前記１番目の半導体基板の中心を検出し、前記中心からの前記基準マークまでの距離を移動し、前記基準マークを検出する工程と、前記基準マークの画像データを基準データとして記憶する工程と、前記基準マークを含む１箇所のチップと予め入力されたチップピッチに相当する範囲の周辺チップの画像を検出し、前記基準データが１箇所であること判定する工程と、前記基準マークを含む１箇所のチップを基準チップとして記憶する工程と、前記半導体基板の径に相当する範囲まで入力されたチップピッチで繰り返し配列させたチップの配列図を作成する工程と、前記基準チップと検査のスタートチップと検査チップとの各位置を設定した前記配列図のチップ配列データを記憶する工程と、前記配列図のチップ配列データを用いて前記１番目の半導体基板の全チップを検査する工程とを含み、前記複数の半導体基板のうち２番目以降の半導体基板の検査では、前記２番目以降の半導体基板の中心を検出し、前記中心からの前記基準マークまでの距離を移動し、前記基準マークを検出する工程と、前記基準マークを含む１箇所のチップと予め入力されたチップピッチに相当する範囲の周辺チップの画像を検出し、前記基準データが１箇所であること判定する工程と、前記配列図のチップ配列データを用いて前記２番目以降の半導体基板の全チップを検査する工程とを含む、ことを特徴とする。

このようにすると、半導体基板を連続して検査する場合、検査器で検出される半導体基板の中心が変動しても登録された基準チップを含む配列図のチップ配列通りに全チップを検査することができる。

上記の構成において、前記１番目および前記２番目以降の半導体基板の検査における、前記基準データが１箇所であること判定する工程は、前記基準マークを含む１箇所のチップと予め入力されたチップピッチの複数倍に相当する範囲の周辺チップの画像を検出し、前記基準データが１箇所であることを判定することが望ましい。これにより、半導体基板の中心位置が検出された精度よりも、微細なチップの検査であっても、基準チップを正しく設定することができる。

また、本発明の検査方法では、請求項１に記載された前記基準マークの画像データによる基準データは、所定のレチクルを用いて同一パターンが転写された半導体基板の単位ごとに類別して記憶媒体に保存され、前記複数の半導体基板と異なる処理ロットにおける複数の半導体基板の検査方法において、前記異なる処理ロットにおけるすべての半導体基板の検査では、前記半導体基板の中心を検出し、前記中心からの前記基準マークまでの距離を移動し、前記基準マークを検出する工程と、前記基準マークを含む１箇所のチップと予め入力されたチップピッチに相当する範囲の周辺チップの画像を検出し、前記基準データが１箇所であること判定する工程と、前記配列図のチップ配列データを用いて前記半導体基板の全チップを検査する工程とを含む、ことを特徴とする。

このようにすると、繰り返し検査される異なる処理ロットに対して、半導体基板の品名ごとに検査器の記憶媒体に保存された前記基準マークの画像データによる基準データを利用することで、請求項１における基準マークの画像を基準データとして検査器の記憶媒体に記憶する工程と、チップの配列図の作成する工程および前記基準チップと検査のスタートチップと検査対象のチップとの各位置を設定した前記配列図のチップ配列データを記憶する工程を省略でき、検査の稼働率をさらに向上することができる。

また、本発明の検査方法では、請求項１に記載された前記基準マークは、前記半導体基板の表面に絶縁膜で覆われた前記ダイシング領域に形成され、前記絶縁膜上に形成された配線層と、前記絶縁膜および前記配線層を覆う保護膜とを備え、前記保護膜は前記配線層の端部を覆うとともに前記配線層の内側と前記基準マークの外側とが開口されたことを特徴とする。

このようにすると、基準マークの内周と外周が配線層と保護膜の異なる膜で構成されて、光の反射率と透過率の差が鮮明になるため、ＴＶやＣＣＤのカメラを用いた基準マークの画像認識が安定する。

上記の構成において、前記基準マークの少なくとも一辺の長さは、前記ダイシング領域の線幅に概ね相当することが望ましい。これにより、基準マークはチップの面積に影響せずに大きな面積で配置できるので、基準マークの画像認識はさらに安定する。

また、上記の構成において、前記基準マークの近傍は、前記絶縁膜で覆われることが望ましい。これにより、基準マークの近傍には絶縁膜が存在するために、半導体基板の表面から光の乱反射の影響が低減されて、基準マークの画像を誤認識することはない。

本発明は、ステップアンドリピートで露光されるレチクルに配置される複数のチップのうち、唯一の基準マークが１箇所のチップのダイシング領域に配置され、１箇所のチップの周辺のチップには配置していない。ＴＶやＣＣＤのカメラで映し出された基準マークの画像を基準データとして記憶し、基準データと隣接している１箇所のチップの周辺チップの画像データを検出して比較することにより、半導体基板の中心が外れても、基準データが１箇所であること確認でき、レチクルの有効露光領域にある複数のチップより、基準チップは正確に検出できる。そのため、本発明の半導体基板の検査方法によれば、小さなチップが配置されている半導体基板を連続に検査する場合、検査器で検出される半導体基板の中心が変動しても、登録された基準チップを含む配列図のチップ配列通りに過不足なく全チップを検査することができる。

そして、同じパターンが転写される半導体基板の品名ごとに、最初のロットの１枚目で基準データを検査機の記憶媒体に保存することから、異なるロット間において検査作業が簡素化され、検査効率が上がるとともに基準データの見間違いがない。したがって、半導体基板や処理ロットが切り替わる場合などでも、基準チップを誤認識することなく、安定した自動検査を実現することができる。

さらに、半導体基板の円周部のチップの位置を正確に認識して、不完全なパターンや成膜で形成された円周部のチップを検査の対象から除くことによって、検査工程の稼働率や検査の信頼性を向上することができる。

（第１の実施形態）
本発明の第１の実施形態について、図１および図２を参照しながら説明する。図１は、本実施形態の半導体基板の検査方法のフローチャートを示す図であり、図２は、本実施形態のウェハ上の配列図の一例を説明する図である。

まず、半導体基板に形成されたＬＳＩチップの品名情報として、ウェハ径とオリフラ位置、チップサイズやチップピッチなどを入力する。さらに、縮小露光機で使用されたショット配置図より求められるウェハ中心から基準マーク４までの距離や方向も入力する（ステップ１００）。

次に、１番目のウェハ（半導体基板）１がウェハ台に移載され（ステップ１０１）、容量計の下でウェハ台を移動させウェハ１の半径と中心を求める。容量計の代わりにＴＶカメラによるウェハ１の円周部の３箇所の画像データを比較することからウェハ１の半径や中心が求めても構わない（ステップ１０２）。

その後、チップの境界に相当するダイシングライン（領域）３の位置を検出した後、複数のチップ２のＸ、Ｙやθの３方向アライメントを実施し（ステップ１０３）、ウェハ１が１番目のウェハであるか確認する（ステップ１０４）。

１番目のウェハならば、予めステップ１００で入力されたウェハ中心５から基準マーク４までの距離を移動させて、ＴＶやＣＣＤなどのカメラを用いた画像認識機能で基準マーク４を検出する（ステップ１０５）。

さらに、検出の精度を高めるため、カメラの画像視野は０．４〜１ｍｍの範囲が収まる倍率を用いて、基準マーク４の全体の画像を基準データとして検査器の記憶媒体に保存する（ステップ１０６）。

ステップ１０４にて１番目以外のウェハならば、検査器に保存されている上記基準データの基準マーク４を用いるので、以降のステップに進む。

基準マーク４の全体の画像を基準データとして記憶させたときのカメラの画像視野で、基準マーク４を含む１箇所のチップとチップピッチに相当する周辺の範囲の画像を検出し、基準データが１箇所しかないことを判定する（ステップ１０７）。

ステップ１０７では、例えば、チップのＸ，Ｙのサイズが１ｍｍで、Ｘ，Ｙのチップピッチも１ｍｍならば、基準マーク４を含む１箇所のチップから周辺１ｍｍである３×３ｍｍ²の範囲で画像を検出して、基準データと類似した画像がないか判定し、類似した画像がなければ、基準マーク４を含む１箇所のチップを基準チップ２ｔとして検査器の記憶媒体に保存する（ステップ１０８）。

なお、ステップ１０７にて基準データが１箇所でないと判定された場合、ステップ１０５に戻り、１番目のウェハの場合ステップ１０５，１０６，１０７と進み、１番目のウェハでない場合ステップ１０５，１０７と進み、基準データが１箇所しかないことを判定するまで処理を繰り返す。

そして、基準チップ２ｔが決まれば、ステップ１０９でウェハ１が１番目のウェハの場合、ウェハ径に相当する範囲まで、入力されたチップピッチでチップを繰り返し配置し、配列図が自動作成される（ステップ１１０）。

さらに、ステップ１１０で作成された配列図に、検査をしない検査除外チップ２ｘを除き、チップ基準チップ２ｔ、検査のスタートチップ２ｓ、検査チップ２の位置を設定した配列図を検査器の記憶媒体に保存する（ステップ１１１）。

そして、プローブのアライメントを実施し、検査対象となっているパッドを登録し（ステップ１１２）、スタートチップに移動させて（ステップ１１３）、検査を実施し（ステップ１１４）、最終ウェハの場合（ステップ１１５）、処理を終了する。

次に、ステップ１１５で最終ウェハでない場合、連続しておこなう２番目以降の半導体基板の検査は、前述した１番目のウェハの検査に比べて、ステップ１０４で１番目のウェハでない場合における基準マーク４の画像を基準データとして検査器の記憶媒体に記憶するステップ１０６の処理と、ステップ１０９で１番目のウェハでない場合におけるチップの配列図の自動作成のステップ１１０、基準チップ２ｔや検査のチップ２などの位置を設定した配列図のチップ配列データを記憶するステップ１１１、プローブのアライメントを実施し検査対象となっているパッドを登録するステップ１１２の各処理が省かれる。

２番目以降の半導体基板の検査は、以下のようなフローで実施される。ウェハをアライメントするステップ１０３を処理した後に、ウェハが１番目のウェハでないことを確認するステップ１０４を経て、ウェハ中心５から基準マーク４までの距離を移動させて基準マーク４を検出するステップ１０５を経て、基準データと類似した画像がないか判定して類似した画像がなければ、基準マーク４を含む１箇所のチップを基準チップ２ｔとして検査器の記憶媒体に保存する（ステップ１０８）。

その後、ウェハが１番目のウェハでないことを確認するステップ１０９を経て、既に記憶されているチップの配列図に基づいて、スタートチップから検査を実行することができる（ステップ１１３，１１４）。その他の処理は、１番目のウェハのステップと同じ処理がなされる。

次に、第１の実施形態の基準マークの検出と基準チップの設定について図２を参照して説明する。

図２はレチクル１ショットに相当する有効露光領域（以下、レチクル露光領域と呼ぶ）６を拡大させて表示しているが、本来は有効露光領域のチップ群がステップアンドリピートされ多数転写される。ウェハ１は、複数のチップ２の内部に各々同じ回路パターンが配置されているレチクル露光領域６による縮小露光技術を用いてパターンが転写されている。

基準マーク４の検出は、本実施形態の半導体基板の検査方法のフローチャートを示す図1のステップ１０５で実施される。ウェハの中心５と基準マーク４の間隔は、予め求められるので、ウェハをチップピッチ（例えば：Ｘ方向−３、Ｙ方向−２）に相当する距離を移動させる。ウェハ中心５の位置は最大２ｍｍ程度の誤差が生じる可能性があるので、基準マーク４を含むチップと周辺の８チップ２ｎの範囲とで検索して基準マーク４を検出する。そして、基準マーク４の画像を基準データとして、検査器に記憶する（図１のステップ１０６）。

レチクル露光領域６には複数のチップ２と唯一の基準マーク４が１箇所のチップのダイシングライン３に配置されおり、本実施形態は、基準マーク４がダイシングライン３の幅と概ね同じ大きさの幅で配置され、検査機に設置された画像認識の信号が十分大きくとれるようにしている。一般に、ダイシングライン３には縮小露光装置のアライメントマークが配置されるが、アライメントマークは上記基準マーク４に比べて小さく、ＴＶやＣＣＤなどのカメラを用いた画像認識の信号強度が小さいため、唯一の基準マーク４が誤認されることはない。

次に、基準チップの選定は、基準マーク４を含む１箇所のチップ２ｔとチップピッチに相当する周辺の範囲なるチップ２ｎの画像を検出し、基準データと類似した画像がないことを判定する。類似した画像がなければ、基準マーク４を含む１箇所のチップを基準チップ２ｔとして検査器に記憶する。

基準チップ２ｔの位置を原点として、入力されたチップピッチでチップ２を繰り返し配置した配列図を自動作成する。配列図が基準チップ２ｔの位置と関連付けられているため、本実施形態はこの配列図を用いて対象としたチップ２を正確に検査することができるものである。

以上のように、本発明の第１の実施形態とよれば、小さなチップに対して２番目以降のウェハの中心位置が最大２ｍｍ程度外れても、１番目のウェハと同様に基準チップ２ｔはそのダイシングライン３に唯一の基準マーク４が配置されているので、１番目のウェハにより検査器に記憶した基準マーク４の画像である基準データを用いてその有無を自動に判定すれば、検査器の基準チップを誤認することなく正確に検出できる。

（第１の実施形態の第１の変形例）
次に、第１の実施形態の第１の変形例について、本発明のウェハ上の配列図の一例を説明する図２を用いて、本変形例と第１の実施形態との相違について説明する。

第１の実施形態では基準チップ２ｔと隣接しているＸ方向とＹ方向に配置されている８チップの周辺チップ２ｎである９チップの範囲で基準マーク４を検出している。

これに対して、本変形例は、例えば、ウェハの中心位置を検出する精度を２ｍｍとすれば、検査のチップサイズ≦２／３（ｍｍ）となる微細なチップの検査において、基準マーク４を検出する範囲が狭くなるため、２倍のチップピッチである２４チップの周辺チップ２ｍの範囲で基準マーク４を検出し、基準マーク４の画像を基準データとして、検査器に記憶するものである。

このように、基準チップ２ｔとチップピッチの複数倍に相当する範囲の周辺チップ２ｍの画像を検出し、基準データと類似した画像がないことを判定するため、本変形例は、基準チップ２ｔを誤認識することなく微細なチップの検査を実現することができる。

（第１の実施形態の第２の変形例）
以下、本発明の第１の実施形態の第２の変形例について、図３を参照しながら説明する。

図３は、同じレチクルを用いてチップが形成されている半導体基板の品名であって、本発明の第１の実施形態の半導体基板の処理ロットと異なる２番目以降の処理ロットの検査方法のフローチャートを示す図である。ここで、図１と同じ構成要素は同じ番号を付与して詳しい説明は省く。

図１に示す例との相違は、図３のフローチャートに示されているように２番目以降の処理ロットの１番目のウェハが、１番目の処理ロットで同じ品名ごとに記憶されている半導体基板の情報である基準マーク４の画像である基準データを用いてその有無を自動に判定することで、基準チップを検出している点である（ステップ３００）。そのため、ロット毎に１番目のウェハで同じ基準マーク４の画像を基準データとして検査器の記憶媒体に記憶するステップ１０６の処理を省略でき、検査の稼働率を向上できる。

なお、検査前に配線などの製造工程を処理したテスト用ウェハを製作して、予め基準マーク４の画像を基準データとして、検査器に記憶すれば、最初の処理ロットの１番目のウェハの検査でも、図３の第２の変形例を適用できることは言うまでもない。

また、同じ製造工程で形成された半導体基板の基準マークは、ＴＶカメラ等で検出した画像が一定である。そこで、同じ製造工程で形成される半導体基板を製造方法ごとに類別し、前記基準マークの画像データである基準データを記憶することで、同じ製造方法を用いた半導体基板の２番目以降の処理ロットは、第二のステップから検査が実施されるようになる。その結果、品名ごとに類別した基準データを利用するのと同様の効果が得られるとともに、検査の標準化と作業の合理化を実現でき、検査の稼動がより安定する。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体基板の検査方法で用いられる基準マークの構成について、図４を参照しながら説明する。

図４（ａ）は、本実施形態の半導体基板に配置している基準マークの構成を示す平面図、図４（ｂ）は、図４（ａ）の平面図におけるＡ−Ａ'断面図を示している。

すなわち、半導体基板１のダイシングライン３上に形成された熱酸化膜やＣＶＤ装置で堆積されたＢＰＳＧ（Ｂｏｒｏｎ―ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）膜から構成されるフィールド酸化膜（第１の絶縁膜）７の表面に、チップ２内部に配置される回路パターンの第一の配線電極層と同時に形成される第一配線層８を形成する。

さらに、テトラエトキシシラン（Ｓｉ（ＯＣ₂Ｈ₅）₄）ガスを用いたＣＶＤ装置で回路パターンの第一の配線電極層間およびダイシングライン３に層間絶縁膜（第２の絶縁膜）９を堆積し、回路パターンの層間絶縁膜９を選択的に開口した窓を介し、回路パターンの第一の配線電極層と電気的に接続される第二の配線電極層を形成する工程を兼用して第一配線層８の上に第二配線層１０を形成する。

次いで、チップ２を保護する窒化膜などからなる保護膜１１を堆積し、チップ内部のパッドの上の保護膜１１を開口すると同時に、第二配線層１０の端部が保護膜１１で覆われて、それ以外の第二配線層１０の内側やダイシングライン３の基準マーク４の外側の層間絶縁膜９上に堆積された保護膜１１は除去されている。

第２の実施形態によると、基準マーク４における保護膜１１が第二配線層１０の端部を覆うとともに内側で開口されており、光がアルミニウムなどの配線層で大きく反射されるのに対して窒化膜などの保護膜で透過するため、ＴＶや撮像管のカメラによる基準マーク４の画像はコントラストが鮮明になり、基準マーク４の認識が安定する。

そして、第２の実施形態の図４（ａ）では、基準マーク４の一辺が約６０μｍから１２０μｍの大きさとなるダイシングライン３の幅に概ね相当しており、基準マーク４はチップの面積の制約を受けずに大きな面積で配置できるため、ＴＶカメラなどによる基準マーク４の画像の認識が非常に安定する。

特に、小さなチップをＴＶカメラなどで画像を認識しようとすると、チップの面積に対して内部回路のパッド面積が占める比率が大きく、パッドからの光の反射が多くなり基準マーク４の画像の認識が不安定になるが、このように基準マーク４が大きく配置しているので、その画像の誤認識することはない。

さらに、第２の実施形態によれば、基準マーク４の近傍はフィールド酸化膜７または層間絶縁膜９等の絶縁膜で覆われているために、基準マーク４の周辺から光の乱反射の影響が少なくなり、基準マーク４の画像のコントラストを十分に確保できる。

以上のように構成されている基準マークを適用した本発明の検査方法は、半導体基板に繰り返し配置された小さなチップの位置を正しく認識し、自動に作成したチップの配列図と違わない正確な検査を実現できる。

なお、本発明はプローブによる半導体基板の検査方法の実施例を説明したが、プローブ検査後の不良チップをマークする装置にも適用でき、同じ効果が得られる。

また、本発明の基準マークは、２層配線技術を適用した製造方法の一例を示したが、第一配線層だけで構成し、あるいは、第二配線層と同じパターンをさらに最上層の配線層で積層すれば、単層配線や多層配線の製造技術を用いても本発明と同じ効果が得られる。

さらに、本発明は１辺が２ｍｍ以下の小さなチップの検査について説明したが、２ｍｍ以下に限るものではなく、２ｍｍを超える大きさのチップの検査にも適用できることは言うまでもない。

以上説明したように、本発明は、半導体基板に繰り返し配置された１辺が２ｍｍ以下の小さなチップの検査などに非常に有用である。

本発明の第１の実施形態に係る半導体基板の検査方法のフローチャート本発明の第１の実施形態に係るウェハ上の配列図本発明の第１の実施形態の一変形例に係る半導体基板の検査方法のフローチャート本発明の第２の実施形態に係る基準マークの構成を説明するための図であり（ａ）は平面図、（ｂ）は断面図従来のウェハの形状を検出する測定方法を説明するための平面図であり（ａ）は基準データの測定方法、（ｂ）は画像データの測定方法を示す図従来のチップ位置を指示するため画像表示装置に表示するフレームの説明図従来の半導体基板の検査方法に係るウェハ上の配列図

符号の説明

１ウェハ
２チップ
２ｔ基準チップ
２ｎ，２ｍ周辺チップ
２ｓスタートチップ
２ｘ検査除外チップ
３ダイシングライン
４基準マーク
５ウェハ中心
６レチクル露光領域（有効露光領域）
７フィールド酸化膜（第１の絶縁膜）
８第一配線層
９層間絶縁膜（第２の絶縁膜）
１０第二配線層
１１保護膜

Claims

レチクルに配置された複数のチップと、前記複数のチップのうち１箇所のチップのダイシング領域に形成された唯一の基準マークと、が繰り返し転写された複数の半導体基板の検査方法において、
前記複数の半導体基板のうち１番目の半導体基板の検査では、前記１番目の半導体基板の中心を検出し、前記中心からの前記基準マークまでの距離を移動し、前記基準マークを検出する工程と、前記基準マークの画像データを基準データとして記憶する工程と、前記基準マークを含む１箇所のチップと予め入力されたチップピッチに相当する範囲の周辺チップの画像を検出し、前記基準データが１箇所であること判定する工程と、前記基準マークを含む１箇所のチップを基準チップとして記憶する工程と、前記半導体基板の径に相当する範囲まで入力されたチップピッチで繰り返し配列させたチップの配列図を作成する工程と、前記基準チップと検査のスタートチップと検査チップとの各位置を設定した前記配列図のチップ配列データを記憶する工程と、前記配列図のチップ配列データを用いて前記１番目の半導体基板の全チップを検査する工程とを含み、
前記複数の半導体基板のうち２番目以降の半導体基板の検査では、前記２番目以降の半導体基板の中心を検出し、前記中心からの前記基準マークまでの距離を移動し、前記基準マークを検出する工程と、前記基準マークを含む１箇所のチップと予め入力されたチップピッチに相当する範囲の周辺チップの画像を検出し、前記基準データが１箇所であること判定する工程と、前記配列図のチップ配列データを用いて前記２番目以降の半導体基板の全チップを検査する工程とを含む、ことを特徴とする半導体基板の検査方法。
前記１番目および前記２番目以降の半導体基板の検査における、前記基準データが１箇所であること判定する工程は、前記基準マークを含む１箇所のチップと予め入力されたチップピッチの複数倍に相当する範囲の周辺チップの画像を検出し、前記基準データが１箇所であること判定することを特徴とする請求項１に記載の半導体基板の検査方法。
請求項１に記載された前記基準マークの画像データによる基準データは、所定のレチクルを用いて同一パターンが転写された半導体基板の単位ごとに類別して記憶媒体に保存され、前記複数の半導体基板と異なる処理ロットにおける複数の半導体基板の検査方法において、
前記異なる処理ロットにおけるすべての半導体基板の検査では、前記半導体基板の中心を検出し、前記中心からの前記基準マークまでの距離を移動し、前記基準マークを検出する工程と、前記基準マークを含む１箇所のチップと予め入力されたチップピッチに相当する範囲の周辺チップの画像を検出し、前記基準データが１箇所であること判定する工程と、前記配列図のチップ配列データを用いて前記半導体基板の全チップを検査する工程とを含む、ことを特徴とする半導体基板の検査方法。
請求項１に記載された前記基準マークは、前記半導体基板の表面に絶縁膜で覆われた前記ダイシング領域に形成され、前記絶縁膜上に形成された配線層と、前記絶縁膜および前記配線層を覆う保護膜とを備え、前記保護膜は前記配線層の端部を覆うとともに前記配線層の内側と前記基準マークの外側とが開口されたことを特徴とする半導体基板の検査方法。
前記基準マークの少なくとも一辺の長さは、前記ダイシング領域の線幅に概ね相当することを特徴とする請求項４に記載された半導体基板の検査方法。
前記基準マークの近傍は、前記絶縁膜で覆われることを特徴とする請求項４に記載された半導体基板の検査方法。