JP2005150224A - プローブ情報を用いた半導体検査装置及び検査方法 - Google Patents

プローブ情報を用いた半導体検査装置及び検査方法 Download PDF

Info

Publication number
JP2005150224A
JP2005150224A JP2003382518A JP2003382518A JP2005150224A JP 2005150224 A JP2005150224 A JP 2005150224A JP 2003382518 A JP2003382518 A JP 2003382518A JP 2003382518 A JP2003382518 A JP 2003382518A JP 2005150224 A JP2005150224 A JP 2005150224A
Authority
JP
Japan
Prior art keywords
probe
needle
information
electrode pad
probe needle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003382518A
Other languages
English (en)
Inventor
Tomohide Sasaki
智英 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003382518A priority Critical patent/JP2005150224A/ja
Priority to US10/985,991 priority patent/US20050099196A1/en
Publication of JP2005150224A publication Critical patent/JP2005150224A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】 プローバ装置における品種登録作業の削減及びプローバ装置稼動率向上を可能にした半導体検査装置及び検査方法を提供する。
【解決手段】 プローブ情報を用いた半導体検査装置であって、カードチェッカー３などで測定したプローブカード１のプローブ針情報をプローバ装置８に認識させ、プローバ装置８ではＬＳＩチップの基準位置とプローブ針情報の基準位置を合わせることにより、自動的に電極パッドに対する全プローブ針の位置及び高さを認識する。
【選択図】 図２

Description

本発明は、プローブ情報を用いた半導体検査装置及び検査方法に関する。具体的には、半導体検査工程(ウェハテスト)のウェハハンドリング装置(プローバ装置)に関し、特にウェハへのプロービング技術とプローバ装置での品種登録作業及びプローブカード管理に関する。
半導体デバイスの製造工程において、ウェハ製造プロセスでＬＳＩチップを形成した後テスト(ウェハテストという)を行う。ウェハテストでは、電極パターンのオープン／ショートや入出力特性などの電気的測定を行い、ウェハ状態でＬＳＩチップの良否を判定する。その手法は、ＬＳＩチップの電極パッドにプローブ針を接触させることで、プローブ針はプローブカードとコンタクトリングを介してテスタに接続されているため、電極パッドはプローブ針を通じてテスタで電気的測定が行われる（例えば、特許文献１参照）。
近年、ＬＳＩチップの薄膜化・シュリンク化によりウェハテストではＬＳＩチップへの過剰なダメージやＬＳＩチップへの接触位置ずれが懸念される。これら懸念点を打破するには、プローブカードの素性を正確に把握することであり、そのようなプローバ装置が求められている。
また、ウェハテストを行う際、プローバ装置ではＬＳＩチップとプローブカードの登録を行う(品種登録)。品種登録は新しい品種を測定する度に行う必要があり、また、登録する内容により登録時間が左右され、登録中プローバ装置は無稼動状態となり稼動率を低下させる。よって、品種登録の作業時間を低減させる必要がありこのようなプローバ装置が求められている。
ウェハテストは、図６のウェハ保持台１０７上にあるウェハ１０６のＬＳＩチップ内に形成される電極パッドとプローブカード１０３に備えられたプローブ針１０４を接触させ、コンタクトリング１０２を通してテストヘッド１０１でＬＳＩチップの電気的測定を行う。
次に、電気的測定を行う前準備として、プローバ装置で行う品種登録の流れについて図５のフローチャートを参照して説明する。
（１）品種情報の登録(図５のステップ１)
測定するＬＳＩチップの情報とプローブカードの情報をプローバ装置に入力する。
（２）ウェハの搬送(図示せず)
ウェハケース内にあるウェハ１０６(図６参照)をウェハ保持台１０７に搬送する。
（３）搬送したウェハの厚さ測定と位置合わせ(図５のステップ２)
図６のウェハ保持台１０７上にあるウェハ１０６をＣＣＤカメラなどの光学系ユニット８あるいは静電容量センサー(図示せず)を用いてウェハ１０６の厚さ測定と位置合わせを行う。ウェハ１０６の厚さ測定は、ウェハ１０６とウェハ保持台１０７の高さ差を画像処理あるいは静電容量センサーで検出する。
位置合わせは、まず、プローバ装置でウェハ１０６上のＬＳＩチップ内の特定点あるいは基準マークなど特徴あるパターンを用いてθ合わせを行う(図５のステップ３)。次に、ウェハ中心とＬＳＩチップの基準位置を画像処理で測定し(図５のステップ４)、測定位置を算出して(図５のステップ５)、ＸＹ方向に対しても位置合わせが行われる(図５のステップ５)。
（４）ＬＳＩチップとプローブ針の位置合わせ(図５のステップ６，７)
ＬＳＩチップ内の電極パッドとプローブ針の位置合わせは、電極パッドを先に登録し電極パッドの配列に合うようにプローブ針の位置を合わせる方法と、逆にプローブ針を先に登録しプローブ針の配列に合うように電極パッドの位置を合わせる方法がある。これらの登録方法は登録する順序が異なるだけで処理自体は同じである。ここでは先に電極パッドを登録した方法について説明する。
図７のようにＬＳＩチップ１１０の電極パッド１１１に対比した図８のプローブ針１１２の針先端１１４が接触するよう位置合わせを行う。まず、登録する任意の電極パッド１１１にプローバ装置の登録ウィンドウ１１３を合わせて登録する電極パッド１１１の位置を指定する(図５のステップ８)。
このとき、登録する電極パッド１１１の数は電極パッド１１１とプローブ針１１２の針先端１１４の位置合わせるため３ヶ所以上必要である。電極パッド１１１の位置指定後、電極パッド１１１とプローブ針１１２の位置合わせを行う。
図８のように、電極パッドの配列位置と対比するプローブ針１１２の針先端１１４に登録ウィンドウ１１５を合わせて位置を指定する(図５のステップ８)。これにより、登録した電極パッド１１１とプローブ針１１２の針先端１１４の位置を計算し(図５のステップ８)、位置を決定する（図５のステップ９)。
次に、登録したプローブ針１１２の針先端１１４の高さを画像処理で検出する。位置合わせを行った同じプローブ針１１２の針先端１１４を画像処理で高さ検出する(図５のステップ１０〜１３)。検出された針先端１１４の高さは平均化され、平均高さが電極パッド１１とプローブ針１１２の針先端１１４が接触しはじめる位置となる。また、電極パッド１１１への針先端１１４の接触開始位置は登録ウィンドウ１１３の中心になる。
(５)電極パッドへの針跡確認(図示せず)
図７のＬＳＩチップ１１０の電極パッド１１１と図８のプローブ針１１２における針先端１１４の位置確認を行う。電極パッド１１１にプローブ針１１２を接触させて針跡が電極パッドの適正な位置にあるかどうかを目視確認する。修正が必要な場合は接触位置を補正する。
(６)測定開始(図５のステップ１４)
図７のＬＳＩチップ１１０の電極パッド１１１に図８のプローブ針１１２の針先端１１４を接触させＬＳＩチップの電気的測定を行う。
(７)２枚目以降の測定(図示せず)
１枚目のウェハで図２のウェハ１０６内に形成されたＬＳＩチップの電極パッドとプローブカード１０３に備えられたプローブ針１０４の位置合わせ登録作業が終了しているため、２枚目以降のウェハ測定では前回登録した電極パッドとプローブ針１０４の位置合わせ、プローブ針の高さ検出を自動で行い測定を開始する。
特開昭６１‐１７１１４５号公報
上記従来技術では、電極パッドの登録あるいはプローブ針の登録を作業者が手動で行うため品種登録に時間を要した。品種登録の作業時間は登録する電極パッドあるいはプローブ針の数に左右される。
近年、ＬＳＩチップの高速化による電極パッドおよび同時測定個数の増加により、電極パッドとプローブ針を正確に接触させるためには、多数の電極パッドあるいはプローブ針を登録しなければならない。また、電極パッドあるいはプローブ針の登録は登録ウィンドウを手動で合わせるため、品種毎に登録ウィンドウの位置が異なり面倒である。
従来技術では、図９に示すように、任意の４点の電極パッド１１１を登録した場合、この４点の配列１１６に対応するプローブ針と位置合わせを行う。しかし、登録したプローブ針以外のプローブ針の位置は考慮されないため、全体の位置確認は電極パッドに対する針跡で行う。このため、針跡確認は必ず行わなければならず、また、電極パッドに余分な針跡を残す。
従来技術では、登録したプローブ針しか高さ検出を行わないので、プローバ装置は登録していないプローブ針の高さを把握できない。例えば、登録したプローブ針１１２が図１０に示すように、プローブカード１０３から一番離れた高さ１２２であれば、プローバ装置はプローブ針高さの平均値１１８を全プローブ針高さと認識する。このため、プローブ針１１２を電極パッドに接触させても接触のバラツキが発生する。
従来技術では、プローバ装置でプローブ針全体の高さ管理をすることはできない。従来技術で管理できるのは登録した電極パッドに対応したプローブ針のみである。
従来技術では、プローバ装置は電極パッドに対比するプローブ針の位置を自動で把握できないため、電極パッドおよびプローブ針の登録位置の指定は作業者が設計図面を参照して行う。このため、作業ミスにより電極パッドとプローブ針の対比の誤り及び接触位置のずれが生じる。
そこで、本発明は、上記従来技術の問題点に鑑みて成されたものであり、その目的は、プローバ装置における品種登録作業の削減及びプローバ装置稼動率向上を可能にした半導体検査装置及び検査方法を提供することにある。
上記目的を達成するために、本発明の半導体検査装置では、カードチェッカーなどで測定したプローブカードのプローブ針情報をプローバ装置に認識させ、プローバ装置ではＬＳＩチップの基準位置とプローブ針情報の基準位置を合わせることにより、自動的に電極パッドに対する全プローブ針の位置及び高さを認識する。
ここで、前記プローブ針情報は、例えば、前記基準位置からのＸ，Ｙ，Ｚ座標、針先端径、針圧及び電極パッドの設計座標である。
また、前記全プローブ針の位置及び高さを認識することにより、全プローブ針の素性を把握する。
好ましくは、前記プローバ装置は、前記プローブカードから一番長いプローブ針と一番短いプローブ針の座標を把握している。
また、本発明の半導体検査方法では、プローブ情報をプローバ装置に入力して認識させ、ウェハを所定位置に搬送し、ＬＳＩチップの電極パッドとプローブ針の位置を補正し、プローブ針の高さを補正し、位置合わせと高さ合わせ終了後、接触位置の補正を行い、電極パッドにプロープ針の針先端を接触させることによりＬＳＩチップの電気的測定を行う。
前記プローバ装置への入力は、プローブカードのプローブ針の情報をカードチェッカーなどで取得し、プローブ針の情報を前記プローバ装置に読み込ませることにより行うことが好ましい。
ここで、例えば、前記プローブ針の情報は、基準位置からの針座標と針先端径、針圧及び電極パッドの設計座標である。
前記プローブ情報のプローバ装置への入力は、ネットワークを介して行っても良いし、記録媒体を介して行っても良い。
また、好ましくは、前記電極パッドとプローブ針の位置補正は、前記プローバ装置が前記プローブ情報より全電極パッドの座標と全プローブ針の座標を把握し、任意の電極パッドとその電極パッドに対比するプローブ針を画像処理することによりプローブ情報と実際の取り付け位置との補正を行うことにより実施される。
好ましくは、前記プローブ針の高さ補正は、任意のプローブ針の高さを画像処理して前記プローブ情報の補正を行うことにより実施される。
好ましくは、前記接触位置の補正は、前記電極パッド上に接触するプローブ針位置を表示させて位置補正を行うことにより実施される。
本発明によれば、第一に、プローバ装置における品種登録作業の削減およびプローバ装置稼動率向上を実現できる。第二に、プローバ装置で行う電極パッドおよびプローブ針の登録作業時間を低減できる。第三に、プローバ装置でのプローブ針管理が可能になる。第四に、全プローブ針状態を把握したプロービングが可能になる。第五に、電極パッドに余分な針跡がつくことがない。第六に、電極パッドにコンタクトするプローブ針を即座に判断することができる。
本発明では、図５の従来技術のプローバ装置で行うプローブカードとウェハの位置合わせ、プローブカードの高さ検出、電極パッドへの針跡確認作業を、プローブカードのプローブ情報をプローバ装置に認識させることで削除する。
具体的には、カードチェッカーなどで測定したプローブカードのプローブ針情報(ある基準位置からのＸ，Ｙ，Ｚ座標および針先端径、針圧および電極パッドの設計座標)をプローバ装置に認識させる。これにより、プローバ装置ではＬＳＩチップのある基準位置とプローブ針情報のある基準位置を合わせることで、自動的に電極パッドに対する全プローブ針の位置・高さを認識することができる。
よって、電極パッドおよびプローブ針の登録作業を省くことができ、全プローブ針の素性を完全に把握したプロービングが可能となる。また、品種登録の作業時間を大幅に削減できるためプローバ装置の稼動率が向上する。さらに、プローバ装置で全プローブ針の高さを把握することができるため、従来プローブカードチェッカーなどで行っていたプローブカード管理をプローバ装置で行うことができる。
次に、図１のフローチャートを参照して、本発明のプローバ装置での品種登録の流れについて詳細に説明する。
（１）プローブ情報をプローバ装置に入力(図１のステップ１)
プローバ装置にプローブ情報を認識させる。例えば、図２に示すように、プローブカード１のプローブ針２の情報をカードチェッカー３などで取得し、プローブ針２の情報をプローバ装置８に読み込ませる。
プローブ針２の情報はある基準位置(例えばチップ中心)からの針座標(Ｘ、Ｙ、Ｚ座標)と針先端径、針圧及び電極パッドの設計座標を持つ。プローブ情報をプローバ装置８へ読み込ませる方法は、ネットワーク７あるいはＦＤ(フレキシブルディスク)４、ＣＤ−ＲＯＭ５およびＭＯなどの記録媒体を用いる。
（２）ウェハを搬送(図示せず)
上記従来技術のステップと同様である。つまり、ウェハケース内にあるウェハをウェハ保持台に搬送する。
（３）電極パッドとプローブ針の位置補正(図１のステップ３)
ウェハの位置合わせは従来技術と同様である(図１のステップ２)。従って、その詳細な説明は省略する。
電極パッドとプローブ針の位置合わせについて説明する。図３に示すように、プローバ装置８はプローブ情報より全電極パッドの座標と全プローブ針の座標を把握している。このため、ある任意の電極パッドとその電極パッドに対比するプローブ針を画像処理しプローブ情報と実際の取り付け位置との補正を行う。ここで、図３において、９はプローバ駆動原点であり、１０はＬＳＩチップの中心であり、１２はプローブ針の中心である。
従来技術では手動で電極パッドあるいはプローブ針の位置を指定していたが、本発明ではプローブ情報によりおおよその位置を把握しているため自動で画像入力を行うことができる(図１のステップ４)。画像入力後、従来技術と同様にして位置計算を行い位置を決定する(図１のステップ５、６)。
（４）プローブ針の高さ補正(図１のステップ７)
任意のプローブ針の高さを画像処理しプローブ情報の補正を行う。画像入力については、(３)と同様に、従来技術の画像入力、高さ計算、高さ決定の順序で処理する(図１のステップ８〜１０)。
（５）接触位置の補正(図示せず)
位置合わせと高さ合わせ終了後、接触位置の補正を行う。図４のように電極パッド１４上に接触するプローブ針位置を表示させて位置補正を行う。ここで、図４において、１５はプローブ針情報である。
（６）測定開始(図１のステップ１１)
従来技術と同様に実施される。つまり、ＬＳＩチップの電極パッドにプローブ針の針先端を接触させＬＳＩチップの電気的測定を行う。
従来技術では、登録した電極パッドに対比したプローブ針の位置と高さしかプローバ装置で管理することができなかったが、本発明ではプローバ装置でプローブカードの全プローブ針を管理することができる。
例えば、プローブ針の高さ管理を行う場合、プローブカードから一番長いプローブ針と一番短いプローブ針の座標をプローバ装置は把握しているため、上記のプローブ針のみ定期的に高さ検出を行い高さバラツキを管理することができる。
従来技術では、登録した電極パッドおよびプローブ針しか位置合わせ・高さ検出が行えない。このため、登録数によりプロービング精度が左右されるが、本発明ではプローバ装置でプローブ針の全情報を取り組むため全てのプローブ針を考慮した位置合わせと高さ検出ができる。これにより、プローブカードの素性を把握したプロービングが実現できる。
従来技術では、電極パッドの登録およびプローブ針の登録を作業者が手動で行っていたが、本発明ではプローブ情報をプローバ装置が把握しているため登録を必要としない。
従来技術では、プローバ装置で品種登録を行っていたが、本発明ではプローブ情報をプローバ装置に入力することで品種登録を必要としない。
従来技術では、登録した電極パッドにプローブ針が正確にコンタクトするかどうか確認するため、電極パッドに針跡をつける必要があった。しかし、本発明ではコンタクトするプローブ針位置を電極パッド上に表示させるため針跡の確認を行う必要はない。
本発明によるプローバ装置での品種登録の流れを示すフローチャートである。 プローブ針情報をプローバ装置へ認識させる手段を示す図である。 本発明によるＬＳＩチップとプローブカードの位置合わせ手段を示す図である。 本発明による電極パッドへのプローブ針情報の表示を示す図である。 従来技術によるプローバ装置での品種登録の流れを示すフローチャートである。 従来技術のプローバ装置の断面図である。 従来技術のプローバ装置での電極パッドの登録方法を示す図である。 従来技術のプローバ装置でのプローブ針の位置合わせと高さ検出方法を示す図である。 図７で任意の電極パッドを登録する図であり、従来技術の問題点を説明する図である。 図８で任意のプローブ針の位置合わせと高さ検出を行う図であり、従来技術の問題点を説明する図である。
符号の説明
１ プローブカード
２ プローブ針
３ カードチェッカー
４ フレキシブルディスク
５ ＣＤ−ＲＯＭ
６ コンピュータホスト
７ ネットワーク
８ プローバ装置
９ プローバ駆動原点
１０ ＬＳＩチップの中心
１１ ＬＳＩチップ
１２ プローブ針の中心

Claims (12)

  1. プローブ情報を用いた半導体検査装置において、
    カードチェッカーなどで測定したプローブカードのプローブ針情報をプローバ装置に認識させ、
    プローバ装置ではＬＳＩチップの基準位置とプローブ針情報の基準位置を合わせることにより、自動的に電極パッドに対する全プローブ針の位置及び高さを認識することを特徴とする半導体検査装置。
  2. 前記プローブ針情報は、前記基準位置からのＸ，Ｙ，Ｚ座標、針先端径、針圧及び電極パッドの設計座標であることを特徴とする請求項１に記載の半導体検査装置。
  3. 前記全プローブ針の位置及び高さを認識することにより、全プローブ針の素性を把握することを特徴とする請求項１に記載の半導体検査装置。
  4. 前記プローバ装置は、前記プローブカードから一番長いプローブ針と一番短いプローブ針の座標を把握していることを特徴とする請求項１に記載の半導体検査装置。
  5. プローブ情報を用いた半導体検査方法において、
    プローブ情報をプローバ装置に入力して認識させ、
    ウェハを所定位置に搬送し、
    ＬＳＩチップの電極パッドとプローブ針の位置を補正し、
    プローブ針の高さを補正し、
    位置合わせと高さ合わせ終了後、接触位置の補正を行い、
    電極パッドにプロープ針の針先端を接触させることによりＬＳＩチップの電気的測定を行うことを特徴とする半導体検査方法。
  6. 前記プローバ装置への入力は、プローブカードのプローブ針の情報をカードチェッカーなどで取得し、プローブ針の情報を前記プローバ装置に読み込ませることにより行うことを特徴とする請求項５に記載の半導体検査方法。
  7. 前記プローブ針の情報は、基準位置からの針座標と針先端径、針圧及び電極パッドの設計座標であることを特徴とする請求項６に記載の半導体検査方法。
  8. 前記プローブ情報のプローバ装置への入力は、ネットワークを介して行われることを特徴とする請求項５に記載の半導体検査方法。
  9. 前記プローブ情報のプローバ装置への入力は、記録媒体を介して行われることを特徴とする請求項５に記載の半導体検査方法。
  10. 前記電極パッドとプローブ針の位置補正は、前記プローバ装置が前記プローブ情報より全電極パッドの座標と全プローブ針の座標を把握し、任意の電極パッドとその電極パッドに対比するプローブ針を画像処理することによりプローブ情報と実際の取り付け位置との補正を行うことにより実施されることを特徴とする請求項５に記載の半導体検査方法。
  11. 前記プローブ針の高さ補正は、任意のプローブ針の高さを画像処理して前記プローブ情報の補正を行うことにより実施されることを特徴とする請求項５に記載の半導体検査方法。
  12. 前記接触位置の補正は、前記電極パッド上に接触するプローブ針位置を表示させて位置補正を行うことにより実施されることを特徴とする請求項５に記載の半導体検査方法。

JP2003382518A 2003-11-12 2003-11-12 プローブ情報を用いた半導体検査装置及び検査方法 Pending JP2005150224A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003382518A JP2005150224A (ja) 2003-11-12 2003-11-12 プローブ情報を用いた半導体検査装置及び検査方法
US10/985,991 US20050099196A1 (en) 2003-11-12 2004-11-12 Semiconductor inspection device based on use of probe information, and semiconductor inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003382518A JP2005150224A (ja) 2003-11-12 2003-11-12 プローブ情報を用いた半導体検査装置及び検査方法

Publications (1)

Publication Number Publication Date
JP2005150224A true JP2005150224A (ja) 2005-06-09

Family

ID=34544699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003382518A Pending JP2005150224A (ja) 2003-11-12 2003-11-12 プローブ情報を用いた半導体検査装置及び検査方法

Country Status (2)

Country Link
US (1) US20050099196A1 (ja)
JP (1) JP2005150224A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095993A (ja) * 2005-09-29 2007-04-12 Micronics Japan Co Ltd プローブの針先と被検査体の電極との位置合わせ方法
US8040147B2 (en) 2006-08-09 2011-10-18 Panasonic Corporation Probe card cassette and probe card
JP2012503189A (ja) * 2008-09-19 2012-02-02 カスケード・マイクロテク・ドレスデン・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 所定の温度条件下で繰り返しパターンの複数の電子部品を検査する方法
JP2020088324A (ja) * 2018-11-30 2020-06-04 東京エレクトロン株式会社 処理装置、処理方法、及びプログラム
WO2022176664A1 (ja) * 2021-02-18 2022-08-25 東京エレクトロン株式会社 検査装置のセットアップ方法及び検査装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020097062A1 (en) * 2000-10-30 2002-07-25 Strom John Timothy Method and process of applying the analysis of scrub mark morphology and location to the evaluation and correction of semiconductor testing analysis, and manufacture
KR20100089131A (ko) * 2009-02-03 2010-08-12 삼성전자주식회사 프로버의 위치 보정 방법 및 이를 수행하기 위한 장치
JP6999321B2 (ja) * 2017-07-31 2022-01-18 東京エレクトロン株式会社 検査装置、検査方法及び記憶媒体
TWI652483B (zh) * 2017-12-12 2019-03-01 穩懋半導體股份有限公司 用於晶圓針測系統之非均質性接收器與非等向性發射器之對位方法
JP2020096038A (ja) * 2018-12-11 2020-06-18 東京エレクトロン株式会社 解析装置及び画像生成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6465848A (en) * 1987-09-04 1989-03-13 Canon Kk Alignment
US5065092A (en) * 1990-05-14 1991-11-12 Triple S Engineering, Inc. System for locating probe tips on an integrated circuit probe card and method therefor
US5644245A (en) * 1993-11-24 1997-07-01 Tokyo Electron Limited Probe apparatus for inspecting electrical characteristics of a microelectronic element
US5550480A (en) * 1994-07-05 1996-08-27 Motorola, Inc. Method and means for controlling movement of a chuck in a test apparatus
JP3423979B2 (ja) * 1997-07-11 2003-07-07 東京エレクトロン株式会社 プローブ方法及びプローブ装置
US6096567A (en) * 1997-12-01 2000-08-01 Electroglas, Inc. Method and apparatus for direct probe sensing
US6841991B2 (en) * 2002-08-29 2005-01-11 Micron Technology, Inc. Planarity diagnostic system, E.G., for microelectronic component test systems

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095993A (ja) * 2005-09-29 2007-04-12 Micronics Japan Co Ltd プローブの針先と被検査体の電極との位置合わせ方法
US8040147B2 (en) 2006-08-09 2011-10-18 Panasonic Corporation Probe card cassette and probe card
JP2012503189A (ja) * 2008-09-19 2012-02-02 カスケード・マイクロテク・ドレスデン・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 所定の温度条件下で繰り返しパターンの複数の電子部品を検査する方法
JP2020088324A (ja) * 2018-11-30 2020-06-04 東京エレクトロン株式会社 処理装置、処理方法、及びプログラム
JP7122237B2 (ja) 2018-11-30 2022-08-19 東京エレクトロン株式会社 処理装置、処理方法、及びプログラム
WO2022176664A1 (ja) * 2021-02-18 2022-08-25 東京エレクトロン株式会社 検査装置のセットアップ方法及び検査装置

Also Published As

Publication number Publication date
US20050099196A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
JP4996119B2 (ja) プローブの先端位置の検出方法、この方法を記録した記憶媒体、及びプローブ装置
JPS6362245A (ja) ウエハプロ−バ
TW200845261A (en) Method for detecting tip position of probe, alignment method, apparatus for detecting tip position of probe and probe apparatus
JP2008053624A (ja) アライメント装置
TW201443443A (zh) 探針裝置
JP2005150224A (ja) プローブ情報を用いた半導体検査装置及び検査方法
JP2004063877A (ja) ウェハの位置決め修正方法
JP4156968B2 (ja) プローブ装置及びアライメント方法
TWI380036B (ja)
JP3248136B1 (ja) プローブ方法及びプローブ装置
JP2002057196A (ja) プローブ方法及びプローブ装置
JPS63136542A (ja) 半導体ウエハチツプの位置合わせ方法
JP2009135130A (ja) 半導体装置の製造装置および製造方法
JPH0441495B2 (ja)
JPH0384945A (ja) 位置合せ方法およびそれを用いた検査装置
JPH0682743B2 (ja) ウエハ処理装置
TWI408385B (zh) 半導體裝置之測試設備及測試方法
JPS6216018B2 (ja)
JP2004342676A (ja) 半導体ウエハ検査方法および半導体ウエハ検査装置
JPH0254544A (ja) プロービング方法
WO2022176664A1 (ja) 検査装置のセットアップ方法及び検査装置
JPS6184029A (ja) 半導体検査装置
CN112366149B (zh) 一种获取晶圆接触点的方法及系统
JP5854713B2 (ja) プローバにおけるウエハ上のチップ配列検出方法
JP2694462B2 (ja) 半導体ウェーハチップの位置合わせ方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080312