CN110690196A - 探测器芯片、其密集线条制备方法及其的应力监测方法 - Google Patents

Abstract

本发明公开了一种探测器芯片、其密集线条制备方法及其的应力监测方法，所述探测芯片具体包括：在探测器芯片非光敏源分布区域，设置有用于进行探测器芯片应力监测的密集线条。本发明通过对密集线条形变的直接观察或表征测试，实现对芯片应力的监测，有利于指导工艺应力控制，提升器件可靠性。

Description

探测器芯片、其密集线条制备方法及其的应力监测方法

技术领域

本发明涉及探测器芯片技术领域，尤其涉及一种探测器芯片、其密集线条制备方法及其的应力监测方法。

背景技术

随着红外技术的发展，伴随着视场的增大和分辨率的提高的同时，红外探测器的面阵规模的增大成为必然要求。由应力等原因造成的芯片形变，会造成探测器材料的损伤和光敏面形变，严重影响成像质量以及器件的寿命和可靠性。此问题在大面阵探测器芯片上尤其突出。

在大面阵探测器制备过程中，不可避免地产生膜层界面处的晶格错配或缺陷带来的界面应力、膜层生长过程中结构缺陷带来的生长应力和热膨胀系数差异引起的热应力，对膜层产生的张应力和压应力宏观上造成大面阵探测器芯片形变，如翘曲等。

由于工艺复杂性，目前芯片形变在膜层应力层面不够直观，为了研究降低大面阵探测器芯片形变的技术方法，需要对制备过程中的应力进行监测。

发明内容

本发明实施例提供一种探测器芯片、其密集线条制备方法及其的应力监测方法，用以解决现有技术中的上述问题。

本发明实施例提供一种探测器芯片，包括：在探测器芯片非光敏源分布区域，设置有用于进行探测器芯片应力监测的密集线条。

本发明实施例还提供一种探测器芯片的密集线条制备方法，包括：

确定密集线条图形设计；

通过镀膜工艺在衬底或基片表面形成固态薄膜，形成密集线条膜层；

根据所述密集线条图形设计在所述密集线条膜层的表面进行密集线条图形光刻；

去除多余光刻胶和薄膜，形成密集线条。

本发明实施例还提供一种探测器芯片的应力监测方法，包括：

在探测器芯片制备过程中，获取密集线条的形变参数；

根据所述形变参数对所述探测器芯片所受应力进行评价。

采用本发明实施例，在大面阵探测器芯片膜层表面制备密集线条后，通过对密集线条形变的直接观察或表征测试，实现对芯片应力的监测，有利于指导工艺应力控制，提升器件可靠性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例的探测器芯片的示意图；

图2是本发明实施例的大面阵探测器芯片制备中受应力膜层结构形变的纵向剖面图；

图3是本发明实施例的探测器芯片的密集线条制备方法的流程图；

图4是本发明实施例的制备完成后芯片应力监测局部纵向剖面图；

图5是本发明实施例的探测器芯片的应力监测方法的流程图；

图6是本发明实施例的大面阵探测器芯片制备工艺中密集线条形变纵向剖面图；

图7是本发明实施例的经过50次液氮冲击密集线条形变断裂的示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

鉴于上述的分析，根据本发明实施例，提供了一种探测器芯片，更具体地说，是一种大阵面的探测器芯片，图1是本发明实施例的探测器芯片的示意图，如图1所示，在探测器芯片非光敏源分布区域，设置有用于进行探测器芯片应力监测的密集线条。该密集线条用于监测大面阵探测器芯片形变，有利于指导工艺应力控制，提升器件可靠性。

大面阵探测器芯片制备中受应力膜层结构形变的纵向剖面图如图2所示。为了解决如图2所示的问题，在探测器芯片非光敏元分布的区域，在膜层表面制备密集线条，用于工艺过程中表征膜层受应力形变监测。

根据本发明实施例，提供了一种上述探测器芯片的密集线条制备方法，图3是本发明实施例的探测器芯片的密集线条制备方法的流程图，如图3所示，所述方法具体包括：

步骤301，确定密集线条图形设计；所述密集线条图形设计的参数具体包括：设置区域、密集线条形状、以及密集线条尺寸。

步骤302，通过镀膜工艺在衬底或基片表面形成固态薄膜，形成密集线条膜层；所述镀膜工艺具体包括：真空热蒸发镀膜技术、或者真空磁控溅射镀膜技术。

步骤303，根据所述密集线条图形设计在所述密集线条膜层的表面进行密集线条图形光刻；

步骤303具体包括：可以通过正胶光刻技术，利用接触式、接近式或投影式光刻机将设计的密集线条图形转移到膜层表面；或者，通过负胶光刻技术，利用利用接触式、接近式或投影式光刻机将设计的密集线条图形转移到膜层表面。

步骤304，去除多余光刻胶和薄膜，形成密集线条，具体包括：

通过干法或湿法刻蚀工艺，去除多余的光刻胶和薄膜，留下密集线条；或者，通过剥离工艺，去除多余的光刻胶和薄膜，留下密集线条。

以下对本发明实施例的上述技术方案进行详细说明。

1、密集线条图形设计，参数包括区域、形状和尺寸等；

2、膜层生长：密集线条膜层可以通过真空热蒸发镀膜技术、真空磁控溅射镀膜技术或其他镀膜工艺实现，在适当工艺条件下在衬底或基片表面形成固态薄膜；

3、膜层表面密集线条图形光刻：

a.通过正胶光刻技术，利用接触式、接近式或投影式光刻机将设计的密集线条图形转移到膜层表面；

b.通过负胶光刻技术，利用利用接触式、接近式或投影式光刻机将设计的密集线条图形转移到膜层表面；

4、制备密集线条，制备完成后芯片应力监测局部纵向剖面图4如图所示：

a.通过干法或湿法刻蚀工艺，去除多余的光刻胶和薄膜，留下密集线条；

b.通过剥离工艺，去除多余的光刻胶和薄膜，留下密集线条；

根据本发明的实施例，提供了一种上述探测器芯片的应力监测方法，图5是本发明实施例的探测器芯片的应力监测方法的流程图，如图5所示根据本发明实施例的方法具体包括：

步骤501，在探测器芯片制备过程中，获取密集线条的形变参数；

在步骤501中，可以通过直接观察所述密集线条的形变确定所述形变参数。也可以通过白光干涉测量技术，测量得到密集线条形变程度，获得形变参数即曲率半径；或者，通过接触式台阶测量技术，测量得到密集线条形变程度，获得形变参数即曲率半径。

步骤502，根据所述形变参数对所述探测器芯片所受应力进行评价。

在步骤502中，根据各工艺中膜层受应力临界值所对应的所述形变参数，对所述探测器芯片所受应力进行评价。

具体地，在大面阵探测器芯片制备工艺中逐步观察密集线条形变，例如，经过热处理、镀膜、高低温冲击等工艺后，形变纵向剖面图6如图所示。若观察到密集线条断裂，则说明膜层受应力形变过大不可接受，需调整该工艺参数，或需通过后续工艺调整膜层应力，以提高膜层均匀性。具体地，各工艺中膜层受应力评价标准临界值所对应的密集线条参数，可预先通过精确计算和工艺摸索得到。

为了更准确地监测应力，可以进行膜层表面密集线条形变表征测试。

a.通过白光干涉测量技术，测得密集线条形变程度，易得曲率半径r，r越小表明应力越大；

b.通过接触式台阶测量技术，测得密集线条形变程度，易得曲率半径r，r越小表明应力越大。

综上所述，在大面阵探测器芯片膜层表面制备密集线条后，通过对密集线条形变的直接观察或表征测试，实现对芯片应力的监测。具体的可以采用以下方法：在膜层表面制备密集线条，在工艺过程中，采用热蒸发镀膜仪或磁控溅射镀膜仪等设备制备膜层，采用接触式、接近式或投影式光刻机进行正胶或负胶光刻，密集线条图形转移后，采用剥离或刻蚀技术制备密集线条，为了表征密集线条形变可采用白光干涉仪或台阶仪测试。

使用本发明中的方法监测大面阵探测器芯片应力，具有以下优点：

1、表面密集线条能够直观表征膜层形变，有利于直观判断器件工艺应力不稳定因素，监控芯片应力大小，可及时调整工艺对芯片应力进行释放，避免因应力过大对性能的影响

2、对膜层表面密集线条形变表征测试后，进行数据分析，评价制备工艺中膜层质量，有利于后续工艺稳定与提升，提高芯片成品率。

3、本发明提出的方法、技术和工艺步骤等常用于半导体器件制造，工艺过程简单易实现。

以下通过实例对密集线条的制备方法的应力监测方法进行详细说明。

为了监测并减少大面阵探测器芯片形变，本发明实施例提供了一种通过在大面阵探测器芯片膜层表面制备密集线条的应力监测方法，以下结合附图以及几个实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。

本发明实施例提供的一种大面阵探测器芯片应力监测方法，该方法包括：通过在膜层表面制备密集线条并进行形变观察与表征测试，实现对大面阵探测器芯片应力的监测。

具体地，制备密集线条过程中，通过光刻技术将设计的图形转移到膜层表面，采用剥离或刻蚀技术制备密集线条。

另外，进行膜层表面密集线条形变表征测试过程中，采用台阶仪或白光干涉仪，收集适当的数据并分析。

具体实施时，本发明实施例1所述的方法包括：

步骤A：密集线条光刻图形设计，示意图如图1所示；

步骤B：采用磁控溅射镀膜仪进行芯片膜层生长；

步骤C：采用直写式光刻机在膜层表面进行密集线条图形的正胶光刻；

步骤D：采用ICP刻蚀技术，制备密集线条；

步骤E：采用白光干涉仪进行膜层表面密集线条形变表征测试，得曲率r1；

步骤F：经过热处理，采用白光干涉仪进行膜层表面密集线条形变表征测试，得曲率r2；

步骤G：分析测试结果，r1〈r2，说明热处理使膜层受应力变小；

具体实施时，本发明实施例2所述的方法包括：

步骤A：密集线条光刻图形设计，示意图如图4所示；

步骤B：采用磁控溅射镀膜仪进行芯片膜层生长；

步骤C：采用直写式光刻机在膜层表面进行密集线条图形的正胶光刻；

步骤D：采用ICP刻蚀技术，制备密集线条；

步骤E：经过50次液氮冲击，观察密集线条形变断裂，如图7所示；

步骤F：分析观察结果，说明膜层无法承受50次液氮冲击引起的应力变大造成的剧烈形变。

本发明实施例所述的大面阵探测器芯片应力监测方法，通过制备的密集线条形变实现对膜层应力形变的表征，有利于器件工艺的控制、稳定和提升。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种探测器芯片，其特征在于，包括：在探测器芯片非光敏源分布区域，设置有用于进行探测器芯片应力监测的密集线条。

2.一种如权利要1所述探测器芯片的密集线条制备方法，其特征在于，

确定密集线条图形设计；

通过镀膜工艺在衬底或基片表面形成固态薄膜，形成密集线条膜层；

根据所述密集线条图形设计在所述密集线条膜层的表面进行密集线条图形光刻；

去除多余光刻胶和薄膜，形成密集线条。

3.如权利要求2所述的方法，其特征在于，所述密集线条图形设计的参数具体包括：设置区域、密集线条形状、以及密集线条尺寸。

4.如权利要求2所述的方法，其特征在于，所述镀膜工艺具体包括：真空热蒸发镀膜技术、或者真空磁控溅射镀膜技术。

5.如权利要求2所述的方法，其特征在于，根据所述密集线条图形设计在所述密集线条膜层的表面进行密集线条图形光刻具体包括：

通过正胶光刻技术，利用接触式、接近式或投影式光刻机将设计的密集线条图形转移到膜层表面；

通过负胶光刻技术，利用利用接触式、接近式或投影式光刻机将设计的密集线条图形转移到膜层表面。

6.如权利要求2所述的方法，其特征在于，去除多余光刻胶和薄膜，形成密集线条具体包括：

通过干法或湿法刻蚀工艺，去除多余的光刻胶和薄膜，留下密集线条；或者，

通过剥离工艺，去除多余的光刻胶和薄膜，留下密集线条。

7.一种对如权利要求1所述的探测器芯片的应力监测方法，其特征在于，所述方法具体包括：

在探测器芯片制备过程中，获取密集线条的形变参数；

根据所述形变参数对所述探测器芯片所受应力进行评价。

8.如权利要求7所述的方法，其特征在于，获取密集线条的形变参数具体包括：

通过直接观察所述密集线条的形变确定所述形变参数。

9.如权利要求7所述的方法，其特征在于，获取密集线条的形变参数具体包括：

通过白光干涉测量技术，测量得到密集线条形变程度，获得形变参数即曲率半径；或者，

通过接触式台阶测量技术，测量得到密集线条形变程度，获得形变参数即曲率半径。

10.如权利要求1所述的方法，其特征在于，根据所述形变参数对所述探测器芯片所受应力进行评价具体包括：

根据各工艺中膜层受应力临界值所对应的所述形变参数，对所述探测器芯片所受应力进行评价。

Images